JPH0515299B2 - - Google Patents
Info
- Publication number
- JPH0515299B2 JPH0515299B2 JP61142344A JP14234486A JPH0515299B2 JP H0515299 B2 JPH0515299 B2 JP H0515299B2 JP 61142344 A JP61142344 A JP 61142344A JP 14234486 A JP14234486 A JP 14234486A JP H0515299 B2 JPH0515299 B2 JP H0515299B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- alignment
- layer
- amount
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にエピタキシア
ル成長層上に形成される上部層の目合わせパター
ンの形状の改良に関するものである。
ル成長層上に形成される上部層の目合わせパター
ンの形状の改良に関するものである。
バイポーラIC，リニアIC或いはこれらICと
MOSICとを１チツプ内に混成させた高圧パワー
ICがそれぞれマーケツトを拡大させている。こ
れらICは概略シンコン基板にＰ型或いはｎ型不
純物から成る埋込み層を拡散法或いはイオン注入
法で形成し、しかる後にエピタキシアル成長層を
形成し、このエピタキシアル成長層上部に上部層
を形不して製造する。高集積化、チツプ縮小化へ
の要求から埋込み層と上部層とのシリコン基板面
方向の相対位置精度の向上が求められている。埋
込み層のパターンはエピタキシアル成長の進行に
伴つて、位置がずれる、いわゆるパターンシフト
現象を起こしてしまう。上部層のパターン形成時
の位置合わせはエピタキシアル成長層表面に現わ
れている埋込み層パターンを位置基準として行な
われるので、このパターンシフトは相対位置精度
向上の大きな支障となる。とりわけICの高耐圧
化に伴いエピタキシアル成長層が厚くなるにつれ
パターンシフト量は大きくなりIC製造上大きな
問題となつてきていた。
MOSICとを１チツプ内に混成させた高圧パワー
ICがそれぞれマーケツトを拡大させている。こ
れらICは概略シンコン基板にＰ型或いはｎ型不
純物から成る埋込み層を拡散法或いはイオン注入
法で形成し、しかる後にエピタキシアル成長層を
形成し、このエピタキシアル成長層上部に上部層
を形不して製造する。高集積化、チツプ縮小化へ
の要求から埋込み層と上部層とのシリコン基板面
方向の相対位置精度の向上が求められている。埋
込み層のパターンはエピタキシアル成長の進行に
伴つて、位置がずれる、いわゆるパターンシフト
現象を起こしてしまう。上部層のパターン形成時
の位置合わせはエピタキシアル成長層表面に現わ
れている埋込み層パターンを位置基準として行な
われるので、このパターンシフトは相対位置精度
向上の大きな支障となる。とりわけICの高耐圧
化に伴いエピタキシアル成長層が厚くなるにつれ
パターンシフト量は大きくなりIC製造上大きな
問題となつてきていた。
埋込みパターンの形成過程およびパターンシフ
ト現象を第３図を用いて説明する。なお第３図は
便宜上目合わせ用のパターン部のみについて描か
れており、又埋込み層は１種のみの場合を表わし
ている。まず第３図ａに示す如くシリコン基板１
０１の表面上に第１の熱酸化膜１０２が形成され
る。次に第３図ｂに示す目合わせパターン部１０
３の酸化膜がフオトリソグラフイー、エツチング
法で除去され、不純物拡散とこれに加え酸化工程
を経て同図ｃで示すようにシリコン基板の目合わ
せ用パターン、１０４の形状は凹状となる。同図
中１０７は拡散領域を示すものである。エピタキ
シアル成長直前には第３図ｄに示されるようシリ
コン基板１０１上の酸化膜はすべてエツチング除
去されている。この状態での目合せパターン部１
０４は凹状の形状をしている。エピタキシアル成
長を行なうにつれ第３図ｅで示す如く埋込みパタ
ーンの位置基準である目合わせパターン部１０４
は位置がずれ、すなわちパターンシフトしながら
エピタキシアル成長層１０５の表面のパターン１
０６に変わつていく。
ト現象を第３図を用いて説明する。なお第３図は
便宜上目合わせ用のパターン部のみについて描か
れており、又埋込み層は１種のみの場合を表わし
ている。まず第３図ａに示す如くシリコン基板１
０１の表面上に第１の熱酸化膜１０２が形成され
る。次に第３図ｂに示す目合わせパターン部１０
３の酸化膜がフオトリソグラフイー、エツチング
法で除去され、不純物拡散とこれに加え酸化工程
を経て同図ｃで示すようにシリコン基板の目合わ
せ用パターン、１０４の形状は凹状となる。同図
中１０７は拡散領域を示すものである。エピタキ
シアル成長直前には第３図ｄに示されるようシリ
コン基板１０１上の酸化膜はすべてエツチング除
去されている。この状態での目合せパターン部１
０４は凹状の形状をしている。エピタキシアル成
長を行なうにつれ第３図ｅで示す如く埋込みパタ
ーンの位置基準である目合わせパターン部１０４
は位置がずれ、すなわちパターンシフトしながら
エピタキシアル成長層１０５の表面のパターン１
０６に変わつていく。
このパターンシフト現象はシリコン基板の表面
を〔100〕或いは〔111〕といつた正面から2°ない
し4°傾けてインゴツトからスライスしていること
に起因する。この傾けスライスは埋込み層パター
ンのエピタキシアル成長に伴うパターンくずれ、
不明瞭化対策として大きな効果を持つている。埋
込みパターンのずれの方向はこの傾け方向に対応
しているので、ずれの量さえコントロール出来れ
ば、上部層の本パターンに対する目合わせ用パタ
ーンをあらかじめずれの分だけ補正しておけば埋
込み層の本パターンと上部甚の本パターンは同一
位置基準を用いていることになる。
を〔100〕或いは〔111〕といつた正面から2°ない
し4°傾けてインゴツトからスライスしていること
に起因する。この傾けスライスは埋込み層パター
ンのエピタキシアル成長に伴うパターンくずれ、
不明瞭化対策として大きな効果を持つている。埋
込みパターンのずれの方向はこの傾け方向に対応
しているので、ずれの量さえコントロール出来れ
ば、上部層の本パターンに対する目合わせ用パタ
ーンをあらかじめずれの分だけ補正しておけば埋
込み層の本パターンと上部甚の本パターンは同一
位置基準を用いていることになる。
この方法を第４図ａ，ｂで説明する。なお同図
はウエハー断面と上部層パターンとを混在させた
図である。まず、ずれが全く発生しない理想的な
場合を第４図ａで考えてみる。シリコン基板１１
１上に埋込み層目合わせパターン１１２と本パタ
ーン１１３が形成されている。エピタキシアル層
１１４成長後のこれらのパターンはずれを起こさ
ずそれぞれエピタキシアル層地面上の目合わせパ
ターン１１５、本パターン１１６で示すパターン
として表面上に現われてくる。例えば素子分離の
目的で接合分離法を行なう場合、上部層の本パタ
ーン１１７は埋込層の本パターン１１３と同一位
置に形成する。又、上部層の目合わせ用パターン
はエピタキシアル層表面上に現われた目合わせパ
ターン１１５に合わせて形成される。これらの必
要条件を満たす上部層の目合わせ用パターン１１
８と本パターン１１７との距離をｌとする。次に
ずれが発生する場合を第４図ｂに示す。同図で左
側に距離PSだけずれが発生するので埋込層の本
パターン１１３に上部層の本パターン１１７を一
致させるには上部層の目合わせ用パターン１１８
との距離を本来の距離ｌにずれ量PSを加えた値
とすればよいことが明らかである。
はウエハー断面と上部層パターンとを混在させた
図である。まず、ずれが全く発生しない理想的な
場合を第４図ａで考えてみる。シリコン基板１１
１上に埋込み層目合わせパターン１１２と本パタ
ーン１１３が形成されている。エピタキシアル層
１１４成長後のこれらのパターンはずれを起こさ
ずそれぞれエピタキシアル層地面上の目合わせパ
ターン１１５、本パターン１１６で示すパターン
として表面上に現われてくる。例えば素子分離の
目的で接合分離法を行なう場合、上部層の本パタ
ーン１１７は埋込層の本パターン１１３と同一位
置に形成する。又、上部層の目合わせ用パターン
はエピタキシアル層表面上に現われた目合わせパ
ターン１１５に合わせて形成される。これらの必
要条件を満たす上部層の目合わせ用パターン１１
８と本パターン１１７との距離をｌとする。次に
ずれが発生する場合を第４図ｂに示す。同図で左
側に距離PSだけずれが発生するので埋込層の本
パターン１１３に上部層の本パターン１１７を一
致させるには上部層の目合わせ用パターン１１８
との距離を本来の距離ｌにずれ量PSを加えた値
とすればよいことが明らかである。
以上述べてきたようにずれ量が一定にコントロ
ールされ、あらかじめ判つていれば正確な位置合
わせが可能である。しかしながら現実にはエピタ
キシアル成長時の各種条件、例えば原料ガス流
量、基板加熱温度、等のばらつき、或いはウエハ
ーセツト位置によつてずれ量が一定にコントロー
ルされず、ウエハーごとにずれ量が異なつてしま
い正確な位置合わせが不可能であるという欠点が
ある。
ールされ、あらかじめ判つていれば正確な位置合
わせが可能である。しかしながら現実にはエピタ
キシアル成長時の各種条件、例えば原料ガス流
量、基板加熱温度、等のばらつき、或いはウエハ
ーセツト位置によつてずれ量が一定にコントロー
ルされず、ウエハーごとにずれ量が異なつてしま
い正確な位置合わせが不可能であるという欠点が
ある。
本発明はこのようなエピタキシアル成長時の工
程条件の変動による埋込みパターンのずれ量のバ
ラツキが発生した場合でも高精度な位置合わせを
実現できる半導体装置を提供することを目的とし
ている。
程条件の変動による埋込みパターンのずれ量のバ
ラツキが発生した場合でも高精度な位置合わせを
実現できる半導体装置を提供することを目的とし
ている。
本発明の半導体装置は、シリコン基板上に埋込
み層、エピタキシアル層および上部層を順次形成
して成る半導体装置において、上部層の目合せ用
パターン部がエピタキシアル成長に伴う埋込み層
パターン幅の収縮量に対応させた２ケ所以上の目
合わせ部位を持つことを特徴とする。
み層、エピタキシアル層および上部層を順次形成
して成る半導体装置において、上部層の目合せ用
パターン部がエピタキシアル成長に伴う埋込み層
パターン幅の収縮量に対応させた２ケ所以上の目
合わせ部位を持つことを特徴とする。
エピタキシアル成長に伴うずれ量の検討を注意
深く行なつたところ、埋込み層パターンはエピタ
キシアル成長に伴いずれるだけではなく、ずれ方
向に収縮すること、およびこの収縮の量はずれ量
と一対一対応することが明らかとなつた。この関
係は、ずれ量を支配するところの前述の工程条件
変動には影響されないことも判つた。本発明はこ
の関係を利用して目合せ時のずれ補正を適正に行
ない、埋込み層と上部層の位置合わせ精度の向上
をもたらすものである。
深く行なつたところ、埋込み層パターンはエピタ
キシアル成長に伴いずれるだけではなく、ずれ方
向に収縮すること、およびこの収縮の量はずれ量
と一対一対応することが明らかとなつた。この関
係は、ずれ量を支配するところの前述の工程条件
変動には影響されないことも判つた。本発明はこ
の関係を利用して目合せ時のずれ補正を適正に行
ない、埋込み層と上部層の位置合わせ精度の向上
をもたらすものである。
埋込み層パターンの収縮の様子を第５図を用い
て説明する。本図はウエハーをずれ方向に平行な
面で切つた断面図であるが、シリコン基板１２１
上の埋込層パターン１２２はセンター間距離で
PSだけ左方向にずれてエピタキシアル層表面上
にパターン１２３として現われているが、パター
ン左端のずれ量PSLはパターン右端のずれ量PSR
よりも小さく、この差（PSR−PSL）だけパター
ンは収縮することになる。
て説明する。本図はウエハーをずれ方向に平行な
面で切つた断面図であるが、シリコン基板１２１
上の埋込層パターン１２２はセンター間距離で
PSだけ左方向にずれてエピタキシアル層表面上
にパターン１２３として現われているが、パター
ン左端のずれ量PSLはパターン右端のずれ量PSR
よりも小さく、この差（PSR−PSL）だけパター
ンは収縮することになる。
ずれの量とパターン収縮量の関係を調査した結
果の一例を第６図に示す。エピタキシアル成長時
の工程条件が変動した時のずれ量を横軸に、パタ
ーン収縮量を縦軸に目盛り、実測値をブロツトし
たものである。この図に示す如き関係を利用し、
例えば目合わせ用埋込パターンとして一辺が
30μmの正方形のものを用いた場合、エピタキシ
アル成長後のパターンが2μmだけ収縮している場
合はずれ量が約10μmなので、これに見合う量だ
け上部層の目合せパターンを補正する必要がある
ことが、又、収縮量が5μmと大きい場合には約
20μmの補正を要することがそれぞれ上部層のパ
ターンの寸法を見ることだけで判断することが出
来る。
果の一例を第６図に示す。エピタキシアル成長時
の工程条件が変動した時のずれ量を横軸に、パタ
ーン収縮量を縦軸に目盛り、実測値をブロツトし
たものである。この図に示す如き関係を利用し、
例えば目合わせ用埋込パターンとして一辺が
30μmの正方形のものを用いた場合、エピタキシ
アル成長後のパターンが2μmだけ収縮している場
合はずれ量が約10μmなので、これに見合う量だ
け上部層の目合せパターンを補正する必要がある
ことが、又、収縮量が5μmと大きい場合には約
20μmの補正を要することがそれぞれ上部層のパ
ターンの寸法を見ることだけで判断することが出
来る。
実際には上部層の目合せパターン形状を、上記
収縮量に対応させた２ケ所以上の目合せ部位を持
たせて、ずれ量に対して適正な補正を行なうもの
である。
収縮量に対応させた２ケ所以上の目合せ部位を持
たせて、ずれ量に対して適正な補正を行なうもの
である。
本発明について図面を参照して説明する。
第１図は本発明の一実施例である。ずれが図中
左側に生じ、そのずれ量とパターン収縮量の関係
があらかじめ測定されており、ずれ量がPS1の時
収縮後のパターン幅がW1、ずれ量がPS2の時W2
であることが判つているものとする。
左側に生じ、そのずれ量とパターン収縮量の関係
があらかじめ測定されており、ずれ量がPS1の時
収縮後のパターン幅がW1、ずれ量がPS2の時W2
であることが判つているものとする。
又、第１図中破線で示すようにずれ、収縮が生
じない時のエピタキシアル成長層表面上に現われ
た埋込層目合わせ用パターン４の位置が本パター
ン１から距離ｌだけ離れたX0であるとする、こ
のX0からのずれ補正量PS1だけ左の位置に幅W1
の第１の目合わせ部位２，PS2だけ左の位置に幅
W2の第２の目合わせ部位３を持つ上部層目合わ
せ用パターンを形成する。
じない時のエピタキシアル成長層表面上に現われ
た埋込層目合わせ用パターン４の位置が本パター
ン１から距離ｌだけ離れたX0であるとする、こ
のX0からのずれ補正量PS1だけ左の位置に幅W1
の第１の目合わせ部位２，PS2だけ左の位置に幅
W2の第２の目合わせ部位３を持つ上部層目合わ
せ用パターンを形成する。
エピタキシアル成長層表面上に現われた埋込層
目合わせパターン幅がW1であれば第１の目合わ
せ部位２に、W2であれば第２の目合わせ部位３
に位置合わせを行なう。こうすることで実際に発
生しているずれ量の補正が最適に行なわれ、より
正確な埋込み層と上部層との相対的位置精度の向
上が実現できる。ずれおよび収縮は同図中横方向
にのみ生ずるので、目合わせ時には、上部層目合
わせパターンの切り欠き部から埋込み層目合わせ
用パターンの一部は顔を出すことになるが、実際
の作業には支障はない。
目合わせパターン幅がW1であれば第１の目合わ
せ部位２に、W2であれば第２の目合わせ部位３
に位置合わせを行なう。こうすることで実際に発
生しているずれ量の補正が最適に行なわれ、より
正確な埋込み層と上部層との相対的位置精度の向
上が実現できる。ずれおよび収縮は同図中横方向
にのみ生ずるので、目合わせ時には、上部層目合
わせパターンの切り欠き部から埋込み層目合わせ
用パターンの一部は顔を出すことになるが、実際
の作業には支障はない。
第１図に示した実施例は２ケ所の目合わせ部位
を持つパターンについて示したが、第２図ａ，ｂ
に示すように３ケ所の目合わせ部位を持つものも
有効である。図中第１の目合わせ部位２１，第２
の目合わせ部位２２，第３の目合わせ部位２３は
それぞれずれ量がPS1，PS2，PS3，並びに収縮
後のパターン幅がW1，W2，W3となつた場合に
対応するものである。
を持つパターンについて示したが、第２図ａ，ｂ
に示すように３ケ所の目合わせ部位を持つものも
有効である。図中第１の目合わせ部位２１，第２
の目合わせ部位２２，第３の目合わせ部位２３は
それぞれずれ量がPS1，PS2，PS3，並びに収縮
後のパターン幅がW1，W2，W3となつた場合に
対応するものである。
以上説明したように本発明はエピタキシアル成
長時に同時に生ずるパターンずれ現象とパターン
幅収縮現象を有効に利用することにより、埋込層
パターンと上部層パターンとの相対位置精度の向
上に効果を発揮する。
長時に同時に生ずるパターンずれ現象とパターン
幅収縮現象を有効に利用することにより、埋込層
パターンと上部層パターンとの相対位置精度の向
上に効果を発揮する。
第１図は本発明の第１の実施例を示すパターン
図、第２図は本発明の第２，第３の実施例を示す
パターン図、第３図はシリコン基板のパターン形
成およびずれ現象を示す断面図、第４図ａ，ｂは
パターンずれを補正する従来の方法を説明する断
面図、第５図はパターン収縮を説明する断面図、
第６図はパターンずれ量とパターン収縮量との関
係を示すグラフである。 １……本パターン、２……第１の目合わせ部
位、３……第２の目合わせ部位、４……埋込み層
目合わせ用パターン、２１……第１の目合わせ部
位、２２……第２の目合わせ部位、２３……第３
の目合わせ部位、１０１……シリコン基板、１０
２……酸化膜、１０３……酸化膜除去部、１０４
……目合わせ用パターン、１０５……エピタキシ
アル成長層、１０６……目合わせ用パターン、１
０７……拡散領域、１１１……シリコン基板、１
１２……埋込層目合わせ用パターン、１１３……
埋込層本パターン、１１４……Ｉピタキシアル
層、１１５……エピタキシアル層表面上目合わせ
用パターン、１１６……エピタキシアル層表面上
本パターン、１１７……上部層本パターン、１１
８……上部層目合わせ用パターン、１２１……シ
リコン基板、１２２……埋込層パターン、１２３
……エピタキシアル層表面上パターン。
図、第２図は本発明の第２，第３の実施例を示す
パターン図、第３図はシリコン基板のパターン形
成およびずれ現象を示す断面図、第４図ａ，ｂは
パターンずれを補正する従来の方法を説明する断
面図、第５図はパターン収縮を説明する断面図、
第６図はパターンずれ量とパターン収縮量との関
係を示すグラフである。 １……本パターン、２……第１の目合わせ部
位、３……第２の目合わせ部位、４……埋込み層
目合わせ用パターン、２１……第１の目合わせ部
位、２２……第２の目合わせ部位、２３……第３
の目合わせ部位、１０１……シリコン基板、１０
２……酸化膜、１０３……酸化膜除去部、１０４
……目合わせ用パターン、１０５……エピタキシ
アル成長層、１０６……目合わせ用パターン、１
０７……拡散領域、１１１……シリコン基板、１
１２……埋込層目合わせ用パターン、１１３……
埋込層本パターン、１１４……Ｉピタキシアル
層、１１５……エピタキシアル層表面上目合わせ
用パターン、１１６……エピタキシアル層表面上
本パターン、１１７……上部層本パターン、１１
８……上部層目合わせ用パターン、１２１……シ
リコン基板、１２２……埋込層パターン、１２３
……エピタキシアル層表面上パターン。
Claims (1)
- １ シリコン基板上に埋込み層、エピタキシアル
成長層および上部層を順次形成して成る半導体装
置において、上部層の目合わせ用パターン部がエ
ピタキシアル成長に伴う埋込み層パターン幅の収
縮量に対応させた２ケ所以上の目合わせ部位を持
つことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142344A JPS62298111A (ja) | 1986-06-17 | 1986-06-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142344A JPS62298111A (ja) | 1986-06-17 | 1986-06-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62298111A JPS62298111A (ja) | 1987-12-25 |
| JPH0515299B2 true JPH0515299B2 (ja) | 1993-03-01 |
Family
ID=15313176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61142344A Granted JPS62298111A (ja) | 1986-06-17 | 1986-06-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62298111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020067338A (ja) * | 2018-10-23 | 2020-04-30 | 国立大学法人信州大学 | 油圧装置の制御流量推定用のモデルベーストルックアップテーブルの作成方法、制御流量推定用のモデルベーストルックアップテーブルおよび圧力推定方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201499A (ja) * | 2007-04-06 | 2007-08-09 | Denso Corp | 半導体基板およびその製造方法 |
-
1986
- 1986-06-17 JP JP61142344A patent/JPS62298111A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020067338A (ja) * | 2018-10-23 | 2020-04-30 | 国立大学法人信州大学 | 油圧装置の制御流量推定用のモデルベーストルックアップテーブルの作成方法、制御流量推定用のモデルベーストルックアップテーブルおよび圧力推定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62298111A (ja) | 1987-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309813A (en) | Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits | |
| US4338620A (en) | Semiconductor devices having improved alignment marks | |
| JP2007281157A (ja) | 半導体装置の製造方法 | |
| JP4531713B2 (ja) | アライメントマーク及びその形成方法、半導体装置及びその製造方法 | |
| JP2010118536A (ja) | 半導体装置の製造方法 | |
| US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
| JPH0515299B2 (ja) | ||
| JPH05198644A (ja) | 校正構造の製造方法 | |
| JPH04171979A (ja) | 半導体装置およびその製造方法 | |
| JPS6185838A (ja) | 半導体装置の製造方法 | |
| JP3913300B2 (ja) | 半導体集積回路 | |
| JPS63173340A (ja) | 半導体装置の製造方法 | |
| JP2011155290A (ja) | 半導体素子の製造方法 | |
| JPH0340415A (ja) | アライメントマーク及びアライメントマーク形成方法 | |
| JPS62128118A (ja) | 半導体装置 | |
| EP0961320A2 (en) | Semiconductor wafer comprising an epitaxial layer and an alignment mark | |
| US20230290833A1 (en) | Manufacturing method of semiconductor device and semiconductor wafer | |
| US20230230932A1 (en) | Method and system for fabricating fiducials for processing of semiconductor devices | |
| JPS6153856B2 (ja) | ||
| JPS616824A (ja) | 半導体基板目合せ法 | |
| JPS6127630A (ja) | 半導体装置の製造方法 | |
| JP2017219757A (ja) | 半導体装置およびその製造方法 | |
| JPH06103715B2 (ja) | パターンシフト測定方法 | |
| JP2773905B2 (ja) | 半導体装置の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 |