JPS6039864A - メサ型半導体装置の製造方法 - Google Patents
メサ型半導体装置の製造方法Info
- Publication number
- JPS6039864A JPS6039864A JP14894783A JP14894783A JPS6039864A JP S6039864 A JPS6039864 A JP S6039864A JP 14894783 A JP14894783 A JP 14894783A JP 14894783 A JP14894783 A JP 14894783A JP S6039864 A JPS6039864 A JP S6039864A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- mask
- etching
- mesa structure
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005498 polishing Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910003460 diamond Inorganic materials 0.000 abstract 1
- 239000010432 diamond Substances 0.000 abstract 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 235000004443 Ricinus communis Nutrition 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/22—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of indefinite length
- B29C43/24—Calendering
- B29C43/245—Adjusting calender parameters, e.g. bank quantity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メサ型半導体装置の製造方法Ｇこ関′１−る
ものである。
ものである。
アバランシェ・ホトダイオードや高耐圧整流器等高い逆
耐圧が必要な半導体装置では、一般にＩＣにおけるよう
なプレーナ構造の代りＧこ、メリ′＋ｉ造が使用されて
いる。
耐圧が必要な半導体装置では、一般にＩＣにおけるよう
なプレーナ構造の代りＧこ、メリ′＋ｉ造が使用されて
いる。
メサエッチング用のマスクとしては、ニー酸化シリコン
膜や窒化シリコン膜が慣用されてしする力１゜エツチン
グ液によってはマスクも徐々にエツチングされ、所望の
形状が得られなくなる。このマスクエツチングは、特に
１０ミクロン以上の高いメサ構造を形成する場合に問題
となるため、このような場合には、エツチング速度を極
端に高めたりメサエッチング用マスクの膜厚を極端に厚
くしたりしている。
膜や窒化シリコン膜が慣用されてしする力１゜エツチン
グ液によってはマスクも徐々にエツチングされ、所望の
形状が得られなくなる。このマスクエツチングは、特に
１０ミクロン以上の高いメサ構造を形成する場合に問題
となるため、このような場合には、エツチング速度を極
端に高めたりメサエッチング用マスクの膜厚を極端に厚
くしたりしている。
しかしながら、前者の場合にはエツチング液の濃度管理
が困ＩＮになり、又後者の場合にはマスクが厚くなると
ピンボール等の形成が問題となる。
が困ＩＮになり、又後者の場合にはマスクが厚くなると
ピンボール等の形成が問題となる。
本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、高いメサ構造を形成する場合において
も所望の形状を容易に得ることができるメサ型半導体装
置の製造方法を提供することにある。
り、その目的は、高いメサ構造を形成する場合において
も所望の形状を容易に得ることができるメサ型半導体装
置の製造方法を提供することにある。
上記砲口的を達成する本発明は、半導体基板表面をメサ
エッチング用マスクで被覆し、メサ構造の壁面となるべ
き箇所を前記マスク表面から該絶縁膜の厚さ以上の深さ
まで機械的研摩によって掘下げ、その後メサエッチング
を行なうように構成されている。
エッチング用マスクで被覆し、メサ構造の壁面となるべ
き箇所を前記マスク表面から該絶縁膜の厚さ以上の深さ
まで機械的研摩によって掘下げ、その後メサエッチング
を行なうように構成されている。
以下１本発明の詳細を実施例によって説明する。
第１図乃至第４図は９本発明の一実施例を説明するため
の装置の要部断面図である。
の装置の要部断面図である。
先ず、第１図に示すように、ｎ型層２上にエピタキシャ
ル成長や不純物拡散に依って形成されたｎ型層３を有す
る半導体基板ｌを用意する。
ル成長や不純物拡散に依って形成されたｎ型層３を有す
る半導体基板ｌを用意する。
次に第２図に示すように、半導体基板１上にメサエッチ
ング用マスク４を形成する。このマスク４は、基板表面
の熱酸化によって形成された二酸化シリコン層あるいは
ＣＶＤ法によって形成された窒化シリコン層等である。
ング用マスク４を形成する。このマスク４は、基板表面
の熱酸化によって形成された二酸化シリコン層あるいは
ＣＶＤ法によって形成された窒化シリコン層等である。
次いで、第３図に示すように、メサ構造の壁面を形成し
ようとする箇所に、グイイモンドカソターやワイヤソー
等機械的研摩手段を使用して、溝５を形成する。溝５好
適は、好適にはＶ字形状を呈している。
ようとする箇所に、グイイモンドカソターやワイヤソー
等機械的研摩手段を使用して、溝５を形成する。溝５好
適は、好適にはＶ字形状を呈している。
この後は、従来と同様に、メサエッチングを行ない、第
４図に示すようなメサ構造を得る。
４図に示すようなメサ構造を得る。
上記実施例における溝５の深さはマスク５を突き抜ける
深さでありさえすれば適宜な値でよいが。
深さでありさえすれば適宜な値でよいが。
所望の高さのメサ構造が得られた時点で機械的研摩に依
って形成されていた表面の機械歪層が除去されるような
ものであることが必要である。
って形成されていた表面の機械歪層が除去されるような
ものであることが必要である。
以上、シリコンの場合について説明したが、砒かカリウ
ム等の化合物半導体に対しても同様に本発明が適用出来
ることは明がである。
ム等の化合物半導体に対しても同様に本発明が適用出来
ることは明がである。
以上説明したように１本発明の製造方法は２機械的研摩
による掘下げとこの後のメサエッチングによってメサ構
造を形成する構成であるから、エツチング時間を短くす
ることができ、形状精度の良いメサ型半導体装置を製造
出来るという利点がある。
による掘下げとこの後のメサエッチングによってメサ構
造を形成する構成であるから、エツチング時間を短くす
ることができ、形状精度の良いメサ型半導体装置を製造
出来るという利点がある。
第１図乃至第４図は２本発明の一実施例を説明するため
の装置の要部断面図である。 １・・半導体基板、２・・ｎ型層、３・・ｎ型層、４・
・メサエッチング用マスク、５・・溝。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部
の装置の要部断面図である。 １・・半導体基板、２・・ｎ型層、３・・ｎ型層、４・
・メサエッチング用マスク、５・・溝。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部
Claims (1)
- 【特許請求の範囲】 半導体基板表面をメサエ・ノチング用マスクで被覆し・ メサ構造の壁面となるべき箇所を前記メサエ・ノチング
用マスク表面から該絶縁膜の厚さ以上の深さまで機械的
研摩によって掘下げ。 その後メサエッチングを行なうことを特徴とするメサ型
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14894783A JPS6039864A (ja) | 1983-08-15 | 1983-08-15 | メサ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14894783A JPS6039864A (ja) | 1983-08-15 | 1983-08-15 | メサ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039864A true JPS6039864A (ja) | 1985-03-01 |
Family
ID=15464211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14894783A Pending JPS6039864A (ja) | 1983-08-15 | 1983-08-15 | メサ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039864A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07119347A (ja) * | 1993-10-20 | 1995-05-09 | Ota Seisakusho:Kk | 自動閉扉式スライド蝶番 |
| JPH11297980A (ja) * | 1998-03-30 | 1999-10-29 | General Semiconductor Inc | のこ引きにより切り離されるメサ構造の半導体チップ |
-
1983
- 1983-08-15 JP JP14894783A patent/JPS6039864A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07119347A (ja) * | 1993-10-20 | 1995-05-09 | Ota Seisakusho:Kk | 自動閉扉式スライド蝶番 |
| JPH11297980A (ja) * | 1998-03-30 | 1999-10-29 | General Semiconductor Inc | のこ引きにより切り離されるメサ構造の半導体チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0036111B1 (en) | Method for making fine deep dielectric isolation | |
| US4307180A (en) | Process of forming recessed dielectric regions in a monocrystalline silicon substrate | |
| US4510016A (en) | Method of fabricating submicron silicon structures such as permeable base transistors | |
| JPS63314844A (ja) | 半導体装置の製造方法 | |
| US3938176A (en) | Process for fabricating dielectrically isolated semiconductor components of an integrated circuit | |
| KR870004522A (ko) | 반도체 정류기 및 그 제조방법 | |
| JPS6039846A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59119848A (ja) | 半導体装置の製造方法 | |
| US4338620A (en) | Semiconductor devices having improved alignment marks | |
| US4215358A (en) | Mesa type semiconductor device | |
| JPS5992548A (ja) | 半導体装置及びその製造方法 | |
| JPS6039864A (ja) | メサ型半導体装置の製造方法 | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH10107276A (ja) | 半導体装置の製造方法 | |
| EP0140749A1 (en) | Method for producing a complementary semiconductor device with a dielectric isolation structure | |
| US3363151A (en) | Means for forming planar junctions and devices | |
| JPS62232142A (ja) | 半酸化物分離デバイスを製作するための方法 | |
| JPS63114158A (ja) | 半導体装置の製造方法 | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| EP0063416A1 (en) | Semiconductor device comprising a localised doped region | |
| EP4068338A1 (en) | Semiconductor mesa device formation method | |
| JPH06204232A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US4517728A (en) | Manufacturing method for MIS-type semiconductor device | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 |