KR20100129146A - 증감 3가 또는 4가 멀티-게이트 트랜지스터 - Google Patents
증감 3가 또는 4가 멀티-게이트 트랜지스터 Download PDFInfo
- Publication number
- KR20100129146A KR20100129146A KR1020100043489A KR20100043489A KR20100129146A KR 20100129146 A KR20100129146 A KR 20100129146A KR 1020100043489 A KR1020100043489 A KR 1020100043489A KR 20100043489 A KR20100043489 A KR 20100043489A KR 20100129146 A KR20100129146 A KR 20100129146A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- epitaxy
- bandgap
- fin
- regions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000407 epitaxy Methods 0.000 claims abstract description 24
- 239000002131 composite material Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 25
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000001235 sensitizing effect Effects 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 17
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 abstract 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 230000037230 mobility Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910017115 AlSb Inorganic materials 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- -1 InAlAs Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
집적 회로 구조는 반도체 기판; 상기 반도체 기판 위에 있는 절연 영역들; 및 상기 반도체 기판 위에 있으며 적어도 일부분이 상기 절연 영역들 사이의 공간 내에 있는 에피택시 영역을 포함한다. 상기 에피택시 영역은 Ⅲ-Ⅴ 복합 반도체 물질을 포함한다. 상기 에피택시 영역은 하부 영역과 상기 하부 영역 위에 있는 상부 영역을 또한 포함한다. 상기 하부 영역과 상기 반도체 기판은 제1 격자 불일치(lattice mismatch)를 갖는다. 상기 상부 영역과 상기 반도체 기판은 상기 제1 격자 불일치와 상이한 제2 격자 불일치를 갖는다.
Description
본 발명은 일반적으로 집적 회로 장치들에 관한 것이며, 보다 특정적으로는 핀 전계-효과 트랜지스터들(fin field-effect transistors) 및 그 제조 방법들에 관한 것이다.
MOS(metal-oxide-semiconductor) 트랜지스터들의 속도는 MOS 트랜지스터의 구동 전류들과 밀접하게 관련되며, 상기 구동 전류들은 다시 전하들의 이동성(mobility)에 밀접하게 관련된다. 예를 들어, NMOS 트랜지스터들은 그것들의 채널 영역들에서의 전자 이동성이 높을 때 큰 구동 전류들을 갖는 한편, PMOS 트랜지스터들은 그것들의 채널 영역들에서의 홀(hole) 이동성이 높을 때 큰 구동 전류들을 갖는다.
Ⅲ족 및 Ⅴ족 원소들로 이루어진 복합 반도체 물질들(이하에서는 Ⅲ-Ⅴ 복합 반도체들로 지칭됨)은 그것들의 높은 전하 이동성에 기해 NMOS 장치들을 형성함에 있어서 좋은 후보들이다. 그리고, 게르마늄은 일반적으로 공지된 반도체 물질이며, 게르마늄의 전자 이동성 및 홀 이동성은, 집적 회로 형성에서 가장 일반적으로 사용되는 반도체 물질인 실리콘에 비해 더 크다. 그리하여, 게르마늄도 집적 회로를 형성함에 있어 우수한 물질이다. 따라서, Ⅲ-Ⅴ 기반의 그리고 게르마늄-기반의 트랜지스터들이 최근에 개발되었다.
하지만, 비록 Ⅲ-Ⅴ 복합 반도체들 또는 게르마늄으로 형성된 MOS 트랜지스터들이 높은 구동 전류들을 갖지만, 이러한 MOS 트랜지스터들의 누설 전류(leakage current)가 또한 크다는 점은 반도체 산업이 직면한 과제이다. 이는 Ⅲ-Ⅴ 복합 반도체들 또는 게르마늄의 낮은 밴드갭(bandgap) 및 높은 유전 상수들(dielectric constants)에 의해 부분적으로 발생된다. 예를 들어, 도 1은 게르마늄, 일반적으로 사용되는 Ⅲ-Ⅴ 복합 반도체들, 및 Ⅳ족 물질들과 같은 다른 반도체 물질들의 밴드갭 및 유전 상수들의 비교를 도시하고 있다. 도 1은 게르마늄 및 일반적으로 사용되는 일부 Ⅲ-Ⅴ 복합 반도체들의 밴드갭들이 작다는 것을 보인다. 따라서, 각각의 MOS 트랜지스터들은 그것들의 게이트(gate) 및 소스(source)/드레인(drain) 영역들 사이의 높은 밴드간(band-to-band) 누설 전류로 인한 곤란이 있다. 이러한 물질들의 높은 유전 상수들이 누설 전류들을 더욱 악화시킨다. 결과적으로, Ⅲ-Ⅴ 기반의 MOS 트랜지스터들 및 게르마늄-기반의 MOS 트랜지스터들의 온/오프 전류 비(on/off current ratio : Ion/Ioff)는 비교적 낮다.
본 발명의 일 관점에 따르면, 집적 회로 구조는 반도체 기판; 상기 반도체 기판 위에 있는 절연 영역들; 및 상기 반도체 기판 위에 있으며 적어도 일부분이 상기 절연 영역들 사이의 공간 내에 있는 에피택시(epitaxy) 영역을 포함한다. 상기 에피택시 영역은 Ⅲ-Ⅴ 복합 반도체 물질을 포함한다. 상기 에피택시 영역은 하부 영역과 상기 하부 영역 위에 있는 상부 영역을 또한 포함한다. 상기 하부 영역과 상기 반도체 기판은 제1 격자 불일치(lattice mismatch)를 갖는다. 상기 상부 영역과 상기 반도체 기판은 상기 제1 격자 불일치와 상이한 제2 격자 불일치를 갖는다.
다른 실시예들이 또한 개시된다.
본 발명의 유리한 특징들은, 개선된 구동 전류들(drive currents), 감소된 누설 전류들(leakage currents), 및 높은 온-투-오프 전류 비들(on-to-off current ratios)을 포함하는, MOS 트랜지스터들에서의 개선된 성능을 포함한다.
본 발명 및 그의 이점들에 대한 보다 완전한 이해를 위해, 이하에서는 첨부된 도면들과 연계한 이하의 설명들이 참조된다.
도 1은 반도체 물질들의 밴드갭들 및 유전 상수들을 도시한다.
도 2 내지 6은 본 발명의 일 실시예에 따라 핀 전계-효과 트랜지스터(FinFET)의 제조에서 중간 단계들의 단면도들을 도시한다.
도 7은 도 2 내지 6에 도시된 단계들을 사용하여 형성되는 FinFET의 사시도를 도시한다.
도 8 및 9는 다른 실시예에 따라 FinFET의 제조에서 중간 단계들의 단면도들을 도시한다.
도 1은 반도체 물질들의 밴드갭들 및 유전 상수들을 도시한다.
도 2 내지 6은 본 발명의 일 실시예에 따라 핀 전계-효과 트랜지스터(FinFET)의 제조에서 중간 단계들의 단면도들을 도시한다.
도 7은 도 2 내지 6에 도시된 단계들을 사용하여 형성되는 FinFET의 사시도를 도시한다.
도 8 및 9는 다른 실시예에 따라 FinFET의 제조에서 중간 단계들의 단면도들을 도시한다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 여러 실시예들의 제조 및 사용이 보다 상세하게 논의될 것이다. 하지만, 본 발명은 폭 넓은 특정 항목들로 구체화될 수 있는, 응용 가능한 많은 발명적 개념들을 제공한다. 여기서 설명되는 특정 실시예들은 단지 본 발명을 구성하고 사용하는 특정 방법들을 예시하는 것이지, 본 발명의 범위를 제한하는 것은 아니다.
신규한 핀 전계-효과 트랜지스터들(fin field-effect transistors: FinFETs) 및 그 형성 방법이 소개된다. 본 발명의 제조 실시예들의 중간 단계들이 예시된다. 그 실시예들의 변경들 및 동작이 설명된다. 본 발명의 여러 관점들 및 예시적 실시예들에 걸쳐, 동일 요소들을 지시하기 위해 동일한 참조 번호들이 사용된다.
도 2 내지 6은 FinFET 제조에서의 중간 단계들의 단면도들을 도시한다. 도 2를 참조하면, 기판(10)이 제공된다. 기판(10)은 실리콘, 게르마늄, SiC, SiGe, GaAs 등과 같은 일반적으로 사용되는 반도체 물질들로 형성된 반도체일 수 있다. STI(shallow trench isolation) 영역들(14)과 같은 절연 영역들이 기판(10)에 형성된다. STI 영역들(14)의 형성 공정은 종래에 알려져 있으므로, 여기서 반복하지 않는다. 이웃하는 절연 영역들(14) 사이의 간격(S)은 예로써 약 50 nm 이하 심지어 약 30 nm 이하로서 작을 수 있으며, 다만 상기 간격(S)은 보다 클 수도 있다. 하지만, 해당 기술분야의 당업자들은, 본 설명 전반에 걸쳐 기술되는 치수들은 단지 예시적이며 다른 형성 기술들이 사용된다면 변경될 것임을 이해할 것이다.
다음으로, 도 3에 도시된 바와 같이, 절연 영역들(14)의 대향하는 측벽들 사이의 기판(10) 일부분이 개구(18)를 형성하기 위해 파여진다. 홈 깊이 D1은 실질적으로 절연 영역들(14)의 두께 D2와 같거나 그 이하이다.
도 4에서, 상기 개구(18) 안에 반도체 물질(22)이 에피택셜 성장된다(epitaxially grown). 반도체 물질(22)은 Ⅲ-Ⅴ 복합 반도체 물질과 같은 높은 전자 이동성을 지닌 물질을 포함할 수 있으며, 상기 Ⅲ-Ⅴ 복합 반도체 물질은 GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, 그것들의 조합들, 및 그것들의 멀티층들(multi-layers)을 포함할 수 있으되, 그에 한정되는 것은 아니다. 일 실시예에서, 반도체 물질(22)은, 하부 영역의 조성이 바람직한 상부 영역의 조성으로 점차적으로 변하는, 증감 조성(gradient composition)을 포함한다. 또한, 반도체 물질(22)의 하부 영역은 기판(10)의 격자 상수(lattice constant)에 근접한 격자 상수를 가질 수 있는 반면, 반도체 물질(22)과 기판(10) 사이의 격자 상수 불일치(mismatch)는 반도체 물질(22)의 하부로부터 상부로 갈수록 점차 증가한다. 예시적인 실시예에서, 도 4에 개략적으로 도시된 바와 같이, 하부 영역(221)은 GaAs인 반면, 기판(10)은 실리콘으로 형성된다. GaAS의 격자 상수는 실리콘의 격자 상수보다 더 크며, GaAS와 실리콘 사이의 격자 상수 불일치는 약 4 퍼센트이다. 반도체 물질(22)의 상부 영역(223)은 In0.5Ga0.47As과 In0.7Ga0.3As 사이의 조성을 갖는 InGaAs로 형성될 수 있다. In0.5Ga0.47As로 형성된다면, 상부 영역(223)의 격자 상수는 실리콘의 격자 상수보다 약 8 퍼센트 더 크다. 반도체 물질(22)의 중앙 영역들은 하부 영역(221)의 조성과 상부 영역(223)의 조성 사이의 조성들을 갖는다. 따라서, 반도체 물질(22)의 중앙 영역들은 하부 영역(221)의 격자 상수와 상부 영역(223)의 격자 상수 사이의 격자 상수들을 갖는다. 예를 들어, 중앙 영역(222)에서는, 하부에서 상부로 갈수록 인듐(indium) 퍼센티지가 증가하며, 예시적인 중앙 영역(222)의 일부분은 In0.2Ga0.8As의 조성을 갖는다.
대안적인 실시예들에서, 하부 영역(221)은 게르마늄으로 형성되고, 게르마늄 상에는 InGaAs가 형성되며, InGaAs의 인듐 퍼센티지는 하부로부터 상부로 점차 증가하여, 상부 영역(223)에서 In0.5Ga0.47As, In0.7Ga0.3As, 또는 그 사이의 조성과 같은 바람직한 조성이 달성된다.
반도체 물질(22)은 연속적으로 변하는 조성을 가질 수 있으며, 이는 예를 들어, 트리메틸 인듐(trimethyl indium: TMIn)과 같은 인듐-포함 가스들, 및/또는 트리메틸 갈륨(trimethyl gallium: TMGa)과 같은 갈륨-포함 가스들의 유량을 연속적으로 조절함으로서 달성될 수 있다. 반도체 물질(22)의 조성은 또한 층을 이룰 수도 있으며, 이때 층들 간에는 실질적으로 갑작스러운 조성 변화가 있다. 결과적인 반도체 물질(22)의 조성(연속적으로 변하거나 층을 이루는 조성)은 증감 조성(gradient composition)으로 지칭된다.
결과적인 구조에서, 반도체 물질(22)의 상부 영역(223)은 고-이동성(high-mobility) Ⅲ-Ⅴ 복합 반도체 물질로 형성되며, 상기 Ⅲ-Ⅴ 복합 반도체 물질은 3개의 Ⅲ족 및 Ⅴ족 원소들을 포함하는 적어도 하나의 3가 물질(tenary material)이다. 대안적으로, 고-이동성 Ⅲ-Ⅴ 복합 반도체 물질은 추가적인 Ⅲ족 및 Ⅴ족 원소를 포함하여 InGaAlAs, InGaAlN, InPAsGa 등의 4가 물질(quaternary material)을 형성한다.
도 5를 참조하면, 절연 영역들(14)의 상부 영역들은 선택적으로 식각되는 반면, 하부 영역들은 식각되지 않고 남겨진다. 결과적으로, 반도체 물질(22)은 절연 영역들(14)의 하부 영역들 위에 기립한 영역을 가지며, 따라서 핀(24: fin)을 형성한다.
다음으로, 도 6에 도시된 바와 같이, 하이-밴드갭(high-bandgap) 반도체층(26)이 에피택셜 성장된다. 일 실시예에서, 핀(24)은 밴드갭 EgA를 갖는 한편, 하이-밴드갭 반도체층(26)은 밴드갭 EgA보다 더 큰 밴드갭 EgB를 갖는다. 일 실시예에서, 밴드갭 EgB은 밴드갭 EgA보다 약 0.1 eV 만큼 더 크며, 다만 보다 크거나 보다 작은 밴드갭 차이들이 적용될 수도 있다. 핀(24)의 도전 밴드(conduction band) EcA는 하이-밴드갭 반도체층(26)의 도전 밴드 EcB보다 또한 작을 수 있다. 예시적인 실시예에서, 도전 밴드 EcA는 도전 밴드 EcB보다 약 0.1 eV 만큼 작을 수 있으며, 다만 보다 크거나 보다 작은 도전 밴드 차이들이 또한 적용될 수 있다. 하이-밴드갭 반도체층(26)의 적절한 물질들은 높은 전자 이동성들을 지닌 유용가능한 반도체 물질들의 밴드갭들을 비교함으로써 선택될 수 있으며, 상기 유용가능한 반도체 물질들은 실리콘, 게르마늄, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP 등을 포함할 수 있으되 그에 한정되는 것은 아니다. 예시적인 실시예에서, 하이-밴드갭 반도체층(26)은 GaAs를 포함한다.
도 5에 도시된 구조들은 핀 전계-효과 트랜지스터(FinFET)를 형성하기 위해 사용될 수 있다. 도 6은 게이트 유전체(gate dielectric: 30) 및 게이트 전극(gate electrode: 34)의 형성을 또한 도시한다. 게이트 유전체(30)는 실리콘 옥사이드(silicon oxide), 실리콘 나이트라이드(silicon nitride), 옥시나이트라이드(oxynitride), 그것들의 멀티층, 및 그것들의 조합들과 같은 일반적으로 사용되는 유전체 물질들로 형성될 수 있다. 게이트 유전체(30)는 또한 고(high)-k 유전체 물질로 형성될 수도 있다. 예시적인 고-k 물질들은 약 4.0보다 더 큰, 또는 심지어 약 7.0보다 더 큰 고-k 값들을 가질 수 있으며, Al2O3, HfAlO, HfAlON, AlZrO와 같은 알루미늄-포함 유전체들, HfO2, HfSiOx, HfAlOx, HfZrSiOx, HfSiON과 같은 Hf-포함 물질들, 및/또는 LaAlO3 and ZrO2와 같은 다른 물질들을 포함할 수 있다. 게이트 전극(34)은 도핑 폴리실리콘(doped polysilicon), 메탈들(metals), 메탈 나이트라이드들(metal nitrides), 메탈 실리사이드들(metal silicides), 등으로 형성될 수 있다. 게이트 유전체(30) 및 게이트 전극(34)의 하단들은 절연 영역들(14)의 상측 표면과 접촉할 수 있다.
게이트 유전체(30)와 게이트 전극(34)을 형성한 이후, 소스(source) 및 드레인(drain) 영역이 형성될 수 있다. 최종 FinFET(n-타입 FinFET일 수 있음)의 사시도가 도 7에 도시되어 있다. FinFET(100)은 소스 영역(44), 드레인 영역(46), 및 그들 사이의 핀(24)을 포함한다. FinFET(100)은 NFET일 수 있으며, 소스 영역(44)과 드레인 영역(46)은, 예로써 주입(implantation)에 의해, n-타입 불순물로 도핑된 n-타입 영역들이다. 대안적으로, FinFET(100)은 PFET일 수 있으며, 소스 영역(44)과 드레인 영역(46)은, p-타입 불순물로 도핑된 p-타입 영역들이다.
핀(24)의 밴드갭 EgA가 하이-밴드갭 반도체층(26)의 밴드갭 EgB보다 더 낮은 FinFET(100)에서, 핀(24)과, 핀(24)의 대향 측벽들(도 6 참조)에 접한 하이-밴드갭 반도체층(26)의 영역은 양자 우물(quantum well)을 형성한다. 양자 효과(quantum effect)는 핀(24)의 두께 T(도 6 참조)에 의해 부분적으로 영향받으며, 상기 두께는 도 2에서의 간격 S와 동일하다. 게이트 전극(34)에 0(zero) 전압이 아닌 게이트 전압이 인가될 때, 양자 구속 효과(quantum confinement effect)에 기해, 전자들은 핀(24)을 통해 흐르는 경향이 있다. 따라서, 낮은 밴드갭 EgA 때문에 캐리어 이동성(carrier mobility)이 높으며, 따라서 각각의 FinFET의 온-전류(on-current) Ion이 높다. 반면, 0(zero) 전압의 게이트 전압에 의해 FinFET(100)가 꺼질 때에는, 전자들은 하이-밴드갭 반도체층들(26)을 통해 흐르는 경향이 있다. 따라서, 높은 밴드갭 EgB에 기해 캐리어 이동성이 낮으며, 따라서 각각의 FinFET(100)의 오프-전류(off-current)(누설 전류) Ioff가 낮다. 따라서 FinFET(100)은 높은 온/오프 전류 비를 갖는다.
도 8 및 9는 다른 실시예에 따른 제2 실시예를 도시한다. 도 8을 참조하면, 반도체 기판(10)이 제공된다. 다음으로, 반도체 기판(10) 상에 마스크 층(50)이 형성된다. 마스크 층(50)은 실리콘 옥사이드를 포함할 수 있으며, 상기 실리콘 옥사이드는, 예로써 반도체 기판(10)의 상부 층을 열적으로 산화(thermally oxidizing)함으로써 형성될 수 있다. 대안적으로, 마스크 층(50)은 화학 기상 증착(chemical vapor deposition) 방법들 중 하나와 같은 증착 방법에 의해 형성될 수도 있다. 마스크 층(50)은 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 등을 포함할 수 있으되, 그에 제한되지는 않는다. 마스크 층(50)은 약 200 nm와 약 450 nm 사이의 두께를 가질 수 있다.
도 9에서, 마스크 층(50)은 예로써 식각에 의해 패터닝되며(patterned), 따라서 개구(18)가 생성된다. 개구(18)를 통해 반도체 기판(10)이 노출된다. 이러한 실시예에서, 마스크 층(50)의 잔여 영역들은 절연 영역(14)으로서 작용하며 도 2-6에 도시된 바와 같은 절연 영역(14)과 실질적으로 동일한 기능을 갖는다. 이러한 실시예에서 나머지 단계들은 도 3-6에 도시된 단계들과 실질적으로 동일하며, 따라서 여기서 반복하지 않는다.
본 발명의 실시예들은 Ⅲ-Ⅴ 복합 반도체 물질들의 조성들을 점차적으로 조절함으로써, 고-이동성(high-mobility) 및 저 결함(low defect)의 Ⅲ-Ⅴ 복합 반도체 물질들을 성장시키기 위한 저비용의 공정들을 제공한다. Ⅲ-Ⅴ 복합 반도체 물질들 상에 형성된 트랜지스터들은 작은 밴드갭 채널들 및 큰 밴드갭 누설 경로(leakage path)들로 인해 높아진 Ion/Ioff 비(ratio)를 가질 수 있다.
본 발명 및 그것의 이점들이 상세하게 기술되었으나, 첨부된 청구항들에 의해 정의된 본 발명의 사상 및 범위를 벗어남 없이 여러 가지 수정들, 치환들 및 변경들이 가능함을 이해해야 할 것이다. 더욱이, 본 출원의 범위는 명세서에서 기술되어진 공정, 기계, 제조, 물질의 조합, 수단, 방법들 및 단계들에 관한 특정 실시예들에 제한되도록 하려는 것은 아니다. 해당 분야의 당업자는 본 발명이 개시하는 것으로부터, 현존하는 또는 이후 개발될, 앞서 기술된 대응하는 실시예들과 동일한 기능을 실질적으로 수행하거나 실질적으로 동일한 결과를 달성하는 공정, 기계, 제조, 물질의 조합, 수단들, 방법들, 또는 단계들이 본 발명에 따라 유용될 수 있음을 이해할 것이다. 따라서, 첨부된 청구항들은 그 범위 내에서 그와 같은 공정들, 기계들, 제조, 물질의 조합, 수단들, 방법들, 또는 단계들을 포함하도록 의도되어진다. 추가적으로, 각각의 청구항은 개별 실시예를 구성하며, 여러 청구항들 및 실시예들의 조합은 본 발명의 범위 내에 있다.
Claims (15)
- 반도체 기판;
상기 반도체 기판 위에 있는 절연 영역들; 및
상기 반도체 기판 위에 있고, 적어도 일부분이 상기 절연 영역들 사이의 공간에 있으며, 제1 Ⅲ-Ⅴ 복합 반도체 물질을 포함하는 에피택시 영역;을 포함하며,
상기 에피택시 영역은,
하부 영역으로서, 상기 하부 영역과 상기 반도체 기판은 제1 격자 불일치를 갖는 하부 영역; 및
상기 하부 영역 위의 상부 영역으로서, 상기 상부 영역과 상기 반도체 기판은 상기 제1 격자 불일치와는 다른 제2 격자 불일치를 갖는 상부 영역;을 포함하는 집적 회로 구조. - 제1항에 있어서,
상기 에피택시 영역은, 연속적으로 변화하는 격자 상수들을 갖는 일부분을 더 포함하는 집적 회로 구조. - 제1항에 있어서,
상기 에피택시 영역은 적어도 세 개의 층들을 더 포함하며, 상기 적어도 세 개의 층들 중 하부의 것들로부터 상기 적어도 세 개의 층들 중 상부의 것들로 갈수록, 상기 적어도 세 개의 층들과 상기 반도체 기판 사이의 격자 상수 불일치들이 증가하는 집적 회로 구조. - 제1항에 있어서,
상기 에피택시 영역의 상부 영역은 상기 절연 영역의 상측 표면들보다 위에 있는 핀(fin)을 형성하며, 상기 핀의 측벽들은 상기 절연 영역들의 상부 표면들보다 아래에 있는 상기 에피택시 영역 일부분의 측벽들과 수직으로 정렬되는 집적 회로 구조. - 제4항에 있어서,
상기 집적 회로 구조는 상기 핀의 측벽들 상에 있는 하이-밴드갭 에피택시 층을 더 포함하며, 상기 하이-밴드갭 에피택시 층은 상기 핀의 제1 밴드갭보다 더 큰 제2 밴드갭을 갖는 집적 회로 구조. - 제5항에 있어서,
상기 핀은 InGaAs를 포함하며, 상기 하이-밴드갭 에피택시 층은 GaAs를 포함하는 집적 회로 구조. - 제5항에 있어서,
상기 제2 밴드갭은 상기 제1 밴드갭보다 대략 0.1 eV 이상 더 큰 집적 회로 구조. - 제1항에 있어서,
상기 반도체 기판은 실리콘을 포함하고, 상기 에피택시 영역은 InGaAS 층을 포함하며, 상기 InGaAs의 하부 영역들로부터 상기 InGaAs의 상부 영역들로 갈수록 인듐 퍼센티지가 증가하는 집적 회로 구조. - 제8항에 있어서,
상기 집적 회로 구조는, 상기 InGaAs의 하부 영역들 아래에 있으며 상기 반도체 기판과 접촉하는 GaAs 층 또는 게르마늄 층을 더 포함하는 집적 회로 구조. - 제1항에 있어서,
상기 절연 영역들은 STI(shallow-trench isolation) 영역들인 집적 회로 구조. - 제1 격자 상수를 갖는 반도체 기판;
상기 반도체 기판 위에 있으며, 서로 마주보는 측벽들을 갖는 절연 영역들; 및
상기 반도체 기판 위의 Ⅲ-Ⅴ 복합 반도체 물질을 포함하며, 상기 절연 영역들의 측벽들에 인접하는 측벽들을 갖는 에피택시 영역;을 포함하며,
상기 에피택시 영역은,
상기 절연 영역들의 상부 표면들 위에 있으며 상기 제1 격자 상수와 다른 제2 격자 상수를 갖는 핀(fin); 및
상기 핀 및 상기 반도체 기판 사이에 있으며 상기 핀 및 상기 반도체 기판과 접촉하는 증감 에피택시 영역으로서, 상기 증감 에피택시 영역은 상기 제1 격자 상수와 상기 제2 격자 상수 사이의 제3 격자 상수를 가지며, 상기 핀의 측벽들은 상기 증감 에피택시 영역의 측벽들과 실질적으로 수직으로 정렬되는 증감 에피택시 영역; 및
상기 핀의 상부 표면 및 측벽들 상에 있는 하이-밴드갭 반도체층으로서, 상기 핀의 밴드갭보다 더 큰 밴드갭을 갖는 하이-밴드갭 반도체층;을 포함하는 집적 회로 구조. - 제11항에 있어서,
상기 하이-밴드갭 반도체층 상에 있는 게이트 유전체;
상기 게이트 유전체 위에 있는 게이트 전극; 및
상기 핀의 대향 단부들에 접하는 소스 영역 및 드레인 영역;을 더 포함하며,
상기 핀과 상기 하이-밴드갭 반도체층 각각은 상기 소스 영역으로부터 상기 드레인 영역으로 연장된 집적 회로 구조. - 제11항에 있어서,
상기 하이-밴드갭 반도체층의 하단은 상기 절연 영역들의 상측 표면들과 접촉하는 집적 회로 구조. - 제11항에 있어서,
상기 핀은 3가의 Ⅲ-Ⅴ 복합 반도체 물질 또는 4가의 Ⅲ-Ⅴ 복합 반도체 물질로 형성되는 집적 회로 구조. - 제11항에 있어서,
상기 증감 에피택시 영역은 증감 격자 상수를 가지며, 상기 증감 에피택시 영역의 하부 영역들은 상기 증감 에피택시 영역의 상부 영역들의 격자 상수들보다 더 작은 격자 상수들을 갖는 집적 회로 구조.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18255009P | 2009-05-29 | 2009-05-29 | |
US61/182,550 | 2009-05-29 | ||
US12/616,068 US9768305B2 (en) | 2009-05-29 | 2009-11-10 | Gradient ternary or quaternary multiple-gate transistor |
US12/616,068 | 2009-11-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100129146A true KR20100129146A (ko) | 2010-12-08 |
KR101226827B1 KR101226827B1 (ko) | 2013-01-25 |
Family
ID=43219244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100043489A KR101226827B1 (ko) | 2009-05-29 | 2010-05-10 | 경사 3가 또는 4가 멀티-게이트 트랜지스터 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9768305B2 (ko) |
JP (1) | JP5341020B2 (ko) |
KR (1) | KR101226827B1 (ko) |
CN (1) | CN101924105B (ko) |
TW (1) | TWI440182B (ko) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101371841B1 (ko) * | 2011-09-06 | 2014-03-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 채널 두께를 제어하는 finfet 설계 |
KR101410092B1 (ko) * | 2012-03-08 | 2014-06-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고 이동도 및 고 에너지 대역갭 물질들을 갖는 반도체 구조물 및 방법 |
KR101468426B1 (ko) * | 2009-12-30 | 2014-12-03 | 인텔 코포레이션 | 멀티 게이트 ⅲ-ⅴ족 양자 우물 구조물 |
KR20150058521A (ko) * | 2012-12-21 | 2015-05-28 | 인텔 코포레이션 | 조성적으로 등급화된 반도체 채널들을 갖는 비평면형 iii-n 트랜지스터들 |
US9070706B2 (en) | 2011-11-15 | 2015-06-30 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode on a protruding group III-V material layer and method of manufacturing the semiconductor device |
KR20150126310A (ko) * | 2014-05-02 | 2015-11-11 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자 |
KR20160126573A (ko) * | 2015-04-24 | 2016-11-02 | 삼성전자주식회사 | 반도체 장치 |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101853882B (zh) | 2009-04-01 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有改进的开关电流比的高迁移率多面栅晶体管 |
US8816391B2 (en) | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
US9768305B2 (en) | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
US8617976B2 (en) | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
US8629478B2 (en) * | 2009-07-31 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure for high mobility multiple-gate transistor |
US8455929B2 (en) | 2010-06-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of III-V based devices on semiconductor substrates |
CN103000524B (zh) * | 2011-09-13 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 鳍型场效应晶体管及其制造方法 |
US9099388B2 (en) * | 2011-10-21 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | III-V multi-channel FinFETs |
US9406518B2 (en) * | 2011-11-18 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | (110) surface orientation for reducing fermi-level-pinning between high-K dielectric and group III-V compound semiconductor substrate |
US10290614B2 (en) * | 2011-12-19 | 2019-05-14 | Intel Corporation | Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits |
KR101700213B1 (ko) * | 2011-12-21 | 2017-01-26 | 인텔 코포레이션 | 금속 산화물 반도체 소자 구조용 핀의 형성 방법 |
US8486770B1 (en) * | 2011-12-30 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming CMOS FinFET device |
US8742509B2 (en) * | 2012-03-01 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for FinFETs |
US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
US9728464B2 (en) | 2012-07-27 | 2017-08-08 | Intel Corporation | Self-aligned 3-D epitaxial structures for MOS device fabrication |
EP2709156A3 (en) * | 2012-09-14 | 2014-04-23 | Imec | Band engineered semiconductor device and method for manufacturing thereof |
US8716751B2 (en) * | 2012-09-28 | 2014-05-06 | Intel Corporation | Methods of containing defects for non-silicon device engineering |
US8723225B2 (en) * | 2012-10-04 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard rings on fin structures |
EP2717316B1 (en) * | 2012-10-05 | 2019-08-14 | IMEC vzw | Method for producing strained germanium fin structures |
CN103811344B (zh) * | 2012-11-09 | 2016-08-10 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US8847324B2 (en) * | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
US9362386B2 (en) * | 2013-02-27 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | FETs and methods for forming the same |
EP2775528B1 (en) | 2013-03-05 | 2019-07-17 | IMEC vzw | Passivated III-V or Ge fin-shaped field effect transistor |
US9385198B2 (en) * | 2013-03-12 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heterostructures for semiconductor devices and methods of forming the same |
US9312344B2 (en) | 2013-03-13 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming semiconductor materials in STI trenches |
CN105164809B (zh) * | 2013-06-26 | 2018-07-24 | 美商新思科技有限公司 | 具有异质结和改进的沟道控制的FinFET |
KR102098900B1 (ko) * | 2013-06-28 | 2020-04-08 | 인텔 코포레이션 | 측방향 에피택시 과도성장 영역에서의 결함 없는 핀 기반 디바이스의 제조 |
CN104282565B (zh) * | 2013-07-03 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
KR102514481B1 (ko) * | 2013-09-27 | 2023-03-27 | 인텔 코포레이션 | Iii-v족 재료 능동 영역과 그레이딩된 게이트 유전체를 갖는 반도체 디바이스 |
CN105493251A (zh) * | 2013-09-27 | 2016-04-13 | 英特尔公司 | 具有多层柔性衬底的非平面半导体器件 |
US20160172477A1 (en) * | 2013-09-27 | 2016-06-16 | Intel Corporation | Methods to achieve high mobility in cladded iii-v channel materials |
CN105531801A (zh) * | 2013-09-27 | 2016-04-27 | 英特尔公司 | 通过组合选择性外延和共形外延的用于cmos的图案化硅衬底上的非硅器件异质层 |
CN104766867A (zh) * | 2014-01-03 | 2015-07-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US9865688B2 (en) | 2014-03-14 | 2018-01-09 | International Business Machines Corporation | Device isolation using preferential oxidation of the bulk substrate |
US9882027B2 (en) | 2014-03-27 | 2018-01-30 | Intel Corporation | Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions |
US9293523B2 (en) * | 2014-06-24 | 2016-03-22 | Applied Materials, Inc. | Method of forming III-V channel |
US9997414B2 (en) | 2014-06-24 | 2018-06-12 | Intel Corporation | Ge/SiGe-channel and III-V-channel transistors on the same die |
US9263555B2 (en) * | 2014-07-03 | 2016-02-16 | Globalfoundries Inc. | Methods of forming a channel region for a semiconductor device by performing a triple cladding process |
CN105448985B (zh) * | 2014-08-14 | 2018-12-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN106575672B (zh) * | 2014-09-19 | 2020-11-10 | 英特尔公司 | 创建具有富铟表面的砷化铟镓有源沟道的装置和方法 |
KR102271195B1 (ko) | 2014-09-19 | 2021-07-01 | 인텔 코포레이션 | 마이크로전자 트랜지스터들에서 누설을 감소시키기 위해 버퍼를 생성하는 장치 및 방법 |
US10497814B2 (en) | 2014-12-23 | 2019-12-03 | Intel Corporation | III-V semiconductor alloys for use in the subfin of non-planar semiconductor devices and methods of forming the same |
US9520466B2 (en) | 2015-03-16 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical gate-all-around field effect transistors and methods of forming same |
WO2016209210A1 (en) | 2015-06-23 | 2016-12-29 | Intel Corporation | Indium-rich nmos transistor channels |
KR102427071B1 (ko) | 2015-06-24 | 2022-08-01 | 인텔 코포레이션 | 대체 채널 FinFET들에서의 서브-핀 측벽 패시베이션 |
CN108028276B (zh) | 2015-09-25 | 2022-04-26 | 英特尔公司 | 晶体管沟道区域界面的钝化 |
CN106611787A (zh) * | 2015-10-26 | 2017-05-03 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
US20170236841A1 (en) * | 2016-02-11 | 2017-08-17 | Qualcomm Incorporated | Fin with an epitaxial cladding layer |
DE112016006471T5 (de) * | 2016-02-22 | 2018-10-31 | Intel Corporation | Vorrichtung und verfahren zum erschaffen eines aktiven kanals mit indiumreichen seiten- und unteren flächen |
CN107154355B (zh) * | 2016-03-03 | 2020-04-10 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
CN107154429B (zh) * | 2016-03-03 | 2020-04-10 | 上海新昇半导体科技有限公司 | 鳍状场效应晶体管及其制备方法 |
US10475930B2 (en) * | 2016-08-17 | 2019-11-12 | Samsung Electronics Co., Ltd. | Method of forming crystalline oxides on III-V materials |
US10529832B2 (en) * | 2016-12-19 | 2020-01-07 | International Business Machines Corporation | Shallow, abrupt and highly activated tin extension implant junction |
JP7038497B2 (ja) * | 2017-07-07 | 2022-03-18 | 東京エレクトロン株式会社 | 静電チャックの製造方法 |
RU2737136C2 (ru) * | 2017-07-13 | 2020-11-25 | Интел Корпорейшн | Изготовление свободного от дефектов устройства на основе ребра в области поперечного эпитаксиального наращивания |
KR102396978B1 (ko) | 2018-11-16 | 2022-05-11 | 삼성전자주식회사 | 반도체 장치 |
KR20220010662A (ko) | 2020-07-17 | 2022-01-26 | 삼성전자주식회사 | 반도체 장치 |
KR20220068283A (ko) | 2020-11-18 | 2022-05-26 | 삼성전자주식회사 | 반도체 소자 |
KR20220080770A (ko) | 2020-12-07 | 2022-06-15 | 삼성전자주식회사 | 반도체 소자 |
Family Cites Families (96)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055890A (en) | 1990-01-25 | 1991-10-08 | The United States Of America As Represented By The United States Department Of Energy | Nonvolatile semiconductor memory having three dimension charge confinement |
US5818078A (en) | 1994-08-29 | 1998-10-06 | Fujitsu Limited | Semiconductor device having a regrowth crystal region |
US5621227A (en) * | 1995-07-18 | 1997-04-15 | Discovery Semiconductors, Inc. | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy |
US6399970B2 (en) | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
JP3443343B2 (ja) | 1997-12-03 | 2003-09-02 | 松下電器産業株式会社 | 半導体装置 |
JP3005938B2 (ja) * | 1998-01-08 | 2000-02-07 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
US20050217707A1 (en) | 1998-03-13 | 2005-10-06 | Aegerter Brian K | Selective processing of microelectronic workpiece surfaces |
JP3099880B2 (ja) | 1998-08-12 | 2000-10-16 | 日本電気株式会社 | 半導体スイッチ及びスイッチ回路 |
US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
TW466561B (en) | 1999-10-06 | 2001-12-01 | Ebara Corp | Method and apparatus for cleaning substrates |
EP1672700A2 (en) | 1999-11-15 | 2006-06-21 | Matsushita Electric Industrial Co., Ltd. | Field effect semiconductor device |
JP4109823B2 (ja) | 2000-10-10 | 2008-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
CN1254026C (zh) | 2000-11-21 | 2006-04-26 | 松下电器产业株式会社 | 通信系统用仪器 |
US6475890B1 (en) | 2001-02-12 | 2002-11-05 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology |
US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
US6635909B2 (en) | 2002-03-19 | 2003-10-21 | International Business Machines Corporation | Strained fin FETs structure and method |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7382021B2 (en) | 2002-08-12 | 2008-06-03 | Acorn Technologies, Inc. | Insulated gate field-effect transistor having III-VI source/drain layer(s) |
US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
US6706571B1 (en) | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
JP2004179318A (ja) | 2002-11-26 | 2004-06-24 | Nec Compound Semiconductor Devices Ltd | 接合型電界効果トランジスタ及びその製造方法 |
US6762483B1 (en) | 2003-01-23 | 2004-07-13 | Advanced Micro Devices, Inc. | Narrow fin FinFET |
US6803631B2 (en) * | 2003-01-23 | 2004-10-12 | Advanced Micro Devices, Inc. | Strained channel finfet |
EP1602125B1 (en) | 2003-03-07 | 2019-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation process |
US6867433B2 (en) | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
JP4599631B2 (ja) | 2003-05-12 | 2010-12-15 | 株式会社東京精密 | 板状部材の分割方法及び分割装置 |
JP2005005646A (ja) | 2003-06-16 | 2005-01-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP4557508B2 (ja) | 2003-06-16 | 2010-10-06 | パナソニック株式会社 | 半導体装置 |
US7045401B2 (en) | 2003-06-23 | 2006-05-16 | Sharp Laboratories Of America, Inc. | Strained silicon finFET device |
US6921982B2 (en) * | 2003-07-21 | 2005-07-26 | International Business Machines Corporation | FET channel having a strained lattice structure along multiple surfaces |
EP1519420A2 (en) | 2003-09-25 | 2005-03-30 | Interuniversitaire Microelectronica Centrum vzw ( IMEC) | Multiple gate semiconductor device and method for forming same |
JP2005051241A (ja) | 2003-07-25 | 2005-02-24 | Interuniv Micro Electronica Centrum Vzw | 多層ゲート半導体デバイス及びその製造方法 |
JP2005062219A (ja) | 2003-08-08 | 2005-03-10 | Nikon Corp | 光学部材切替装置とこれを用いた顕微鏡 |
US7863674B2 (en) | 2003-09-24 | 2011-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
US7198995B2 (en) * | 2003-12-12 | 2007-04-03 | International Business Machines Corporation | Strained finFETs and method of manufacture |
KR100513405B1 (ko) | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
US20050136622A1 (en) | 2003-12-18 | 2005-06-23 | Mulligan Rose A. | Methods and apparatus for laser dicing |
US20050158913A1 (en) | 2004-01-19 | 2005-07-21 | Fuji Photo Film Co., Ltd. | Solid state imaging apparatus and its manufacturing method |
KR100598099B1 (ko) | 2004-02-24 | 2006-07-07 | 삼성전자주식회사 | 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법 |
US7154118B2 (en) | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
KR100642747B1 (ko) | 2004-06-22 | 2006-11-10 | 삼성전자주식회사 | Cmos 트랜지스터의 제조방법 및 그에 의해 제조된cmos 트랜지스터 |
US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US7598134B2 (en) | 2004-07-28 | 2009-10-06 | Micron Technology, Inc. | Memory device forming methods |
JP2006080278A (ja) | 2004-09-09 | 2006-03-23 | Toshiba Ceramics Co Ltd | 歪みシリコンウエハおよびその製造方法 |
KR100674914B1 (ko) * | 2004-09-25 | 2007-01-26 | 삼성전자주식회사 | 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법 |
US20060148182A1 (en) | 2005-01-03 | 2006-07-06 | Suman Datta | Quantum well transistor using high dielectric constant dielectric layer |
EP1882268B1 (en) | 2005-05-17 | 2016-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
JP4648096B2 (ja) | 2005-06-03 | 2011-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
JP4613709B2 (ja) | 2005-06-24 | 2011-01-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US8466490B2 (en) | 2005-07-01 | 2013-06-18 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with multi layer regions |
US7190050B2 (en) | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
US7508031B2 (en) | 2005-07-01 | 2009-03-24 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with narrowed base regions |
US7807523B2 (en) | 2005-07-01 | 2010-10-05 | Synopsys, Inc. | Sequential selective epitaxial growth |
US7265008B2 (en) | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
US7247887B2 (en) | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
US7605449B2 (en) | 2005-07-01 | 2009-10-20 | Synopsys, Inc. | Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material |
JP4956776B2 (ja) | 2005-09-08 | 2012-06-20 | 日産自動車株式会社 | 半導体装置の製造方法 |
WO2007046150A1 (ja) | 2005-10-21 | 2007-04-26 | Fujitsu Limited | フィン型半導体装置及びその製造方法 |
US7348225B2 (en) | 2005-10-27 | 2008-03-25 | International Business Machines Corporation | Structure and method of fabricating FINFET with buried channel |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US20070238281A1 (en) | 2006-03-28 | 2007-10-11 | Hudait Mantu K | Depositing polar materials on non-polar semiconductor substrates |
US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
JP2007299951A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置およびその製造方法 |
US8946811B2 (en) * | 2006-07-10 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Body-tied, strained-channel multi-gate device and methods of manufacturing same |
KR100781549B1 (ko) | 2006-11-03 | 2007-12-03 | 삼성전자주식회사 | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 |
JP5217157B2 (ja) | 2006-12-04 | 2013-06-19 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
US8135135B2 (en) | 2006-12-08 | 2012-03-13 | Microsoft Corporation | Secure data protection during disasters |
EP1936696A1 (en) | 2006-12-22 | 2008-06-25 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | A field effect transistor device and methods of production thereof |
US7560784B2 (en) | 2007-02-01 | 2009-07-14 | International Business Machines Corporation | Fin PIN diode |
US7928426B2 (en) | 2007-03-27 | 2011-04-19 | Intel Corporation | Forming a non-planar transistor having a quantum well channel |
JP4406439B2 (ja) | 2007-03-29 | 2010-01-27 | 株式会社東芝 | 半導体装置の製造方法 |
US8421121B2 (en) | 2007-04-18 | 2013-04-16 | Northrop Grumman Systems Corporation | Antimonide-based compound semiconductor with titanium tungsten stack |
JP2008270521A (ja) | 2007-04-20 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
US8174073B2 (en) | 2007-05-30 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structures with multiple FinFETs |
US7939862B2 (en) | 2007-05-30 | 2011-05-10 | Synopsys, Inc. | Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers |
US20080315310A1 (en) | 2007-06-19 | 2008-12-25 | Willy Rachmady | High k dielectric materials integrated into multi-gate transistor structures |
US20090001415A1 (en) | 2007-06-30 | 2009-01-01 | Nick Lindert | Multi-gate transistor with strained body |
US7768079B2 (en) | 2007-09-26 | 2010-08-03 | Intel Corporation | Transistors with high-k dielectric spacer liner to mitigate lateral oxide encroachement |
JP2009105163A (ja) | 2007-10-22 | 2009-05-14 | Toshiba Corp | 半導体装置 |
US9048302B2 (en) | 2008-01-11 | 2015-06-02 | The Furukawa Electric Co., Ltd | Field effect transistor having semiconductor operating layer formed with an inclined side wall |
CN100557815C (zh) * | 2008-03-24 | 2009-11-04 | 西安电子科技大学 | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 |
JP4575471B2 (ja) | 2008-03-28 | 2010-11-04 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US7670894B2 (en) | 2008-04-30 | 2010-03-02 | Intel Corporation | Selective high-k dielectric film deposition for semiconductor device |
US7936040B2 (en) | 2008-10-26 | 2011-05-03 | Koucheng Wu | Schottky barrier quantum well resonant tunneling transistor |
US8058692B2 (en) | 2008-12-29 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors with reverse T-shaped fins |
CN101853882B (zh) | 2009-04-01 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有改进的开关电流比的高迁移率多面栅晶体管 |
US8816391B2 (en) | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
US9768305B2 (en) * | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
US8617976B2 (en) | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
US8283653B2 (en) | 2009-12-23 | 2012-10-09 | Intel Corporation | Non-planar germanium quantum well devices |
US7883991B1 (en) | 2010-02-18 | 2011-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Temporary carrier bonding and detaching processes |
KR101129930B1 (ko) | 2010-03-09 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
US8314652B2 (en) | 2010-05-11 | 2012-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for RC calibration using phase and frequency |
US8455929B2 (en) | 2010-06-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of III-V based devices on semiconductor substrates |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
-
2009
- 2009-11-10 US US12/616,068 patent/US9768305B2/en active Active
-
2010
- 2010-05-10 KR KR1020100043489A patent/KR101226827B1/ko active IP Right Grant
- 2010-05-21 JP JP2010116844A patent/JP5341020B2/ja active Active
- 2010-05-28 TW TW099117137A patent/TWI440182B/zh active
- 2010-05-28 CN CN2010101944290A patent/CN101924105B/zh active Active
-
2017
- 2017-09-18 US US15/707,922 patent/US10269970B2/en active Active
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101468426B1 (ko) * | 2009-12-30 | 2014-12-03 | 인텔 코포레이션 | 멀티 게이트 ⅲ-ⅴ족 양자 우물 구조물 |
KR101371841B1 (ko) * | 2011-09-06 | 2014-03-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 채널 두께를 제어하는 finfet 설계 |
US9318322B2 (en) | 2011-09-06 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET design controlling channel thickness |
US8890207B2 (en) | 2011-09-06 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET design controlling channel thickness |
US9666706B2 (en) | 2011-11-15 | 2017-05-30 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device including a gate electrode on a protruding group III-V material layer |
US9324852B2 (en) | 2011-11-15 | 2016-04-26 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode on a protruding group III-V material layer |
US9419094B2 (en) | 2011-11-15 | 2016-08-16 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode on a protruding group III-V material layer and method of manufacturing the semiconductor device |
US9070706B2 (en) | 2011-11-15 | 2015-06-30 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode on a protruding group III-V material layer and method of manufacturing the semiconductor device |
US9343564B2 (en) | 2011-11-15 | 2016-05-17 | Samsung Electronics Co., Ltd. | Semiconductor device including a gate electrode on a protruding group III-V material layer and method of manufacturing the semiconductor device |
US10269969B2 (en) | 2012-03-08 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
US8836016B2 (en) | 2012-03-08 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
US9595614B2 (en) | 2012-03-08 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
KR101410092B1 (ko) * | 2012-03-08 | 2014-06-25 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 고 이동도 및 고 에너지 대역갭 물질들을 갖는 반도체 구조물 및 방법 |
US8969156B2 (en) | 2012-03-08 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
US10727351B2 (en) | 2012-03-08 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
US11437517B2 (en) | 2012-03-08 | 2022-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods with high mobility and high energy bandgap materials |
US11664456B2 (en) | 2012-03-08 | 2023-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming thereof |
KR20150058521A (ko) * | 2012-12-21 | 2015-05-28 | 인텔 코포레이션 | 조성적으로 등급화된 반도체 채널들을 갖는 비평면형 iii-n 트랜지스터들 |
US9806203B2 (en) | 2012-12-21 | 2017-10-31 | Intel Corporation | Nonplanar III-N transistors with compositionally graded semiconductor channels |
KR20150126310A (ko) * | 2014-05-02 | 2015-11-11 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자 |
KR20160126573A (ko) * | 2015-04-24 | 2016-11-02 | 삼성전자주식회사 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20100301390A1 (en) | 2010-12-02 |
JP5341020B2 (ja) | 2013-11-13 |
US9768305B2 (en) | 2017-09-19 |
TW201104866A (en) | 2011-02-01 |
CN101924105A (zh) | 2010-12-22 |
TWI440182B (zh) | 2014-06-01 |
KR101226827B1 (ko) | 2013-01-25 |
CN101924105B (zh) | 2012-12-19 |
US20180006156A1 (en) | 2018-01-04 |
JP2010278435A (ja) | 2010-12-09 |
US10269970B2 (en) | 2019-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269970B2 (en) | Gradient ternary or quaternary multiple-gate transistor | |
US10109748B2 (en) | High-mobility multiple-gate transistor with improved on-to-off current ratio | |
US9698060B2 (en) | Germanium FinFETs with metal gates and stressors | |
US8816391B2 (en) | Source/drain engineering of devices with high-mobility channels | |
US7834345B2 (en) | Tunnel field-effect transistors with superlattice channels | |
JP5328722B2 (ja) | 高移動度チャネル(High−MobilityChannels)を有する装置のソース/ドレイン工学 | |
US20100327321A1 (en) | Tunnel Field-Effect Transistor with Narrow Band-Gap Channel and Strong Gate Coupling | |
US9748142B2 (en) | FinFETs with strained well regions | |
KR20140083964A (ko) | 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법 | |
US8723223B2 (en) | Hybrid Fin field-effect transistors | |
KR20170026507A (ko) | Ⅲ-ⅴ 채널을 형성하는 방법 | |
KR101772278B1 (ko) | 누설 전류 억제 방법 및 그 관련 구조물들 | |
JP2014038898A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170113 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190109 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20200109 Year of fee payment: 8 |