CN104282565B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104282565B CN104282565B CN201310277616.9A CN201310277616A CN104282565B CN 104282565 B CN104282565 B CN 104282565B CN 201310277616 A CN201310277616 A CN 201310277616A CN 104282565 B CN104282565 B CN 104282565B
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- channel region
- material layer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 263
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000027756 respiratory electron transport chain Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中所述鳍式场效应晶体管包括：基底；位于所述基底上的鳍部，所述鳍部具有第一掺杂；覆盖所述鳍部侧壁上部和上表面的沟道区材料层，所述沟道区材料层没有掺杂；或者，所述沟道区材料层具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于所述第一掺杂浓度；横跨所述鳍部的栅极。本发明提供的鳍式场效应晶体管能够有效调节驱动电流和减小漏电流，且能有效扩散所述鳍式场效应晶体管中产生的热量。
Description
技术领域
本发明涉及半导体领域，特别涉及到一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体技术的发展，半导体器件的关键尺寸在不断地缩小。当器件的关键尺寸持续减小时，常规的MOS场效应晶体管会因为关键尺寸太小而导致短沟道效应等缺点。鳍式场效应晶体管（FinFET）由于具有较大的沟道区，且能克服短沟道效应而得到了广泛的应用。
现有技术中，鳍式场效应晶体管的形成方法包括：
参考图1，提供基底10。
参考图2，在基底10上形成鳍部11。
形成所述鳍部11的方法为：在基底10上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；然后以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底10，形成鳍部11，并去除所述图形化的掩膜层。
参考图3，形成栅极20，所述栅极20横跨在所述鳍部11上。
在所述鳍式场效应晶体管中，所述鳍部11的上表面以及两侧的侧壁与所述栅极20相对的部分都可以成为沟道区，与常规的CMOS晶体管的沟道区相比，所述鳍式场效应晶体管中的沟道区增大，这有利于增大驱动电流。
但当鳍式场效应晶体管的关键尺寸持续减小时，沟道区的增大，会带来以下三个缺点：首先，沟道区增大可以提高鳍式场效应晶体管的驱动电流，但当驱动电流增加到一定值后，反而会增加所述鳍式场效应晶体管的功耗。
其次，沟道区增大，使得所述鳍式场效应晶体管中的漏电流增大。
再次，所述鳍式场效应晶体管的功耗和漏电流增大还会导致鳍式场效应晶体管内产生更多的热量，如果所述热量聚集在所述鳍式场效应晶体管中，会严重影响所述鳍式场效应晶体管的性能。
实践还发现，若沟道区的材料为Si，由于Si的电子迁移速率较小，随着所述鳍式场效应晶体管关键尺寸的下降，会导致鳍式场效应晶体管的功耗增大。
发明内容
本发明解决的问题是现有技术中，鳍式场效应晶体管由于沟道区大而导致功耗大、漏电流大，且工作时产生的热量无法有效扩散的问题。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供基底；在所述基底上形成具有第一掺杂的鳍部；在所述鳍部侧壁上部和上表面形成没有掺杂的沟道区材料层；或者，在所述鳍部侧壁上部和上表面形成具有第二掺杂的沟道区材料层，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；形成沟道区材料层后，形成横跨所述鳍部的栅极。
可选的，形成所述沟道区材料层的方法包括：在所述基底上形成第一介质层，所述第一介质层的高度小于所述鳍部的高度；形成第一介质层后，在所述鳍部的上表面和暴露的侧壁形成沟道区材料层。
可选的，形成所述沟道区材料层后，形成所述栅极前，还包括：去除所述第一介质层。
可选的，形成所述鳍部后，形成所述第一介质层前，还包括：在所述基底上表面、所述鳍部的上表面和侧壁形成第二介质层。
可选的，形成第一介质层后，形成沟道区材料层前，还包括：去除未被所述第一介质层覆盖的第二介质层。
可选的，所述沟道区材料层为单层结构，所述沟道区材料层的材料为Si、Ge或SiGe；或者，所述沟道区材料层为双层结构，所述沟道区材料层内层的材料为Si，所述沟道区材料层外层的材料为Ge或SiGe。
可选的，所述第一掺杂为p型或n型掺杂。
可选的，所述第一介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种；所述第二介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
本发明还提供一种鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部具有第一掺杂；覆盖所述鳍部侧壁上部和上表面的沟道区材料层，所述沟道区材料层没有掺杂；或者，所述沟道区材料层具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于所述第一掺杂浓度；横跨所述鳍部的栅极。
可选的，还包括：位于所述鳍部周围的所述基底上表面的第一介质层，所述第一介质层的高度与未被沟道区材料层覆盖的鳍部的高度相等。
可选的，还包括：位于所述基底与第一介质层之间，以及所述鳍部上表面和侧壁的第二介质层，所述沟道区材料层位于所述第二介质层上。
可选的，还包括：位于所述基底与第一介质层之间，以及未被所述沟道区材料层覆盖的所述鳍部侧壁上的第二介质层。
可选的，还包括：位于所述鳍部周围的所述基底上表面，以及所述鳍部上表面和侧壁的第二介质层，所述沟道区材料层位于所述第二介质层上。
可选的，还包括：位于所述鳍部周围的所述基底上表面，以及未被所述沟道区材料层覆盖的所述鳍部侧壁的第二介质层。
可选的，所述沟道区材料层为单层结构，所述沟道区材料层的材料为Si、Ge或SiGe；或者，所述沟道区材料层为双层结构，所述沟道区材料层内层的材料为Si，所述沟道区材料层外层的材料为Ge或SiGe。
可选的，所述第一掺杂为p型或n型掺杂。
可选的，所述第一介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
可选的，所述第二介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
与现有技术相比，本发明的技术方案具有以下优点：
鳍式场效应晶体管的阈值电压与鳍部内掺杂的杂质浓度有关，鳍部内的杂质浓度越高，鳍式场效应晶体管的阈值电压越高；当栅极上施加的电压达到阈值电压时，使鳍部内形成反型层，成为鳍式场效应晶体管的沟道区。在本技术方案中，所述沟道区材料层没有掺杂，或者，所述沟道区材料层掺杂有第二掺杂，且第二掺杂浓度小于所述鳍部中第一掺杂的浓度；当在栅极上施加电压时，随着电压的升高，首先会在所述沟道区材料层内形成反型层，继续升高电压才有可能使所述鳍部内也形成反型层。通过控制栅极上的电压，使所述沟道区材料层内形成反型层，而在所述鳍部内不形成反型层，这时，只有与栅极相对的所述沟道区材料层才为所述鳍式场效应晶体管的沟道区；由于所述沟道区材料层只覆盖所述鳍部的部分侧壁，所以，与现有技术中鳍部都为沟道区的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体管的漏电流减小。本技术方案的鳍式场效应晶体管的沟道区可以通过所述沟道区材料层的高度来调节，进而调节所述鳍式场效应晶体管的驱动电流，使所述驱动电流为一较佳值，既能够保持所述鳍式场效应晶体管的较佳工作状态，又不会使所述鳍式场效应晶体管的功耗增大。其中，未被所述沟道区材料层覆盖的鳍部可以作为所述鳍式场效应晶体管的散热元件，扩散所述鳍式场效应晶体管工作时产生的热量。
进一步，所述沟道区材料层的材料为Ge或SiGe，由于Ge或SiGe形成的沟道区比Si形成的沟道区的电子迁移速率大，所以可以解决沟道区的材料为Si的鳍式场效应晶体管功耗增大问题。
附图说明
图1至图3是现有技术中制备鳍式场效应晶体管的方法的立体结构示意图；
图4至图10B是本发明第一实施例中制备鳍式场效应晶体管的方法的结构示意图；
图11至图14是本发明第二实施例中制备鳍式场效应晶体管的方法的剖面结构示意图；
图15和图16是本发明第三实施例中制备鳍式场效应晶体管中鳍部的方法的立体结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参考图4，提供基底110。
在具体实施例中，所述基底110的材料可以为硅、硅锗、绝缘体上硅（silicon oninsulator，简称SOI）等常规的半导体材料。
之后，在所述基底110上形成具有第一掺杂的鳍部，具体方法为：
参考图5，在所述基底110上形成鳍部材料层121；并对所述鳍部材料层121进行掺杂，形成具有第一掺杂的鳍部材料层121。
在具体实施例中，形成鳍部材料层121的方法可以为化学气相沉积、物理气相沉积、原子层沉积、外延生长等本领域所熟知的技术。所述鳍部材料层121的材料为Si、Ge或SiGe。
对所述鳍部材料层121进行掺杂的方法可以是：
在形成所述鳍部材料层121期间，对所述鳍部材料层121进行原位掺杂；
或者，在形成所述鳍部材料层121后，使用热扩散、离子注入等本领域所熟知的方法对所述鳍部材料层121进行掺杂。在具体实施例中，所述鳍部材料层121内掺杂的杂质为p型杂质，如硼或镓。
参考图6，在掺杂后的所述鳍部材料层121上形成图形化的掩膜层130，所述图形化的掩膜层130定义鳍部的位置；
所述图形化的掩膜层130的材料可以为氮化硅、氮氧化硅等本领域所熟知的材料。
参考图7，以所述图形化的掩膜层为掩膜，刻蚀掺杂后的所述鳍部材料层，刻蚀至所述鳍部材料层下表面，形成具有第一掺杂的鳍部120，然后去除所述图形化的掩膜层。
刻蚀掺杂后的所述鳍部材料层的方法可以为本领域所熟知的干法刻蚀或者湿法刻蚀。在具体实施例中，为使刻蚀停止在掺杂后的所述鳍部材料层121下表面，而不损伤所述基底110，所述鳍部材料层与所述基底110具有较大的刻蚀选择比。在其他实施例中，也可以在所述鳍部材料层与所述基底110之间形成刻蚀停止层。
参考图8A和图8B，在所述基底110上形成第一介质层141，所述第一介质层141的高度小于所述鳍部120的高度。
图8A为在所述基底110上形成了第一介质层141的立体结构示意图，图8B为图8A沿切线AA’所切平面的示意图。
形成所述第一介质层141的方法为：
在所述基底110上形成第一介质材料层，所述第一介质材料层高于所述鳍部120；
然后采用化学机械抛光对所述第一介质材料层进行平坦化，直至露出所述鳍部120的上表面；
再刻蚀部分厚度的所述第一介质材料层，剩余的第一介质材料层为第一介质层141。
在具体实施例中，所述第一介质层141的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
参考图9，形成第一介质层141后，在所述鳍部120的上表面和暴露的侧壁上形成沟道区材料层122。
在具体实施例中，形成所述沟道区材料层122的方法为外延生长法。
使用外延生长法可以得到表面形貌良好的沟道区材料层122，进而得到阈值电压稳定的鳍式场效应晶体管。
在其他实施例中，形成所述沟道区材料层122的方法也可以为：
使用化学气相沉积、物理气相沉积，或者原子层沉积法在所述鳍部120的上表面和暴露的侧壁，以及所述第一介质层141的上表面形成沟道区材料层；
然后去除所述第一介质层141上表面的沟道区材料层。
在具体实施例中，所述沟道区材料层122具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度。
对所述沟道区材料层122进行掺杂的方法包括：
在形成所述沟道区材料层122期间，对所述沟道区材料层122进行原位掺杂；
或者，在形成所述沟道区材料层122后，使用热扩散、离子注入等本领域所熟知的方法对所述沟道区材料层122进行掺杂。
所述沟道区材料层122内掺杂的杂质为p型杂质，如硼或镓。
在其他实施例中，所述沟道区材料层122也可以没有掺杂。
在具体实施例中，所述沟道区材料层122为单层结构，所述沟道区材料层122的材料为Si、Ge或SiGe。
所述沟道区材料层122的材料为Ge或SiGe时，由于Ge或SiGe形成的沟道区比Si形成的沟道区的电子迁移速率要大，所以可以解决沟道区的材料为Si的鳍式场效应晶体管功耗增大问题。
在其他实施例中，所述沟道区材料层122为双层结构，所述沟道区材料层122内层的材料为Si，所述沟道区材料层外层的材料为Ge或SiGe。
由于Ge或SiGe与Si的晶格常数不同，所述沟道区材料层122的内层与外层之间存在应力，所述应力的存在可以进一步提高形成的沟道区的电子迁移速率，使鳍式场效应晶体管功耗减小。
参考图10A和图10B，形成横跨所述鳍部120的栅极150。
图10A为形成了横跨所述鳍部120的栅极150的立体结构示意图，图10B为图10A沿切线AA’所切平面的示意图。
在具体实施例中，在形成栅极150之前，还在所述沟道区材料层122上形成栅介质层（图10A中未示出），然后再在所述栅介质层上形成栅极150。
在具体实施例中，形成栅极150后，还包括：形成源极和漏极（图10A中未示出）。
在本实施例中，由于所述栅极150形成在所述第一介质层141的上表面，以及所述沟道区材料层122的侧壁和上表面，使所述栅极150与未被所述沟道区材料层122覆盖的鳍部120无正对面积，因此未被所述沟道区材料层122覆盖的鳍部120内不会形成反型层。与现有技术中鳍部都为沟道区的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体的漏电流减小。
在其他实施例中，在形成所述沟道区材料层122后，形成所述栅极150前，还包括：去除所述第一介质层141。去除所述第一介质层141后，由于所述栅极150也形成在未被所述沟道区材料层122覆盖的鳍部120上，所以施加在栅极150上的电压应保证不会使未被所述沟道区材料层122覆盖的鳍部120内形成反型层。
以上描述以所述鳍部120内掺杂的杂质为p型杂质为例，对鳍式场效应晶体管的形成方法进行说明。在其他实施例中，所述鳍部120内掺杂的杂质也可以为n型杂质，如磷或砷。
以上描述以形成第一介质层141，然后在未被所述第一介质层141覆盖的鳍部120上形成沟道区材料层122为例，对鳍式场效应晶体管的形成方法进行说明。在其他实施例中，也可以不形成第一介质层141，只在所述基底110表面形成光刻胶，所述光刻胶暴露所述鳍部120的上表面和侧壁的上部，然后再在所述鳍部120的上表面和侧壁的上部形成沟道区材料层122；形成沟道区材料层122后，去除所述光刻胶。
本技术方案提供的鳍式场效应晶体管具有以下优点：
由于鳍式场效应晶体管的阈值电压与鳍部内掺杂的杂质浓度有关，鳍部内的杂质浓度越高，鳍式场效应晶体管的阈值电压越高；当栅极上施加的电压达到阈值电压时，使鳍部内形成反型层，成为鳍式场效应晶体管的沟道区。
在本技术方案中，所述沟道区材料层122没有掺杂；或者，所述沟道区材料层122掺杂有第二掺杂，且第二掺杂浓度小于所述鳍部120中第一掺杂的浓度；当在栅极150上施加电压时，随着电压的升高，首先会在所述沟道区材料层122内形成反型层，继续升高电压才有可能使所述鳍部120内也形成反型层。通过控制栅极150上的电压，使所述沟道区材料层122内形成反型层，而在所述鳍部120内不形成反型层，这时，只有与栅极150相对的所述沟道区材料层122才为所述鳍式场效应晶体管的沟道区；由于所述沟道区材料层122只覆盖所述鳍部120的部分侧壁，所以，与现有技术中鳍部都为沟道区的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体管的漏电流减小。
其次，本技术方案的鳍式场效应晶体管的沟道区可以通过所述沟道区材料层122的高度来调节，进而调节所述鳍式场效应晶体管的驱动电流，使所述驱动电流为一较佳值，既能够保持所述鳍式场效应晶体管的较佳工作状态，又不会使所述鳍式场效应晶体管的功耗增大。
再次，未被所述沟道区材料层122覆盖的鳍部120可以作为所述鳍式场效应晶体管的散热元件，扩散所述鳍式场效应晶体管工作时产生的热量。
第二实施例
第二实施例与第一实施例的区别在于：
参考图11，在形成所述鳍部120后，在所述鳍部120的上表面和侧壁，以及基底110的上表面形成第二介质层142，之后，在鳍部120周围的所述第二介质层142上形成所述第一介质层141。
参考图12，去除未被所述第一介质层141覆盖的第二介质层142，露出所述鳍部120的上表面和上部侧壁。
参考图13，在露出的所述鳍部120的上表面和侧壁形成沟道区材料层122，并去除所述第一介质层141。
参考图14，形成横跨所述鳍部120的栅极150。
由于去除了所述第一介质层141，所以所述栅极150与未被所述沟道区材料层122覆盖的鳍部120具有正对面积。当在栅极150上施加电压时，所述第二介质层142起到了介质层的作用，削弱了未被所述沟道区材料层122覆盖的鳍部120与栅极150之间的电场，因此，此设计比不形成第二介质层142的设计，更难在未被所述沟道区材料层122覆盖的鳍部120内形成反型层。即所述第二介质层142有助于在栅极150上施加电压时，使未被所述沟道区材料层122覆盖的鳍部120内不形成反型层。所以，与现有技术中鳍部都为沟道区的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体的漏电流减小。
在具体实施例中，所述第二介质层142的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
在其他实施例中，也可以不去除未被所述第一介质层141覆盖的第二介质层142，所述沟道区材料层122形成在所述第二介质层142上。
在其他实施例中，也可以不去除所述第一介质层141。
其他信息可参考第一实施例。
第三实施例
第三实施例与第一实施例的区别在于：在所述基底上形成所述鳍部的方法不同。
本实施例形成所述鳍部的方法包括：
参考图15，提供基底110，所述基底110为绝缘体上硅，所述绝缘体上硅包括底部衬底、位于底部衬底上的介质层，和位于介质层上的顶部硅层。
在所述基底110上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；
参考图16，以所述图形化的掩膜层为掩膜，刻蚀所述顶部硅层形成鳍部120，并去除所述图形化的掩膜层。其他信息可以参考第一实施例。
第四实施例
本发明还提供一种鳍式场效应晶体管。
参考图10A和图10B，本实施例的所述鳍式场效应晶体管包括：
基底110；
位于所述基底110上的鳍部120；
覆盖所述鳍部120侧壁上部和上表面的沟道区材料层122；
横跨所述鳍部120的栅极150；
位于所述鳍部120周围的所述基底110上表面的第一介质层141；所述第一介质层141的高度与未被沟道区材料层122覆盖的鳍部120的高度相等。
所述鳍部120具有第一掺杂，所述沟道区材料层122没有掺杂。
或者，所述鳍部120具有第一掺杂，所述沟道区材料层122具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于所述第一掺杂浓度。
第五实施例
第五实施例的鳍式场效应晶体管结构与第四实施例基本相同，不同的是：第五实施例的鳍式场效应晶体管没有第一介质层141，栅极150横跨鳍部120，且栅150位于基底110的上表面。
第六实施例
第六实施例的鳍式场效应晶体管结构与第四实施例相比，在第六实施例中，所述鳍式场效应晶体管还包括：
位于所述基底110与第一介质层141之间，以及未被所述沟道区材料层122覆盖的所述鳍部120侧壁上的第二介质层。
在其他实施例中，第二介质层位于所述基底110与第一介质层141之间，以及所述鳍部120上表面和全部侧壁，所述沟道区材料层122位于所述第二介质层上。
第七实施例
参考图14，第七实施例的鳍式场效应晶体管结构与第六实施例相比，在第七实施例中，所述鳍式场效应晶体管不包括第一介质层，栅极150横跨鳍部120，且栅极120位于第二介质层142的上表面。所述第二介质层142位于未被所述沟道区材料层122覆盖的所述鳍部120的侧壁上，以及所述鳍部120周围的所述基底110的上表面。
在其他实施中，所述第二介质层142位于所述鳍部120的上表面和全部侧壁上，以及所述鳍部120周围的所述基底110的上表面，所述沟道区材料层122位于所述第二介质层142上。
关于鳍式场效应晶体管的材料和结构信息可参考第一实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成具有第一掺杂的鳍部；
在所述鳍部侧壁上部和上表面形成没有掺杂的沟道区材料层；或者，在所述鳍部侧壁上部和上表面形成具有第二掺杂的沟道区材料层，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；
形成沟道区材料层后，形成横跨所述鳍部的栅极；
在所述鳍部的上表面和侧壁，以及所述基底的上表面形成第二介质层；
在所述鳍部周围的所述第二介质层上形成第一介质层；
去除未被所述第一介质层覆盖的所述第二介质层，露出所述鳍部的上表面和上部侧壁；
在露出的所述鳍部的上表面和侧壁形成所述沟道区材料层，并去除所述第一介质层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述沟道区材料层为单层结构，所述沟道区材料层的材料为Si、Ge或SiGe；或者，所述沟道区材料层为双层结构，所述沟道区材料层内层的材料为Si，所述沟道区材料层外层的材料为Ge或SiGe。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一掺杂为p型或n型掺杂。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种；所述第二介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
5.一种鳍式场效应晶体管，其特征在于，包括：
基底；
位于所述基底上的鳍部，所述鳍部具有第一掺杂；
覆盖所述鳍部侧壁上部和上表面的沟道区材料层，所述沟道区材料层没有掺杂；或者，所述沟道区材料层具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于所述第一掺杂浓度；
横跨所述鳍部的栅极；
还包括第二介质层，所述栅极位于第二介质层上表面；
所述第二介质层位于未被所述沟道区材料层覆盖的所述鳍部的侧壁上；
形成所述第二介质层的步骤包括：
在所述鳍部的上表面和侧壁，以及所述基底的上表面形成第二介质层；
在所述鳍部周围的所述第二介质层上形成第一介质层；
去除未被所述第一介质层覆盖的所述第二介质层，露出所述鳍部的上表面和上部侧壁；
在露出的所述鳍部的上表面和侧壁形成所述沟道区材料层，并去除所述第一介质层。
6.如权利要求5所述的鳍式场效应晶体管，其特征在于，所述沟道区材料层为单层结构，所述沟道区材料层的材料为Si、Ge或SiGe；或者，所述沟道区材料层为双层结构，所述沟道区材料层内层的材料为Si，所述沟道区材料层外层的材料为Ge或SiGe。
7.如权利要求5所述的鳍式场效应晶体管，其特征在于，所述第一掺杂为p型或n型掺杂。
8.如权利要求5所述的鳍式场效应晶体管，其特征在于，所述第一介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
9.如权利要求5所述的鳍式场效应晶体管，其特征在于，所述第二介质层的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310277616.9A CN104282565B (zh) | 2013-07-03 | 2013-07-03 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310277616.9A CN104282565B (zh) | 2013-07-03 | 2013-07-03 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282565A CN104282565A (zh) | 2015-01-14 |
| CN104282565B true CN104282565B (zh) | 2017-08-25 |
Family
ID=52257344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310277616.9A Active CN104282565B (zh) | 2013-07-03 | 2013-07-03 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282565B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935636A (zh) * | 2015-12-31 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9768305B2 (en) * | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
| JP2013042067A (ja) * | 2011-08-19 | 2013-02-28 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8890207B2 (en) * | 2011-09-06 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET design controlling channel thickness |
| TWI515898B (zh) * | 2011-12-15 | 2016-01-01 | 聯華電子股份有限公司 | 鰭式場效電晶體 |
-
2013
- 2013-07-03 CN CN201310277616.9A patent/CN104282565B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282565A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180040720A1 (en) | FINFET Structure and Method for Fabricating the Same | |
| JP6251604B2 (ja) | フィンｆｅｔ構造を有する半導体装置及びその製造方法 | |
| CN104766886B (zh) | FinFET器件和方法 | |
| US9711417B2 (en) | Fin field effect transistor including a strained epitaxial semiconductor shell | |
| CN106531737A (zh) | 半导体器件及其制造方法 | |
| CN108807381A (zh) | Finfet器件及其制造方法 | |
| CN104752211B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106158747A (zh) | 半导体结构及其形成方法 | |
| CN104425594B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104835843A (zh) | 具有异质结构沟道的场效应晶体管 | |
| CN109300789A (zh) | 半导体结构及其形成方法 | |
| CN108470769A (zh) | 鳍式晶体管及其制造方法 | |
| CN103151383A (zh) | 一种具有叠层结构的u型沟道隧穿晶体管及其制备方法 | |
| CN105514161B (zh) | 半导体装置及其制造方法 | |
| US9991385B2 (en) | Enhanced volume control by recess profile control | |
| CN106711214A (zh) | 栅极全包覆式纳米线场效晶体管装置 | |
| CN109300845A (zh) | 半导体结构及其形成方法 | |
| CN104282565B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103426907B (zh) | 半导体器件及其制造方法 | |
| CN103378005B (zh) | 多栅极场效应晶体管鳍状结构的制造方法 | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| CN106952819B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107039520A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104701236B (zh) | 在例如FinFET器件中使用的形成电介质隔离的鳍结构的方法 | |
| CN106558493A (zh) | 鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |