CN108470769A - 鳍式晶体管及其制造方法 - Google Patents
鳍式晶体管及其制造方法 Download PDFInfo
- Publication number
- CN108470769A CN108470769A CN201810207702.5A CN201810207702A CN108470769A CN 108470769 A CN108470769 A CN 108470769A CN 201810207702 A CN201810207702 A CN 201810207702A CN 108470769 A CN108470769 A CN 108470769A
- Authority
- CN
- China
- Prior art keywords
- width
- fin
- fin body
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 230000007547 defect Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 17
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000005452 bending Methods 0.000 abstract description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- 239000000203 mixture Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种鳍式晶体管，包括：具有初始的第一宽度法人条状结构的鳍体，鳍体的底部通过第一绝缘层隔离；源区和漏区形成于鳍体中且源区和漏区的形成区域通过覆盖在具有第一宽度的鳍体的顶部表面和侧面的伪栅自对准定义；伪栅去除之后以及在金属栅极结构形成之前，鳍体被各向同性刻蚀的减薄形成第二宽度，金属栅极结构覆盖在具有第二宽度的鳍体的顶部表面和侧面。本发明还公开了一种鳍式晶体管的制造方法。本发明能保证在降低沟道的宽度实现等比例缩小的条件下减少工艺过程中的鳍体的深宽比从而降低工艺难度，能防止鳍体的弯曲和倒塌，能增加嵌入式结构的面积并减少嵌入式结构的晶格缺陷，还能增加源漏区的接触孔的接触面积并降低接触电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种鳍式晶体管(FinFETtransistor)。本发明还涉及一种鳍式晶体管的制造方法。
背景技术
随半导体工艺不断发展，器件的尺寸会不断缩小，其中鳍式晶体管结构的金属栅极的沟道长度(Channel length)也须随之等比例缩小。在沟道长度减小时，鳍宽即鳍体宽度(Fin Width)也须要随之减少,沟道长度和鳍体宽度也即沟道宽度的比例维持在大于等于2.5，用以以克服来自于鳍体中心的亚阈值漏电流(Sub-threshold leakage)
同时,为增加鳍式晶体管电流量,鳍高(Fin height)在工艺流程中需不断加高,导致在高深宽比(aspect ratio)情况下,鳍体(Fin body)有弯曲(bending)与倒塌(collapse)缺陷产生。
如图1所示，是现有鳍式晶体管的平面图；图2是现有鳍式晶体管的剖面图，图2是沿图1的虚线AA处的剖面图；现有鳍式晶体管包括：
形成于半导体衬底如硅衬底1上的鳍体2，鳍体2的底部通过绝缘层3隔离，绝缘层3通常采用浅沟槽场氧。
在鳍体2的顶部表面和侧面覆盖有金属栅(MG)4；通常，金属栅4和鳍体2的材料之间隔离有采用高介电常数材料(HK)的栅介质层，整个栅极结构为HKMG。由图1的平面图可知，鳍体2包括多条且平行排列，金属栅4也包括多条且平行排列，各金属栅4和长度方向和鳍体2的长度方向垂直。
图1中显示了N型鳍式晶体管101和P型鳍式晶体管102。N型鳍式晶体管101的金属栅4的两侧形成源区和漏区，且源区和漏区中形成有嵌入式SiP外延层5。P型鳍式晶体管102的金属栅4的两侧形成源区和漏区，且源区和漏区中形成有嵌入式SiGe外延层6。
由图1中所示可知，被金属栅4所覆盖的鳍体2的表面用于形成沟道，沟道的长度为L，沟道的宽度为W，由图1所示可知，沟道的宽度W即为鳍体2的宽度。随着半导体工艺的发展，L需要等比例缩小；同时，W也必须等比例缩小，用以保证L/W>＝2.5。
由于嵌入式SiGe外延层6和嵌入式SiP外延层5是对鳍体2进行刻蚀后进行外延形成的，故随着W的缩小，也即鳍体2的宽度的缩小，嵌入式SiGe外延层6和嵌入式SiP外延层5的尺寸宽度势必会缩小，这会影响到嵌入式SiGe外延层6和嵌入式SiP外延层5的外延工艺，使嵌入式SiGe外延层6和嵌入式SiP外延层5的外延均匀性受到影响。
同时，由于鳍式晶体管的源区和漏区都是形成于对应的嵌入式SiGe外延层6或嵌入式SiP外延层5的表面，源区和漏区顶部的接触孔也会形成于嵌入式SiGe外延层6或嵌入式SiP外延层5的顶部，嵌入式SiGe外延层6或嵌入式SiP外延层5的宽度的缩小会减少接触孔的接触面积，这会增加接触孔的接触电阻。
另外，随着W的缩小，同时鳍体2的高度又需要增加，故鳍体2的深宽比会较大，较大的深宽比会使鳍体2容易产生弯曲或倒塌。
发明内容
本发明所要解决的技术问题是提供一种鳍式晶体管，能保证在降低沟道的宽度实现等比例缩小的条件下减少工艺过程中的鳍体的深宽比从而降低工艺难度。
为解决上述技术问题，本发明提供的鳍式晶体管包括：
鳍体，由对半导体衬底进行光刻刻蚀后形成的条状结构，所述鳍体具有初始的第一宽度。
所述鳍体的底部通过第一绝缘层隔离且而被所述第一绝缘层隔离的所述鳍体的底部保持第一宽度。
源区和漏区形成于所述鳍体中且所述源区和所述漏区的形成区域通过覆盖在具有第一宽度的所述鳍体的顶部表面和侧面的伪栅自对准定义。
所述伪栅在金属栅极结构形成之前去除，且所述伪栅去除之后以及在所述金属栅极结构形成之前，所述伪栅的被去除区域暴露的所述鳍体的进行了各向同性刻蚀的减薄，减薄区域的所述鳍体具有第二宽度，所述金属栅极结构覆盖在具有第二宽度的所述鳍体的顶部表面和侧面。
被所述金属栅极结构从顶部和侧面覆盖的所述鳍体组成鳍式晶体管的沟道区，通过减少所述第二宽度增加所述沟道区的沟道的长宽比；所述第一宽度大于所述第二宽度，通过所述第一宽度降低所述金属栅极结构形成前的所述鳍体的深宽比。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述第一绝缘层为氧化层。
进一步的改进是，所述源区和所述漏区都为嵌入式结构。所述嵌入式结构的宽度由所述鳍体的第一宽度确定，使所述嵌入式结构的宽度大于所述沟道区的宽度，从而增加所述嵌入式结构的面积以及减少所述嵌入式结构的晶格缺陷。
进一步的改进是，所述鳍式晶体管包括N型鳍式晶体管，所述源区和所述漏区由第一嵌入式外延层组成。
进一步的改进是，所述第一嵌入式外延层的材料为SixPy，SimCn或SioCpPq，下标x，y，m，n，o，p，q分别表示对应原子在材料分子中的个数。
进一步的改进是，所述鳍式晶体管包括P型鳍式晶体管，所述源区和所述漏区由第二嵌入式外延层组成。
进一步的改进是，所述第二嵌入式外延层的材料为SihGei，下标h，i分别表示对应原子在材料分子中的个数。
进一步的改进是，所述伪栅由栅氧化层和多晶硅栅叠加而成。
进一步的改进是，所述金属栅极结构为HKMG。
为解决上述技术问题，本发明提供的鳍式晶体管的制造方法包括如下步骤：
步骤一、提供一半导体衬底，对所述半导体衬底进行光刻刻蚀形成具有条状结构的鳍体，所述鳍体具有初始的第一宽度，通过所述第一宽度降低所述鳍体的深宽比。
步骤二、在所述鳍体的底部形成第一绝缘层实现所述鳍体底部的隔离。
步骤三、形成伪栅，所述伪栅覆盖所述鳍体的顶部表面和侧面。
步骤四、在所述伪栅两侧的所述鳍体表面形成源区和漏区。
步骤五、去除所述伪栅，进行所述半导体材料的全面刻蚀使所述伪栅去除后暴露出来的所述鳍体减薄，减薄区域的所述鳍体具有第二宽度。
步骤六、在所述伪栅去除区域中形成金属栅极结构，所述金属栅极结构覆盖在具有第二宽度的所述鳍体的顶部表面和侧面；被所述金属栅极结构从顶部和侧面覆盖的所述鳍体组成鳍式晶体管的沟道区，通过减少所述第二宽度增加所述沟道区的沟道的长宽比。
进一步的改进是，所述源区和所述漏区都为嵌入式结构。所述嵌入式结构的宽度由所述鳍体的第一宽度确定，使所述嵌入式结构的宽度大于所述沟道区的宽度，从而增加所述嵌入式结构的面积以及减少所述嵌入式结构的晶格缺陷。
进一步的改进是，所述鳍式晶体管包括N型鳍式晶体管，所述源区和所述漏区由第一嵌入式外延层组成；或者，所述鳍式晶体管包括P型鳍式晶体管，所述源区和所述漏区由第二嵌入式外延层组成。
进一步的改进是，所述第一嵌入式外延层的材料为SixPy，SimCn或SioCpPq，下标x，y，m，n，o，p，q分别表示对应原子在材料分子中的个数。
进一步的改进是，所述第二嵌入式外延层的材料为SihGei，下标h，i分别表示对应原子在材料分子中的个数。
本发明对鳍体的结构做了特别的设计，鳍体的宽度不再是单一宽度，而是根据工艺的需要对鳍体宽度进行了相应的设计：
首先，本发明的鳍体的初始的宽度即第一宽度具有较大的值，较大的第一宽度首先能够保证鳍体的深宽比降低，有利于降低工艺的复杂度，如能使鳍体的光刻刻蚀工艺变得更加简单；深宽比的降低还有利于防止鳍体在工艺过程中出现弯曲或倒塌等缺陷。
其次、较宽的第一宽度会一直保持到源漏区形成之后，源漏区中通常会采用嵌入式结构，较宽的第一宽度会使嵌入式结构的具有较大的宽度，尺寸的增加有利于嵌入式结构的外延生长，增加嵌入式结构的外延面积并减少嵌入式结构的晶格缺陷。
再次、嵌入式结构的面积增加还有利于源漏区顶部的接触孔的尺寸增加，从而能改善源漏区顶部的接触孔的接触性能，降低接触电阻。
再次、本发明的鳍体的顶部较小的第二宽度是在伪栅去除后金属栅形成之前采用全面刻蚀工艺缩小形成，这种工艺流程简单，成本低。
另外，本发明的宽度较小的第二宽度的区域能自动定位于被金属栅所覆盖的沟道区的区域中，从而能减少沟道区的宽度，也即本发明能在实现对沟道区的长度缩小的条件下同时对沟道区的宽度进行缩小，保证沟道区的长度和宽度的比值具有较大值如大于等于2.5。
由上可知，本发明通过简单的工艺即能实现对沟道区的长度和宽度的比值和鳍体的深宽比的分开设置，能保证在降低沟道的宽度实现等比例缩小的条件下减少工艺过程中的鳍体的深宽比从而降低工艺难度，能防止鳍体的弯曲和倒塌，能增加嵌入式结构的面积并减少嵌入式结构的晶格缺陷，还能增加源漏区的接触孔的接触面积并降低接触电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有鳍式晶体管的平面图；
图2是现有鳍式晶体管的剖面图；
图3是本发明实施例鳍式晶体管的平面图；
图4是本发明实施例鳍式晶体管的剖面图。
具体实施方式
如图3所示，是本发明实施例鳍式晶体管的平面图；图4是本发明实施例鳍式晶体管的剖面图，图4是沿图3中虚线BB处的剖面图，本发明实施例鳍式晶体管包括：
鳍体202，由对半导体衬底201进行光刻刻蚀后形成的条状结构，所述鳍体202具有初始的第一宽度，第一宽度采用d1表示，第一宽度对应的所述鳍体单独用标记202a表示。较佳为，所述半导体衬底201为硅衬底。
所述鳍体202的底部通过第一绝缘层203隔离且而被所述第一绝缘层203隔离的所述鳍体202的底部保持第一宽度。较佳为，所述第一绝缘层203为氧化层，通常采用浅沟槽场氧(STI)。
源区和漏区形成于所述鳍体202中且所述源区和所述漏区的形成区域通过覆盖在具有第一宽度的所述鳍体202的顶部表面和侧面的伪栅自对准定义。本发明实施例中，所述源区和所述漏区都为嵌入式结构。所述嵌入式结构的宽度由所述鳍体202的第一宽度确定，使所述嵌入式结构的宽度大于所述沟道区的宽度，从而增加所述嵌入式结构的面积以及减少所述嵌入式结构的晶格缺陷。
所述鳍式晶体管包括N型鳍式晶体管301，所述源区和所述漏区由第一嵌入式外延层205组成。较佳为，所述第一嵌入式外延层205的材料为SiP。
所述鳍式晶体管包括P型鳍式晶体管302，所述源区和所述漏区由第二嵌入式外延层206组成。所述第二嵌入式外延层206的材料为SiGe。
所述伪栅在金属栅极结构204形成之前去除，且所述伪栅去除之后以及在所述金属栅极结构204形成之前，所述伪栅的被去除区域暴露的所述鳍体202的进行了各向同性刻蚀的减薄，减薄区域的所述鳍体202具有第二宽度，所述金属栅极结构204覆盖在具有第二宽度的所述鳍体202的顶部表面和侧面。第一宽度采用d2表示，第二宽度对应的所述鳍体单独用标记202b表示；鳍体202a和202b一起作为最终的鳍体202。
被所述金属栅极结构204从顶部和侧面覆盖的所述鳍体202组成鳍式晶体管的沟道区，通过减少所述第二宽度增加所述沟道区的沟道的长宽比；所述第一宽度大于所述第二宽度，通过所述第一宽度降低所述金属栅极结构204形成前的所述鳍体202的深宽比。图3中，鳍体202b是被所述金属栅极结构204从顶部和侧面覆盖，但是为了显示鳍体202b的宽度和所述金属栅极结构204覆盖区域外的鳍体202a的宽度的不同，在图3中将鳍体202b显示在所述金属栅极结构204的顶部。
所述伪栅由栅氧化层和多晶硅栅叠加而成。
所述金属栅极结构204为HKMG。
本发明实施例对鳍体202的结构做了特别的设计，鳍体202的宽度不再是单一宽度，而是根据工艺的需要对鳍体202宽度进行了相应的设计：
首先，本发明实施例的鳍体202的初始的宽度即第一宽度具有较大的值，较大的第一宽度首先能够保证鳍体202的深宽比降低，有利于降低工艺的复杂度，如能使鳍体202的光刻刻蚀工艺变得更加简单；深宽比的降低还有利于防止鳍体202在工艺过程中出现弯曲或倒塌等缺陷。
其次、较宽的第一宽度会一直保持到源漏区形成之后，源漏区中通常会采用嵌入式结构，嵌入式结构通常是对伪栅两侧的鳍体202进行刻蚀形成凹槽然后在凹槽内进行外延生长形成，较宽的第一宽度会使嵌入式结构的具有较大的宽度，尺寸的增加有利于嵌入式结构的外延生长，增加嵌入式结构的外延面积并减少嵌入式结构的晶格缺陷。
再次、嵌入式结构的面积增加还有利于源漏区顶部的接触孔的尺寸增加，从而能改善源漏区顶部的接触孔的接触性能，降低接触电阻。
再次、本发明实施例的鳍体202的顶部较小的第二宽度是在伪栅去除后金属栅形成之前采用全面刻蚀工艺缩小形成，这种工艺流程简单，成本低。
另外，本发明实施例的宽度较小的第二宽度的区域能自动定位于被金属栅所覆盖的沟道区的区域中，从而能减少沟道区的宽度，也即本发明能在实现对沟道区的长度缩小的条件下同时对沟道区的宽度进行缩小，保证沟道区的长度和宽度的比值具有较大值如大于等于2.5。
由上可知，本发明实施例通过简单的工艺即能实现对沟道区的长度和宽度的比值和鳍体202的深宽比的分开设置，能保证在降低沟道的宽度实现等比例缩小的条件下减少工艺过程中的鳍体202的深宽比从而降低工艺难度，能防止鳍体202的弯曲和倒塌，能增加嵌入式结构的面积并减少嵌入式结构的晶格缺陷，还能增加源漏区的接触孔的接触面积并降低接触电阻。
本发明实施例鳍式晶体管的制造方法包括如下步骤：
步骤一、提供一半导体衬底201，对所述半导体衬底201进行光刻刻蚀形成具有条状结构的鳍体202，所述鳍体202具有初始的第一宽度，通过所述第一宽度降低所述鳍体202的深宽比。
步骤二、在所述鳍体202的底部形成第一绝缘层203实现所述鳍体202底部的隔离。
步骤三、形成伪栅，所述伪栅覆盖所述鳍体202的顶部表面和侧面。
步骤四、在所述伪栅两侧的所述鳍体202表面形成源区和漏区。
所述源区和所述漏区都为嵌入式结构。所述嵌入式结构是对伪栅两侧的鳍体202进行刻蚀形成凹槽然后在凹槽内进行外延生长形成，所以，所述嵌入式结构的宽度由所述鳍体202的第一宽度确定，使所述嵌入式结构的宽度大于所述沟道区的宽度，从而增加所述嵌入式结构的面积以及减少所述嵌入式结构的晶格缺陷。
所述鳍式晶体管包括N型鳍式晶体管301，所述源区和所述漏区由第一嵌入式外延层205组成；所述第一嵌入式外延层205的材料为SiP。
所述鳍式晶体管还包括P型鳍式晶体管302，所述源区和所述漏区由第二嵌入式外延层206组成。所述第二嵌入式外延层206的材料为SiGe。
步骤五、去除所述伪栅，进行所述半导体材料的全面刻蚀使所述伪栅去除后暴露出来的所述鳍体202减薄，减薄区域的所述鳍体202具有第二宽度。
步骤六、在所述伪栅去除区域中形成金属栅极结构204，所述金属栅极结构204覆盖在具有第二宽度的所述鳍体202的顶部表面和侧面；被所述金属栅极结构204从顶部和侧面覆盖的所述鳍体202组成鳍式晶体管的沟道区，通过减少所述第二宽度增加所述沟道区的沟道的长宽比。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种鳍式晶体管，其特征在于，包括：
鳍体，由对半导体衬底进行光刻刻蚀后形成的条状结构，所述鳍体具有初始的第一宽度；
所述鳍体的底部通过第一绝缘层隔离且而被所述第一绝缘层隔离的所述鳍体的底部保持第一宽度；
源区和漏区形成于所述鳍体中且所述源区和所述漏区的形成区域通过覆盖在具有第一宽度的所述鳍体的顶部表面和侧面的伪栅自对准定义；
所述伪栅在金属栅极结构形成之前去除，且所述伪栅去除之后以及在所述金属栅极结构形成之前，所述伪栅的被去除区域暴露的所述鳍体的进行了各向同性刻蚀的减薄，减薄区域的所述鳍体具有第二宽度，所述金属栅极结构覆盖在具有第二宽度的所述鳍体的顶部表面和侧面；
被所述金属栅极结构从顶部和侧面覆盖的所述鳍体组成鳍式晶体管的沟道区，通过减少所述第二宽度增加所述沟道区的沟道的长宽比；所述第一宽度大于所述第二宽度，通过所述第一宽度降低所述金属栅极结构形成前的所述鳍体的深宽比。
2.如权利要求1所述的鳍式晶体管，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的鳍式晶体管，其特征在于：所述第一绝缘层为氧化层。
4.如权利要求1所述的鳍式晶体管，其特征在于：所述源区和所述漏区都为嵌入式结构，所述嵌入式结构的宽度由所述鳍体的第一宽度确定，使所述嵌入式结构的宽度大于所述沟道区的宽度，从而增加所述嵌入式结构的面积以及减少所述嵌入式结构的晶格缺陷。
5.如权利要求4所述的鳍式晶体管，其特征在于：所述鳍式晶体管包括N型鳍式晶体管，所述源区和所述漏区由第一嵌入式外延层组成。
6.如权利要求5所述的鳍式晶体管，其特征在于：所述第一嵌入式外延层的材料为SixPy，SimCn或SioCpPq，下标x，y，m，n，o，p，q分别表示对应原子在材料分子中的个数。
7.如权利要求4所述的鳍式晶体管，其特征在于：所述鳍式晶体管包括P型鳍式晶体管，所述源区和所述漏区由第二嵌入式外延层组成。
8.如权利要求7所述的鳍式晶体管，其特征在于：所述第二嵌入式外延层的材料为SihGei，下标h，i分别表示对应原子在材料分子中的个数。
9.如权利要求1所述的鳍式晶体管，其特征在于：所述伪栅由栅氧化层和多晶硅栅叠加而成。
10.如权利要求1所述的鳍式晶体管，其特征在于：所述金属栅极结构为HKMG。
11.一种鳍式晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，对所述半导体衬底进行光刻刻蚀形成具有条状结构的鳍体，所述鳍体具有初始的第一宽度，通过所述第一宽度降低所述鳍体的深宽比；
步骤二、在所述鳍体的底部形成第一绝缘层实现所述鳍体底部的隔离；
步骤三、形成伪栅，所述伪栅覆盖所述鳍体的顶部表面和侧面；
步骤四、在所述伪栅两侧的所述鳍体表面形成源区和漏区；
步骤五、去除所述伪栅，进行所述半导体材料的全面刻蚀使所述伪栅去除后暴露出来的所述鳍体减薄，减薄区域的所述鳍体具有第二宽度；
步骤六、在所述伪栅去除区域中形成金属栅极结构，所述金属栅极结构覆盖在具有第二宽度的所述鳍体的顶部表面和侧面；被所述金属栅极结构从顶部和侧面覆盖的所述鳍体组成鳍式晶体管的沟道区，通过减少所述第二宽度增加所述沟道区的沟道的长宽比。
12.如权利要求11所述的鳍式晶体管的制造方法，其特征在于：所述源区和所述漏区都为嵌入式结构，所述嵌入式结构的宽度由所述鳍体的第一宽度确定，使所述嵌入式结构的宽度大于所述沟道区的宽度，从而增加所述嵌入式结构的面积以及减少所述嵌入式结构的晶格缺陷。
13.如权利要求12所述的鳍式晶体管的制造方法，其特征在于：所述鳍式晶体管包括N型鳍式晶体管，所述源区和所述漏区由第一嵌入式外延层组成；或者，所述鳍式晶体管包括P型鳍式晶体管，所述源区和所述漏区由第二嵌入式外延层组成。
14.如权利要求13所述的鳍式晶体管的制造方法，其特征在于：所述第一嵌入式外延层的材料为SixPy，SimCn或SioCpPq，下标x，y，m，n，o，p，q分别表示对应原子在材料分子中的个数。
15.如权利要求13所述的鳍式晶体管的制造方法，其特征在于：所述第二嵌入式外延层的材料为SihGei，下标h，i分别表示对应原子在材料分子中的个数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810207702.5A CN108470769A (zh) | 2018-03-14 | 2018-03-14 | 鳍式晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810207702.5A CN108470769A (zh) | 2018-03-14 | 2018-03-14 | 鳍式晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108470769A true CN108470769A (zh) | 2018-08-31 |
Family
ID=63264390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810207702.5A Pending CN108470769A (zh) | 2018-03-14 | 2018-03-14 | 鳍式晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108470769A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129142A (zh) * | 2018-11-01 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111384047A (zh) * | 2018-12-27 | 2020-07-07 | 南亚科技股份有限公司 | 鳍式场效晶体管结构及其制造方法 |
| CN111415906A (zh) * | 2019-01-04 | 2020-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112864251A (zh) * | 2021-02-04 | 2021-05-28 | 上海华力集成电路制造有限公司 | 鳍式晶体管及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855096A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN104576385A (zh) * | 2013-10-14 | 2015-04-29 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| US20160197185A1 (en) * | 2005-06-15 | 2016-07-07 | Intel Corporation | Method for fabricating transistor with thinned channel |
| CN107039281A (zh) * | 2011-12-22 | 2017-08-11 | 英特尔公司 | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 |
| CN107123598A (zh) * | 2016-02-25 | 2017-09-01 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| CN107492549A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及形成方法 |
-
2018
- 2018-03-14 CN CN201810207702.5A patent/CN108470769A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160197185A1 (en) * | 2005-06-15 | 2016-07-07 | Intel Corporation | Method for fabricating transistor with thinned channel |
| CN107039281A (zh) * | 2011-12-22 | 2017-08-11 | 英特尔公司 | 具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法 |
| CN103855096A (zh) * | 2012-12-04 | 2014-06-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN104576385A (zh) * | 2013-10-14 | 2015-04-29 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN107123598A (zh) * | 2016-02-25 | 2017-09-01 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| CN107492549A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129142A (zh) * | 2018-11-01 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111129142B (zh) * | 2018-11-01 | 2023-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111384047A (zh) * | 2018-12-27 | 2020-07-07 | 南亚科技股份有限公司 | 鳍式场效晶体管结构及其制造方法 |
| CN111415906A (zh) * | 2019-01-04 | 2020-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112864251A (zh) * | 2021-02-04 | 2021-05-28 | 上海华力集成电路制造有限公司 | 鳍式晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI458096B (zh) | 半導體裝置及其製造方法 | |
| KR101441747B1 (ko) | ＦｉｎＦＥＴ 디바이스를 위한 구조 및 방법 | |
| CN104934472B (zh) | Finfet结构及其制造方法 | |
| US7309626B2 (en) | Quasi self-aligned source/drain FinFET process | |
| TWI517399B (zh) | 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置 | |
| CN104766886B (zh) | FinFET器件和方法 | |
| US8022439B2 (en) | Semiconductor device comprising gate electrode surrounding entire circumference of channel region and method for manufacturing the same | |
| US12027607B2 (en) | Methods for GAA I/O formation by selective epi regrowth | |
| US8513073B1 (en) | Silicon germanium channel with silicon buffer regions for fin field effect transistor device | |
| US20090108348A1 (en) | Semiconductor device | |
| US11018057B2 (en) | Semiconductor devices | |
| CN106531737A (zh) | 半导体器件及其制造方法 | |
| CN108470769A (zh) | 鳍式晶体管及其制造方法 | |
| TW201635517A (zh) | 具有替代通道材料之電性絕緣鰭片結構及其製法 | |
| US11688741B2 (en) | Gate-all-around devices with isolated and non-isolated epitaxy regions for strain engineering | |
| US10622264B2 (en) | Nanosheet devices with different types of work function metals | |
| CN104733321A (zh) | 制造FinFET器件的方法 | |
| CN109390386A (zh) | 后栅极硅锗沟道凝结及其制造方法 | |
| CN108010880A (zh) | 半导体装置及其制造方法 | |
| US10229995B2 (en) | Fabricating method of fin structure with tensile stress and complementary FinFET structure | |
| US9608060B2 (en) | Isolation structure for semiconductor device | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| CN103839818B (zh) | 半导体器件制造方法 | |
| US8779525B2 (en) | Method for growing strain-inducing materials in CMOS circuits in a gate first flow | |
| US8987110B2 (en) | Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180831 |