CN112864251A - 鳍式晶体管及其制造方法 - Google Patents
鳍式晶体管及其制造方法 Download PDFInfo
- Publication number
- CN112864251A CN112864251A CN202110153130.9A CN202110153130A CN112864251A CN 112864251 A CN112864251 A CN 112864251A CN 202110153130 A CN202110153130 A CN 202110153130A CN 112864251 A CN112864251 A CN 112864251A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- transistor
- type
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 176
- 239000000463 material Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 229910010038 TiAl Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 15
- 238000000605 extraction Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种鳍式晶体管包括：形成于鳍体上的栅极结构、源区和漏区。源漏区的形成区域的鳍体中形成有嵌入式外延层。栅极结构的形成区域由伪栅极结构定义，嵌入式外延层自对准形成在伪栅极结构两侧的鳍体中，源漏区形成在嵌入式外延层中。源漏区的形成区域中的鳍体具有第一关键尺寸。沟道区的形成区域中的鳍体在伪栅极结构去除前具有第一关键尺寸以及在伪栅极结构去除后被刻蚀而具有缩小的第二关键尺寸。本发明还公开了一种鳍式晶体管的制造方法。本发明能同时改善短沟道效应和改善嵌入式外延层的工艺结构质量以及降低源漏区的引出电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种鳍式晶体管。本发明还涉及一种鳍式晶体管的制造方法。
背景技术
相对于平面式晶体管，鳍式晶体管(FinFET)具有立体式沟道结构，故具有更好的导通电流和关断电流特性；也能改善短沟道效应(SCE)，如漏感应势垒降低效应(DIBL)和亚阈值斜率(SS)都能得到改善。如图1所示，是现有鳍式晶体管的立体结构图；所述鳍式晶体管包括鳍体102，所述鳍体102由形成于硅衬底101上的硅材料形成的纳米条或纳米片组成。同一硅衬底101上的各所述鳍体102平行排列且各所述鳍体102之间隔离有介质层103。
栅极结构覆盖在部分长度的所述鳍体102的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体102的表面用于形成沟道。从图1可以看出，在所述鳍体102的顶部表面和两个侧面都具有如箭头108所示的沟道。如图2所示，是所述鳍体102的剖面结构图，可以看出，所述鳍体102的材料为硅，故器件导通时沟道直接由硅材料的反型层组成。
图1中，所述栅极结构包括叠加而成的栅介质层104和栅导电材料层105。所述栅介质层104的材料为栅氧化层；或者，所述栅介质层104的材料包括高介电常数材料(HK)。所述栅导电材料层105为金属栅(MG)；或者，所述栅导电材料层105为多晶硅栅。
源区106和漏区107形成在所述栅极结构两侧的所述鳍体102中。
为了改善器件的性能，通常还会引入嵌入式外延层，所述嵌入式外延层形成在所述栅极结构两侧的所述鳍体102中即所述源区106和所述漏区107的形成区域中，所述源区106和所述漏区107则会形成在所述嵌入式外延层中，由于所述嵌入式外延层的晶格结构和所述鳍体102的晶格结构不同，故会对所述源区106和所述漏区107之间的沟道区引入有利于提升载流子迁移率的应力，N型器件通常需要在沟道区引入拉应力而P型器件则需要在沟道区中引入压应力。N型器件的嵌入式外延层的材料通常采用SiP，P型器件的嵌入式外延层通常采用SiGe。
发明内容
本发明所要解决的技术问题是提供一种鳍式晶体管，既能够满足小技术节点时改善沟道区的短沟道效应的要求，又能够避免对短沟道效应改善时影响到源漏区的嵌入式外延层的工艺结构以及源漏区的引出电阻。为此，本发明还提供一种鳍式晶体管的制造方法。
为解决上述技术问题，本发明提供的鳍式晶体管包括：形成于鳍体上的栅极结构、源区和漏区。
栅极结构覆盖在所述源区和所述漏区之间的所述鳍体的顶部表面和侧面，且被所述栅极结构所覆盖的所述鳍体形成沟道区。
所述源区和所述漏区的形成区域的所述鳍体中形成有嵌入式外延层。
所述栅极结构的形成区域由伪栅极结构定义，所述嵌入式外延层自对准形成在所述伪栅极结构两侧的所述鳍体中，所述源区和所述漏区形成在所述嵌入式外延层中。
所述源区和所述漏区的形成区域中的所述鳍体具有第一关键尺寸。
所述沟道区的形成区域中的所述鳍体在所述伪栅极结构去除前具有第一关键尺寸以及在所述伪栅极结构去除后被刻蚀而具有缩小的第二关键尺寸。
所述第一关键尺寸用于改善所述嵌入式外延层的工艺结构以及降低所述源区和所述漏区的寄生电阻。
所述第二关键尺寸用于改善短沟道效应。
进一步的改进是，所述鳍体形成于半导体衬底上且是通过对所述半导体衬底进行图形化刻蚀形成的，所述鳍体的顶部表面凸出在刻蚀后的所述半导体衬底表面之上。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述伪栅极结构包括伪栅介质层和伪非晶硅栅。
进一步的改进是，所述栅极结构采用高介电常数金属栅，包括栅介质层和金属栅，所述栅介质层包括叠加的界面层和高介电常数层，所述金属栅包括功函数层和金属导电材料层。
进一步的改进是，鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管。
所述N型鳍式晶体管的所述嵌入式外延层包括嵌入式SiP外延层。
所述P型鳍式晶体管的所述嵌入式外延层包括嵌入式SiGe外延层。
所述高介电常数层的材料包括氧化铪，所述界面层的材料包括二氧化硅，所述金属导电材料层的材料包括Al。
所述N型鳍式晶体管的功函数层采用N型功函数层，所述N型功函数层的材料包括TiAl。
所述P型鳍式晶体管的功函数层采用P型功函数层，所述P型功函数层的材料包括TiN。
进一步的改进是，在所述栅极结构两侧还形成有侧墙，所述侧墙自对准形成在所述伪栅极结构的两侧。
进一步的改进是，所述嵌入式外延层形成于凹槽中，所述凹槽的形状为U型或者Σ型。
为解决上述技术问题，本发明提供的鳍式晶体管的制造方法包括如下步骤：
步骤一、提供具有第一关键尺寸的鳍体，在所述鳍体的栅极结构的形成区域上形成伪栅极结构，所述伪栅极结构覆盖在所述鳍体的顶部表面和侧面。
步骤二、在所述伪栅极结构两侧的所述鳍体上形成嵌入式外延层。
步骤三、进行源漏注入在所述伪栅极结构两侧的所述嵌入式外延层中形成源区和漏区。
步骤四、形成第零层层间膜并进行平坦化使所述第零层层间膜和所述伪栅极结构的表面相平并将所述伪栅极结构的表面暴露出来。
步骤五、之后去除所述伪栅极结构，所述伪栅极结构去除后所述栅极结构的形成区域中的所述鳍体表面暴露出来。
步骤六、对暴露出来的所述鳍体进行自对准刻蚀使所述栅极结构的形成区域的所述鳍体的关键尺寸缩小为第二关键尺寸。
步骤七、在所述栅极结构的形成区域的所述鳍体表面形成栅极结构；所述栅极结构覆盖在所述源区和所述漏区之间的所述鳍体的顶部表面和侧面，且被所述栅极结构所覆盖的所述鳍体形成沟道区。
所述第一关键尺寸用于改善所述嵌入式外延层的工艺结构以及降低所述源区和所述漏区的寄生电阻。
所述第二关键尺寸用于改善短沟道效应。
进一步的改进是，所述鳍体形成于半导体衬底上且是通过对所述半导体衬底进行图形化刻蚀形成的，所述鳍体的顶部表面凸出在刻蚀后的所述半导体衬底表面之上。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述伪栅极结构包括伪栅介质层和伪非晶硅栅。
进一步的改进是，所述栅极结构采用高介电常数金属栅，包括栅介质层和金属栅，所述栅介质层包括叠加的界面层和高介电常数层，所述金属栅包括功函数层和金属导电材料层。
进一步的改进是，鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管。
所述N型鳍式晶体管的所述嵌入式外延层包括嵌入式SiP外延层。
所述P型鳍式晶体管的所述嵌入式外延层包括嵌入式SiGe外延层。
所述高介电常数层的材料包括氧化铪，所述界面层的材料包括二氧化硅，所述金属导电材料层的材料包括Al。
所述N型鳍式晶体管的功函数层采用N型功函数层，所述N型功函数层的材料包括TiAl。
所述P型鳍式晶体管的功函数层采用P型功函数层，所述P型功函数层的材料包括TiN。
进一步的改进是，步骤一中，在所述伪栅极结构形成后还包括在所述伪栅极结构两侧形成侧墙的步骤；步骤七形成所述栅极结构后所述侧墙保留在所述栅极结构的侧面。
进一步的改进是，所述嵌入式外延层形成于凹槽中，所述凹槽的形状为U型或者Σ型。
现有技术中，鳍体的关键尺寸即宽度在沟道区和源漏区是相同的，随着工艺节点的缩小，鳍体的关键尺寸能够缩小并从而能改善沟道区的短沟道效应，但是鳍体的源漏区的嵌入式外延层在鳍体的关键尺寸缩小时的外延生长工艺却不容易控制，而且源漏区的尺寸缩小后源漏区的引出电阻即外部电阻会增加，所以，沟道区对较小的鳍体关键尺寸的要求以及源漏区对较大的鳍体关键尺寸的要求之间存在矛盾；本发明则针对上述沟道区和源漏区之间对鳍体的关键尺寸的要求存在矛盾之处，对鳍体的形貌做了特别的设置，将沟道区中的鳍体的关键尺寸即第二关键尺寸设置为小于源漏区的鳍体的关键尺寸即第一关键尺寸，这样，通过第一关键尺寸的设置能满足改善嵌入式外延层的工艺结构以及降低源区和漏区的引出电阻的要求，而通过第二关键尺寸的设置能满足改善短沟道效应的要求，所以，本发明能在小技术节点同时改善沟道区的短沟道效应以及提高源漏区的嵌入式外延层的工艺结构质量以及降低源漏区的引出电阻，最后能很好的改善器件性能。
同时，本发明方法中，沟道区的鳍体的第二关键尺寸仅需在伪栅极结构去除后以及形成栅极结构之前对暴露的鳍体进行自对准刻蚀即可实现，工艺方法简单且不需要采用额外的光罩进行定义，故本发明的工艺成本也比较低，能够通过采用较低的工艺成本取得较好的技术效果。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有鳍式晶体管的立体结构图；
图2是本发明实施例鳍式晶体管的一条鳍体的俯视图；
图2A是沿图2中的BB线和CC线处的鳍体的剖面结构图；
图2B是沿图2中的AA线的鳍式晶体管的剖面结构图；
图3是本发明实施例鳍式晶体管的制造方法步骤一提供的鳍体的俯视图；
图4A-图4D是本发明实施例鳍式晶体管的制造方法各步骤中的器件剖面结构图。
具体实施方式
如图2所示，是本发明实施例鳍式晶体管的一条鳍体201的俯视图；如图2A所示，是沿图2中的BB线和CC线处的鳍体201的剖面结构图；如图2B所示，是沿图2中的AA线的鳍式晶体管的剖面结构图；本发明实施例鳍式晶体管包括：形成于鳍体201上的栅极结构、源区和漏区。
栅极结构覆盖在所述源区和所述漏区之间的所述鳍体201的顶部表面和侧面，且被所述栅极结构所覆盖的所述鳍体201形成沟道区。图2中，所述栅极结构的形成区域也即所述沟道区对应的形成区域用虚线框301标出。
所述源区和所述漏区的形成区域的所述鳍体201中形成有嵌入式外延层203。
所述栅极结构的形成区域由伪栅极结构305定义，所述嵌入式外延层203自对准形成在所述伪栅极结构305两侧的所述鳍体201中，所述源区和所述漏区形成在所述嵌入式外延层203中。
所述源区和所述漏区的形成区域中的所述鳍体201具有第一关键尺寸CD1。图2中，所述源区和所述漏区的形成区域中的所述鳍体也单独采用标记201a表示。
所述沟道区的形成区域中的所述鳍体201在所述伪栅极结构305去除前具有第一关键尺寸CD1以及在所述伪栅极结构305去除后被刻蚀而具有缩小的第二关键尺寸CD2。图2中，所述沟道区的形成区域中的所述鳍体也单独采用标记201b表示。
所述第一关键尺寸CD1用于改善所述嵌入式外延层203的工艺结构以及降低所述源区和所述漏区的寄生电阻。
所述第二关键尺寸CD2用于改善短沟道效应。
如图2A所示，所述鳍体201形成于半导体衬底202上且是通过对所述半导体衬底202进行图形化刻蚀形成的，所述鳍体201的顶部表面凸出在刻蚀后的所述半导体衬底202表面之上。所述半导体衬底202包括硅衬底。
图2A中为了对所述鳍体201a和201b进行比较，将所述源区和所述漏区的形成区域中的所述鳍体201a和所述沟道区的形成区域中的所述鳍体201b放在了同一个剖面图中，可以看出，所述鳍体201b的所述第二关键尺寸CD2小于所述鳍体201a的所述第一关键尺寸CD1。
请也参考图4A所示，所述伪栅极结构305包括伪栅介质层303和伪非晶硅栅304。
如图2B所示，所述栅极结构采用高介电常数金属栅，包括栅介质层和金属栅，所述栅介质层包括叠加的界面层和高介电常数层204，所述金属栅包括功函数层205和金属导电材料层206。
鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管。
所述N型鳍式晶体管的所述嵌入式外延层203包括嵌入式SiP外延层。
所述P型鳍式晶体管的所述嵌入式外延层203包括嵌入式SiGe外延层。
所述高介电常数层204的材料包括氧化铪，所述界面层的材料包括二氧化硅，所述金属导电材料层206的材料包括Al。
所述N型鳍式晶体管的功函数层205采用N型功函数层205，所述N型功函数层205的材料包括TiAl。
所述P型鳍式晶体管的功函数层205采用P型功函数层205，所述P型功函数层205的材料包括TiN。通常，所述P型鳍式晶体管和所述N型鳍式晶体管集成在一起时，为了节约成本，通过是先形成所述P型功函层，之后去除所述N型鳍式晶体管形成区域的所述P型功函数层205，之后再形成所述N型功函数层205；故在所述P型鳍式晶体管的所述P型功函数层的表面上还叠加有N型功函数层。
在所述栅极结构两侧还形成有侧墙207，所述侧墙207自对准形成在所述伪栅极结构305的两侧。
所述嵌入式外延层203形成于凹槽中，所述凹槽的形状为U型或者Σ型。
所述栅极结构的是形成在所述伪栅极结构305去除后由第零层层间膜208和侧墙207所围成的栅极沟槽306中，所述栅极沟槽306请参考图4C所示。
现有技术中，鳍体201的关键尺寸即宽度在沟道区和源漏区是相同的，随着工艺节点的缩小，鳍体201的关键尺寸能够缩小并从而能改善沟道区的短沟道效应，但是鳍体201的源漏区的嵌入式外延层203在鳍体201的关键尺寸缩小时的外延生长工艺却不容易控制，而且源漏区的尺寸缩小后源漏区的引出电阻即外部电阻会增加，所以，沟道区对较小的鳍体201关键尺寸的要求以及源漏区对较大的鳍体201关键尺寸的要求之间存在矛盾；本发明实施例则针对上述沟道区和源漏区之间对鳍体201的关键尺寸的要求存在矛盾之处，对鳍体201的形貌做了特别的设置，将沟道区中的鳍体201的关键尺寸即第二关键尺寸CD2设置为小于源漏区的鳍体201的关键尺寸即第一关键尺寸CD1，这样，通过第一关键尺寸CD1的设置能满足改善嵌入式外延层203的工艺结构以及降低源区和漏区的引出电阻的要求，而通过第二关键尺寸CD2的设置能满足改善短沟道效应的要求，所以，本发明实施例能在小技术节点同时改善沟道区的短沟道效应以及提高源漏区的嵌入式外延层203的工艺结构质量以及降低源漏区的引出电阻，最后能很好的改善器件性能。
同时，本发明实施例器件对应的形成方法中，沟道区的鳍体201的第二关键尺寸CD2仅需在伪栅极结构305去除后以及形成栅极结构之前对暴露的鳍体201进行自对准刻蚀即可实现，工艺方法简单且不需要采用额外的光罩进行定义，故本发明实施例的工艺成本也比较低，能够通过采用较低的工艺成本取得较好的技术效果。
如图3所示，是本发明实施例鳍式晶体管的制造方法步骤一提供的鳍体的俯视图；如图4A至图4D所示，是本发明实施例鳍式晶体管的制造方法各步骤中的器件剖面结构图；本发明实施例鳍式晶体管的制造方法包括如下步骤：
步骤一、提供具有第一关键尺寸CD1的鳍体201。如图3所示，伪栅极结构305的形成区域即对应于后续的沟道区的形成区域，用虚线框301标出，可以看出，所述鳍体201的各位置处的关键尺寸是一致的。
所述鳍体201形成于半导体衬底202上且是通过对所述半导体衬底202进行图形化刻蚀形成的，所述鳍体201的顶部表面凸出在刻蚀后的所述半导体衬底202表面之上。
所述半导体衬底202包括硅衬底。
如图4A所示，在所述鳍体201的栅极结构的形成区域上形成伪栅极结构305，所述伪栅极结构305覆盖在所述鳍体201的顶部表面和侧面。
所述伪栅极结构305包括伪栅介质层303和伪非晶硅栅304。
在所述伪栅极结构305形成后还包括在所述伪栅极结构305两侧形成侧墙207的步骤；
步骤二、如图4A所示，在所述伪栅极结构305两侧的所述鳍体201上形成嵌入式外延层203。
所述嵌入式外延层203形成于凹槽中，所述凹槽的形状为U型或者Σ型。
步骤三、如图4A所示，进行源漏注入在所述伪栅极结构305两侧的所述嵌入式外延层203中形成源区和漏区。
步骤四、如图4B所示，形成第零层层间膜208并进行平坦化使所述第零层层间膜208和所述伪栅极结构305的表面相平并将所述伪栅极结构305的表面暴露出来。
步骤五、如图4C所示，之后去除所述伪栅极结构305，所述伪栅极结构305去除后所述栅极结构的形成区域中的所述鳍体201表面暴露出来。
步骤六、如图4D所示，对暴露出来的所述鳍体201进行自对准刻蚀使所述栅极结构的形成区域的所述鳍体201的关键尺寸缩小为第二关键尺寸CD2。本发明实施例方法中，自对准刻蚀采用如标记307所示的干法刻蚀。自对准刻蚀后，所述鳍体201的俯视面结构将切换为图2所示的结构。
步骤七、如图2B所示，在所述栅极结构的形成区域的所述鳍体201表面形成栅极结构；所述栅极结构覆盖在所述源区和所述漏区之间的所述鳍体201的顶部表面和侧面，且被所述栅极结构所覆盖的所述鳍体201形成沟道区。
所述第一关键尺寸CD1用于改善所述嵌入式外延层203的工艺结构以及降低所述源区和所述漏区的寄生电阻。
所述第二关键尺寸CD2用于改善短沟道效应。
所述栅极结构采用高介电常数金属栅，包括栅介质层和金属栅，所述栅介质层包括叠加的界面层和高介电常数层204，所述金属栅包括功函数层205和金属导电材料层206。
鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管。
所述N型鳍式晶体管的所述嵌入式外延层203包括嵌入式SiP外延层。
所述P型鳍式晶体管的所述嵌入式外延层203包括嵌入式SiGe外延层。
所述高介电常数层204的材料包括氧化铪，所述界面层的材料包括二氧化硅，所述金属导电材料层206的材料包括Al。
所述N型鳍式晶体管的功函数层205采用N型功函数层205，所述N型功函数层205的材料包括TiAl。
所述P型鳍式晶体管的功函数层205采用P型功函数层205，所述P型功函数层205的材料包括TiN。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (16)
1.一种鳍式晶体管，其特征在于，包括：形成于鳍体上的栅极结构、源区和漏区；
栅极结构覆盖在所述源区和所述漏区之间的所述鳍体的顶部表面和侧面，且被所述栅极结构所覆盖的所述鳍体形成沟道区；
所述源区和所述漏区的形成区域的所述鳍体中形成有嵌入式外延层；
所述栅极结构的形成区域由伪栅极结构定义，所述嵌入式外延层自对准形成在所述伪栅极结构两侧的所述鳍体中，所述源区和所述漏区形成在所述嵌入式外延层中；
所述源区和所述漏区的形成区域中的所述鳍体具有第一关键尺寸；
所述沟道区的形成区域中的所述鳍体在所述伪栅极结构去除前具有第一关键尺寸以及在所述伪栅极结构去除后被刻蚀而具有缩小的第二关键尺寸。
2.如权利要求1所述的鳍式晶体管，其特征在于：所述鳍体形成于半导体衬底上且是通过对所述半导体衬底进行图形化刻蚀形成的，所述鳍体的顶部表面凸出在刻蚀后的所述半导体衬底表面之上。
3.如权利要求1所述的鳍式晶体管，其特征在于：所述半导体衬底包括硅衬底。
4.如权利要求1所述的鳍式晶体管，其特征在于：所述伪栅极结构包括伪栅介质层和伪非晶硅栅。
5.如权利要求3所述的鳍式晶体管，其特征在于：所述栅极结构采用高介电常数金属栅，包括栅介质层和金属栅，所述栅介质层包括叠加的界面层和高介电常数层，所述金属栅包括功函数层和金属导电材料层。
6.如权利要求5所述的鳍式晶体管，其特征在于：鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管；
所述N型鳍式晶体管的所述嵌入式外延层包括嵌入式SiP外延层；
所述P型鳍式晶体管的所述嵌入式外延层包括嵌入式SiGe外延层；
所述高介电常数层的材料包括氧化铪，所述界面层的材料包括二氧化硅，所述金属导电材料层的材料包括Al；
所述N型鳍式晶体管的功函数层采用N型功函数层，所述N型功函数层的材料包括TiAl；
所述P型鳍式晶体管的功函数层采用P型功函数层，所述P型功函数层的材料包括TiN。
7.如权利要求1所述的鳍式晶体管，其特征在于：在所述栅极结构两侧还形成有侧墙，所述侧墙自对准形成在所述伪栅极结构的两侧。
8.如权利要求1或6所述的鳍式晶体管，其特征在于：所述嵌入式外延层形成于凹槽中，所述凹槽的形状为U型或者Σ型。
9.一种鳍式晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、提供具有第一关键尺寸的鳍体，在所述鳍体的栅极结构的形成区域上形成伪栅极结构，所述伪栅极结构覆盖在所述鳍体的顶部表面和侧面；
步骤二、在所述伪栅极结构两侧的所述鳍体上形成嵌入式外延层；
步骤三、进行源漏注入在所述伪栅极结构两侧的所述嵌入式外延层中形成源区和漏区；
步骤四、形成第零层层间膜并进行平坦化使所述第零层层间膜和所述伪栅极结构的表面相平并将所述伪栅极结构的表面暴露出来；
步骤五、之后去除所述伪栅极结构，所述伪栅极结构去除后所述栅极结构的形成区域中的所述鳍体表面暴露出来；
步骤六、对暴露出来的所述鳍体进行自对准刻蚀使所述栅极结构的形成区域的所述鳍体的关键尺寸缩小为第二关键尺寸；
步骤七、在所述栅极结构的形成区域的所述鳍体表面形成栅极结构；所述栅极结构覆盖在所述源区和所述漏区之间的所述鳍体的顶部表面和侧面，且被所述栅极结构所覆盖的所述鳍体形成沟道区。
10.如权利要求9所述的鳍式晶体管的制造方法，其特征在于：所述鳍体形成于半导体衬底上且是通过对所述半导体衬底进行图形化刻蚀形成的，所述鳍体的顶部表面凸出在刻蚀后的所述半导体衬底表面之上。
11.如权利要求9所述的鳍式晶体管的制造方法，其特征在于：所述半导体衬底包括硅衬底。
12.如权利要求9所述的鳍式晶体管的制造方法，其特征在于：所述伪栅极结构包括伪栅介质层和伪非晶硅栅。
13.如权利要求11所述的鳍式晶体管的制造方法，其特征在于：所述栅极结构采用高介电常数金属栅，包括栅介质层和金属栅，所述栅介质层包括叠加的界面层和高介电常数层，所述金属栅包括功函数层和金属导电材料层。
14.如权利要求13所述的鳍式晶体管的制造方法，其特征在于：鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管；
所述N型鳍式晶体管的所述嵌入式外延层包括嵌入式SiP外延层；
所述P型鳍式晶体管的所述嵌入式外延层包括嵌入式SiGe外延层；
所述高介电常数层的材料包括氧化铪，所述界面层的材料包括二氧化硅，所述金属导电材料层的材料包括Al；
所述N型鳍式晶体管的功函数层采用N型功函数层，所述N型功函数层的材料包括TiAl；
所述P型鳍式晶体管的功函数层采用P型功函数层，所述P型功函数层的材料包括TiN。
15.如权利要求9所述的鳍式晶体管的制造方法，其特征在于：步骤一中，在所述伪栅极结构形成后还包括在所述伪栅极结构两侧形成侧墙的步骤；步骤七形成所述栅极结构后所述侧墙保留在所述栅极结构的侧面。
16.如权利要求9或14所述的鳍式晶体管的制造方法，其特征在于：所述嵌入式外延层形成于凹槽中，所述凹槽的形状为U型或者Σ型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110153130.9A CN112864251A (zh) | 2021-02-04 | 2021-02-04 | 鳍式晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110153130.9A CN112864251A (zh) | 2021-02-04 | 2021-02-04 | 鳍式晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112864251A true CN112864251A (zh) | 2021-05-28 |
Family
ID=75986562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110153130.9A Pending CN112864251A (zh) | 2021-02-04 | 2021-02-04 | 鳍式晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112864251A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576385A (zh) * | 2013-10-14 | 2015-04-29 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN106783615A (zh) * | 2016-11-22 | 2017-05-31 | 上海华力微电子有限公司 | 一种全包围栅极鳍形半导体器件的制备方法 |
| CN107123598A (zh) * | 2016-02-25 | 2017-09-01 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| CN108470769A (zh) * | 2018-03-14 | 2018-08-31 | 上海华力集成电路制造有限公司 | 鳍式晶体管及其制造方法 |
| CN112201692A (zh) * | 2020-09-30 | 2021-01-08 | 上海华力集成电路制造有限公司 | 全包围栅极鳍式场效应晶体管及其制造方法 |
-
2021
- 2021-02-04 CN CN202110153130.9A patent/CN112864251A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576385A (zh) * | 2013-10-14 | 2015-04-29 | 中国科学院微电子研究所 | 一种FinFET结构及其制造方法 |
| CN107123598A (zh) * | 2016-02-25 | 2017-09-01 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| CN106783615A (zh) * | 2016-11-22 | 2017-05-31 | 上海华力微电子有限公司 | 一种全包围栅极鳍形半导体器件的制备方法 |
| CN108470769A (zh) * | 2018-03-14 | 2018-08-31 | 上海华力集成电路制造有限公司 | 鳍式晶体管及其制造方法 |
| CN112201692A (zh) * | 2020-09-30 | 2021-01-08 | 上海华力集成电路制造有限公司 | 全包围栅极鳍式场效应晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470951B2 (en) | Hybrid-FET and its application as SRAM | |
| US9196540B2 (en) | FinFET structure with novel edge fins | |
| US8486788B2 (en) | Semiconductor device and method for fabricating the same | |
| US11075270B2 (en) | Semiconductor structure and method for forming the same | |
| US20040132256A1 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
| CN111834461A (zh) | 晶体管结构 | |
| CN112201692A (zh) | 全包围栅极鳍式场效应晶体管及其制造方法 | |
| US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
| US11038063B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN111554578A (zh) | 半导体结构及其形成方法 | |
| US11251089B2 (en) | Semiconductor device | |
| CN112864251A (zh) | 鳍式晶体管及其制造方法 | |
| KR20040036452A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| CN109950249B (zh) | Sonos器件的制造方法 | |
| KR20040009748A (ko) | 모스 트랜지스터의 제조 방법 | |
| US20230402504A1 (en) | Metal-oxide-semiconductor field-effect transistor structure with low leakage current and reserved gate length | |
| CN112103249B (zh) | 半导体结构及其形成方法 | |
| KR101068137B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR20080088095A (ko) | 반도체 소자의 게이트 형성방법 | |
| TW202416508A (zh) | 具有低漏電流且預留閘極長度的金氧半場效電晶體結構 | |
| CN114121994A (zh) | 镜像位sonos闪存单元及其制造方法 | |
| CN117476463A (zh) | 半导体结构及其形成方法 | |
| CN114864674A (zh) | 金属栅及其制造方法 | |
| CN113948396A (zh) | 鳍式场效应晶体管的制造方法 | |
| CN114695554A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |