TWI517399B - 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置 - Google Patents

用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置 Download PDF

Info

Publication number
TWI517399B
TWI517399B TW102117534A TW102117534A TWI517399B TW I517399 B TWI517399 B TW I517399B TW 102117534 A TW102117534 A TW 102117534A TW 102117534 A TW102117534 A TW 102117534A TW I517399 B TWI517399 B TW I517399B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor fin
semiconductor
drain
gate electrode
Prior art date
Application number
TW102117534A
Other languages
English (en)
Other versions
TW201411844A (zh
Inventor
玫安 雪法斯特法
哈羅德 古森納
Original Assignee
英特爾德國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾德國公司 filed Critical 英特爾德國公司
Publication of TW201411844A publication Critical patent/TW201411844A/zh
Application granted granted Critical
Publication of TWI517399B publication Critical patent/TWI517399B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Description

用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置
本發明係有關用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置。
習知之平面式互補型金氧半導體(CMOS)電晶體具有四個部件：源極；汲極；通道，係設置在源極與汲極之間；以及閘極，係設置在通道上，用以控制通道。在平面式CMOS電晶體中，源極、汲極、及通道係藉由佈植離子至平面式半導體基板內而被形成，且閘極係接著形成於半導體基板上，以便覆於通道之上。工程師持續試圖在技術的連續世代上，使該等電晶體的尺寸縮小，用以“包裝”更多電晶體至給定的單位面積內，而以顯現增進之功能性的裝置提供消費者。
在使CMOS電晶體的尺寸縮小之此持續努力中的更新近進步之一係鰭式場效電晶體(FinFET)的問世。與其中源極、汲極、及通道係形成於平面基板中之平面式CMOS電晶體不一樣地，在FinFET中，源極、汲極、及通道區係 形成於自半導體基板向上延伸之薄片的半導體材料(亦即，“鰭”)中。然後，閘極係形成於鰭中的通道區之上。在操作期間，閘極係開啟用以置通道於高度導通狀態中，而允許電子或電洞易於自源極移動至汲極。相反地，當關閉閘極時，則此在通道區中的導通路徑被認為消失。雖然此基本功能性被適當地建立，但不幸地，已不容易有效率地製造出能可靠地耐受用於高壓之大電壓及輸入/輸出之電路操作的FinFET。因此，本發明提供改良的技術以供高壓FinFET之用。
100,200‧‧‧鰭式場效電晶體
102,202,802‧‧‧半導體鰭
104,206,804‧‧‧半導體基板
106,212,1502‧‧‧源極區
108,214,1504‧‧‧汲極區
110,208,806‧‧‧淺溝渠隔離區
112,216,1400‧‧‧導電性閘極電極
114,218‧‧‧通道區
116,220,1300‧‧‧閘極電介質
118,226,710‧‧‧擊穿阻擋區
120,222,228‧‧‧汲極延伸區
204,210‧‧‧上方表面
222a,502a‧‧‧一端
222b,502b‧‧‧另一端
216a‧‧‧閘極前緣
202a‧‧‧下方部分
202b‧‧‧上方部分
224‧‧‧半導體區
230‧‧‧p-n接面
402‧‧‧隔離區
602‧‧‧虛擬閘極
706‧‧‧主體接觸區
708‧‧‧本質鰭
902,1002,1500‧‧‧硬遮罩
第1圖顯示依據本發明一觀點之FinFET的透視圖；第2A圖顯示第1圖之FinFET的頂部視圖；第2B圖以縱向方向顯示第2A圖之FinFET的橫剖面視圖；第2C圖顯示沿著第一橫斷切開所取得的第2A圖之FinFET的橫剖面視圖；第2D圖顯示沿著第二橫斷切開所取得的第2A圖之FinFET的橫剖面視圖；第3A至3B圖顯示其中僅使用第一擊穿阻擋區之FinFET的頂部及側面視圖；第4圖顯示具有隔離區於通道區與汲極之間的擊穿阻擋區下方之FinFET的橫剖面視圖；第5圖顯示具有縫隙於鰭的本質矽區與汲極區之間的 FinFET之橫剖面視圖；第6圖顯示使用虛擬閘極之FinFET的橫剖面視圖；第7A圖及第7B圖分別顯示具有橫貫FinFET之縱向鰭而建立主體接觸的橫向鰭之FinFET的頂部視圖及橫剖面視圖；以及第8至17圖顯示一系列之橫剖面視圖，其共同描繪依據本發明之一觀點的製造方法。
現將參照附圖而敘述本發明，其中相同的參考符號係使用以表示各圖中之相同的元件，且其中所描繪的結構及裝置並不一定按比例而被繪製。進一步地，在若干所描繪之觀點可參照鰭式場效電晶體(FinFET)而予以敘述的範圍內，將理解的是，FinFET之用語包含，但未受限於：三重閘極電晶體、Ω形電晶體(Omega transistor)、多重閘極電晶體(MUGFET)、及其類似物，其所有均被視為落在本發明的範疇之內。
鑒於習知技術奮力著如何有效率地製造FinFET用以可靠地耐受大的電壓，本發明有關用於汲極延伸式高壓FinFET的增進技術。特別地，本發明之若干觀點形成汲極延伸區於高壓FinFET的閘極電極與汲極區之間的半導體鰭下方部分中。為了要使此高壓(例如，汲極延伸)FinFET的製造簡化而更具效率，且確保其與低壓FinFET適當地整合，汲極延伸區可藉由所使用以同時形成低壓 FinFET之擊穿佈植物的使用而予以形成。因而，此擊穿佈植物形成用於低壓FinFET的擊穿阻擋區。因此，本發明再使用現有的佈植物(例如，擊穿佈植物)以供增進製造效率的新組態之用。
第1圖顯示依據若干觀點之FinFET 100。FinFET 100包含自半導體基板104向上延伸的半導體鰭102。鰭102橫向地延伸於源極區106與汲極區108之間。淺溝渠隔離(STI)區110橫向地包圍半導體鰭102。導電性閘極電極112橫貫於半導體鰭102之上，用以在導電性閘極電極112下的半導體鰭中界定通道區114。閘極電介質116分離導電性閘極電極112及通道區114。擊穿阻擋區118係配置在源極區106與通道區114之間的半導體鰭102中。汲極延伸區120係配置在通道區114與汲極區108之間的半導體鰭102中。如在下文將被更詳細理解地，擊穿阻擋區118協助用以限制擊穿且對應地限制漏電流，而汲極延伸區120協助用以耗散大的電壓於其基材上且對應地保護FinFET，免於遭受高壓脈波。於此方式中，所揭示的FinFET技術在限制的功率消耗(例如，由於擊穿阻擋區118)與可靠的高壓操作(例如，由於汲極延伸區)之間提供良好的平衡。
在操作期間，電壓偏置係施加於導電性閘極電極112與源極106之間(所謂VGS偏壓)。當VGS係大於FinFET 100的臨限電壓(VT)時，則通道區114被置於高度導通狀態中，其允許電子或電洞在源極與汲極間之電壓(VDS)的 存在中，易於自源極106移動至汲極108。相反地，當VGS係小於VT時，則通道區114係在高阻抗狀態中，以致使少許或無載子流動於源極106與汲極108之間。明顯地，即使當通道區114係在高阻抗狀態中，且對於擊穿阻擋區118，過量的載子仍可自源極106“漏洩”至汲極108…特別地，在其中閘極電極112較無法控制所施加之電位的通道區114下面之鰭102中的較深處。因為擊穿阻擋區118具有與源極106之導電類型相反的導電類型，所以擊穿阻擋區118扮演有關來自源極106的載子之高能屏障的角色，且防止電流更深地漏洩至鰭102或基板104之內，而藉以協助限制擊穿。
進一步地，因為汲極延伸區120具有與汲極108相同的導電類型且係電性耦接至汲極108，所以汲極延伸區120表示用於通道114中的載子之較低的高能屏障且扮演汲極延伸區的角色，亦即，扮演電阻器的角色，用以耗散大的電壓於源極106與汲極108之間，以致使FinFET 100可安全地耐受更高的電壓。
在一實例中，其中FinFET係形成於其上之積體電路包含一或多個如第1圖中所示之高壓FinFET，以及一或多個低壓FinFET。該等低壓FinFET包含擊穿阻擋區於源極與汲極區之間的下方鰭區之中(例如，幾乎類似於第1圖中所示之擊穿阻擋區)，但不包含汲極延伸區。為節省遮罩步驟及佈植步驟，具有第一導電類型之高壓FinFET的汲極延伸區係與具有第二導電類型之低壓FinFET的擊 穿阻擋區同時地佈植。例如，用於n型汲極延伸FinFET的n型汲極延伸區可以與用於p型低壓FinFET的n型擊穿阻擋區被同時地佈植，而僅一遮罩保留於適當位置處。因而，此組態可提供有利的汲極延伸FinFET，且同時，以有效率的方式同樣地做成。
現請共同地參閱第2A圖及第2B至2D圖，其分別顯示FinFET 200的頂視圖及橫剖面視圖。FinFET 200包含自半導體基板206的上方表面204向上延伸的半導體鰭202。由電介質材料(例如，二氧化矽)所製成的淺溝渠隔離(STI)區208具有上方表面210，其畫分半導體鰭202成為下方部分202a及上方部分202b。STI區208橫向地包圍下方鰭部分202a，而上方鰭部分202b維持在STI區208的上方表面210上。
源極區212及汲極區214係設置於上方鰭部分202b中，或鄰接上方鰭部分202b。源極區212及汲極區214具有第一摻雜濃度(例如，範圍自大約1×1021立方公分(cm-3)至大約1×1022/立方公分)的第一導電類型(例如，n型)。雖然源極及汲極的長度LS、LD係顯示為相等，但其亦可係不同的。上述亦適用於源極及汲極的寬度WS、WD。
導電性閘極電極216橫貫於源極區212與汲極區214間的鰭202之上。典型地，導電性閘極電極216係由金屬所製成，且亦可由多晶矽當中者所製成。通道區218係界定於導電性閘極電極216下的半導體鰭202中。閘極電介 質220分離導電性閘極電極216及通道區218。
在若干實施中具有比源極212之寬度更小寬度WSE的源極延伸區222具有電性連接至源極212的一端222a，及可以與閘極之前緣216a對齊的另一端222b。源極延伸區222具有第一摻雜濃度(例如，範圍自大約1×1021/立方公分至大約1×1022/立方公分)的第一導電類型(例如，n型)。
本質的、未摻雜的或微摻雜的半導體區224可自閘極前緣216a連續地延伸至汲極214。此本質的或微摻雜的半導體區可由例如，矽或除了矽外之諸如砷化鎵的另一半導體材料所製成。在一實例中，此區域224可由具有範圍自1×1010/立方公分至1×1018/立方公分的摻雜濃度之第一導電類型的矽所製成。注意的是，雖然所描繪的實施例描述本質的或微摻雜的半導體區224在閘極電極的邊緣之下面終止，但本質的或微摻雜的半導體區224亦可在源極與汲極區之間連續地延伸。
在STI區的上方表面210之下方，擊穿阻擋區226係配置於通道區218與源極區212之間的半導體鰭之下方部分202a中。擊穿阻擋區226具有第一導電類型(例如，n型)，且可在範圍自大約1×1016/立方公分至大約1×1019/立方公分的摻雜濃度處。
汲極延伸區228延伸於汲極區214與通道區218之間。汲極延伸區228具有與第一導電類型相反的第二導電類型(例如，p型)，且可在範圍自大約1×1016/立方公分至大 約1×1019/立方公分的摻雜濃度處。
擊穿阻擋區226及汲極延伸區228通常接觸用以在閘極電極216之下面形成p-n接面230。例如，在第2圖中，此p-n接面230約係在閘極216下面的中間；然而，其亦可更靠近一閘極邊緣而非另一閘極邊緣，或可在閘極邊緣的外面。進一步地，在其他未描繪的實施例中，與其如所描繪地會合於p-n接面處，不如在閘極電極216之下面藉由本質半導體材料的區域而將擊穿阻擋區226及汲極延伸區228分離。該p-n接面是否存在(或在閘極下面之本質矽是否分離擊穿阻擋區與汲極延伸區)將根據用於FinFET 200所欲之VT而定。
雖然第2A至2D圖顯示包含擊穿阻擋區以及汲極延伸區的實例，但其他實施例可省略該等區域的任一者。因而，第3A至3B圖分別顯示描繪僅具有單一擊穿阻擋區302之FinFET的頂視圖及橫剖面視圖，該擊穿阻擋區302具有與源極/汲極區之導電類型相反的導電類型。在此實例中，擊穿阻擋區具有一端在源極下，且具有另一端在閘極與汲極之間。在鰭的下方部分中之剩餘材料(區域304)典型地係未摻雜矽。雖然並未被描繪，但擊穿阻擋區可予以省略，以致使裝置僅包含汲極延伸區。
第4圖顯示其中隔離區402係配置在汲極延伸區228’之下面的實例。為了要自基板404隔離汲極延伸區228’，隔離區402常具有與源極/汲極區之摻雜類型相反的第二摻雜類型。電流可透過及汲極延伸區而自源極區流至汲極 區，如箭頭406所示地。
第5圖顯示其中本質的或微摻雜的鰭502並未完全地延伸於通道區與汲極區之間的另一實例。因而，本質的或微摻雜的鰭具有毗鄰源極延伸區的一端502a，及在閘極與汲極間之部分處停止的另一端502b。在此實施例中，電流可自源極經過通道(根據所施加之偏壓)，且然後，在進入汲極之前，進入至汲極延伸區之內，如箭頭504所示地。
第6圖顯示具有虛擬閘極或場效電板602的另一實例。隔離區(p+)係配置於虛擬閘極602與閘極電極之間。該隔離區係配置用以畫分本質鰭成為在閘極電極下面的第一部件及在虛擬閘極下面的第二部件。虛擬閘極602及隔離區協助用以在許多方面，確保製造的容易，且虛擬閘極602常係無偏壓的。再者，電流在進入汲極之前，進入至汲極延伸區之內，如箭頭604所示地。
第7A至7B圖顯示用於FinFET之主體接觸的實例。在該等圖式中，一或多個橫向鰭702/704延伸於主體接觸區706與本質鰭708之間。該等橫向鰭常係本質矽，但亦可係微摻雜的。如第7B圖中所示，與縱向鰭相似地擊穿阻擋區710可被設置在橫向鰭的下方部分中。
第8至17圖顯示一系列的橫剖面視圖，其描繪n型FinFET的製造方法。p型FinFET亦可藉由改變用於各種層的摻雜類型，而以相似方式予以製造。對於各視圖(例如，第8圖)，一視圖(例如，第8B圖)顯示縱向橫剖面視 圖，且其他視圖(例如，第8A、8C圖)描繪個別的末端視圖。雖然該等橫剖面視圖顯示製造方法中之各種結構性特徵，但將理解的是，具有可被使用的許多變化例且此方法論僅係實例。
當半導體鰭802已被形成於半導體基板804之上時，方法開始於第8圖中。STI區806橫向地包圍鰭的下方部分，而鰭的上部分保持在STI區之上方。氮化物遮罩808(或其他的硬遮罩)係形成於鰭之上。將理解的是，如此處所提及的“半導體基板”可包含任何類型的半導體材料，其中包含基材矽晶圓、二元化合物基板(例如，GaAs晶圓)、三元化合物基板(例如，AlGaAs)、或更高階化合物晶圓。進一步地，其中半導體基板804亦可包含諸如矽在絕緣體上(SOI)之中的氧化物、部分SOI基板、多晶矽、非晶矽、或有機材料之非半導體材料。在若干情況中，半導體基板804亦可包含多重晶圓或晶粒，其係堆疊或黏著在一起。半導體基板206可包含切割自矽晶棒的晶圓，及/或形成在下方基板上之任何其他類型的半導體/非半導體及/或沈積的或成長的(例如，磊晶的)層。
在第9圖中，第一硬遮罩902(例如，間隔物氮化物、光阻、或其他硬遮罩)係形成且圖案化，用以覆蓋鰭的一部分。當圖案化的第一硬遮罩902係在適當位置時，則執行p型擊穿佈植904。在此佈植處理中，離子常係垂直指向基板。第一硬遮罩902阻擋一些離子免於進入鰭，且同時，其他離子散射偏離STI區，而被佈植至STI區的上方 表面之下面的鰭之內，用以形成第一擊穿阻擋區906。
在第10圖中，第一硬遮罩902被去除，且第二硬遮罩1002被形成並圖案化。當第二硬遮罩1002係在適當位置時，則執行n型汲極延伸佈植1004。此n型汲極延伸佈植亦可稱為n型擊穿佈植，因為其可被同時佈植至半導體基板804上之p型低壓FinFET(未顯示)的擊穿阻擋區之內。再者，離子常係垂直指向基板。第二硬遮罩1002阻擋一些離子免於進入鰭，且同時，其他離子散射偏離STI區，而被佈植至STI區的上方表面下的鰭之內，用以形成第二擊穿阻擋區1006。第11圖顯示已去除第二硬遮罩1002之後的生成結構。
在第12圖中，氮化物遮罩被去除，且在第13圖中，閘極電介質1300係形成且圖案化於鰭之上。閘極電介質1300可由高k電介質當中者所製成(高k係相對於二氧化矽的k，其亦可使用於閘極電介質220)。描繪性的高k材料包含矽酸鉿、矽酸鋯、二氧化鉿、及二氧化鋯，且典型地，係使用原子層沈積法而予以沈積。
在第14圖中，導電性閘極電極層係形成於該結構上，且然後，被圖案化，用以形成閘極電極1400。閘極電極可係金屬閘極電極或多晶矽閘極電極。
在第15圖中，第三硬遮罩1500(例如，氮化物遮罩、光阻、或其他的硬遮罩)被圖案化。當第三硬遮罩1500係在適當位置時，則離子被佈植用以形成n型源極區1502及n型汲極區1504。在第16圖中，第三硬遮罩被去除。
在第17圖中，n型源極及汲極區1702、1704係使用磊晶成長而予以選擇性地成長。在此磊晶成長之後，可形成接點及更高層互連(未顯示)，其可操作地彼此互相耦接裝置，且最終地，至外部電路。
因此，將理解的是，本發明的若干觀點有關鰭式場效電晶體(FinFET)，係設置在半導體基板上，包含：半導體鰭，係設置在半導體基板上，且延伸於源極區與汲極區之間；淺溝渠隔離(STI)區，其橫向地包圍半導體鰭的下方部分，其中半導體鰭的下方部分位於STI區之上方表面的下面，且半導體鰭的上方部分保持在STI區之上方表面的上面；導電性閘極電極，其橫貫於半導體鰭之上，用以在導電性閘極電極下的半導體鰭中界定通道區；以及第一擊穿阻擋區，係在半導體鰭的下方部分中，配向於汲極區與通道區之間。
另一觀點有關FinFET，係設置在半導體基板上。FinFET包含半導體鰭，其係設置於半導體基板上且其延伸於源極區與汲極區之間。源極及汲極區具有第一導電類型。淺溝渠隔離(STI)區橫向地包圍半導體鰭的下方部分，且半導體鰭的上方部分保持在STI區之上方表面的上面。導電性閘極電極橫貫於半導體鰭之上，用以在導電性閘極電極下的半導體鰭之上方部分中界定通道區。第一擊穿阻擋區係在半導體鰭的下方部分中，配向於源極區與通道區之間。第一擊穿阻擋區具有第二導電類型。
特別地，有關藉由上述組件或結構(組合、裝置、電 路、系統、等等)所執行之各種功能，除非另有指示，否則所使用以描述該等組件的用語(包含對“手段”之引用)係打算要對應其中可執行所述組件之特定功能的任何組件或結構(例如，其係功能性等效的)，即使在結構上並未等效於其中可執行本文中本發明所描繪之代表性實施例的功能之所揭示的結構。進一步地，雖然“第一”、“第二”、“第三”、及其類似者之用語係使用於此說明書中，但將理解的是，該等用語僅係一般識別號碼，且並不暗指各式各樣特徵之間的任何空間或暫時的關係。而且，雖然諸如“上方”、“下方”、“在上面”、及“在下面”之用語係使用於本文中，但並無絕對的參考框架(例如，在腳下的土地)相對於該等及其他相似的用語而被意指。反而，任何座標框架可予以選擇用於該等用語。此外，雖然特殊的觀點可能僅相對於若干實施例的其中一者而予以揭示，但是當所欲且有利於任何給定或特殊應用時，則該特徵可以與其他實施例之一或多個其他特徵結合。再者，在使用“含”、“包含”、“具”、“具有”、“具備”、或其變化者之用語於詳細說明及申請專利範圍的任一者中之範圍內，該等用語係打算要以與“包括”之用語相似的方式而被涵蓋。
100‧‧‧鰭式場效電晶體
102‧‧‧半導體鰭
104‧‧‧半導體基板
106‧‧‧源極區
108‧‧‧汲極區
110‧‧‧淺溝渠隔離區
112‧‧‧導電性閘極電極
114‧‧‧通道區
116‧‧‧閘極電介質
118‧‧‧擊穿阻擋區
120‧‧‧汲極延伸區

Claims (28)

  1. 一種半導體裝置，係設置在半導體基板上，該裝置包含：淺溝渠隔離(STI)區，係設置在該半導體基板之上；半導體鰭，係設置在該STI區之內，該半導體鰭延伸於源極區與汲極區之間，且包含第一部分及第二部分，該第一部分及該第二部分係由該STI區的表面所界定；閘極電極，其橫貫於該半導體鰭之上，用以在該閘極電極下的該半導體鰭中界定通道區；第一擊穿阻擋區，係設置在該源極區之下，且在該通道區下延伸於該半導體鰭的該第二部分中；以及汲極延伸區，係在該閘極電極與該汲極區之間被設置於該半導體鰭的該第二部分之中。
  2. 如申請專利範圍第1項之裝置，其中該第一擊穿阻擋區及該汲極延伸區係在該閘極電極下的接面區會合。
  3. 如申請專利範圍第1項之裝置，進一步包含：本質或微摻雜半導體區，係設置在該等源極與汲極區間之該半導體鰭的該第一部分中。
  4. 如申請專利範圍第3項之裝置，其中該本質或微摻雜半導體區具有第一端及第二端，其中該第一端終止於該閘極電極之下面，且該第二端連接至該汲極區。
  5. 如申請專利範圍第3項之裝置，其中該本質或微摻雜半導體區具有第一端及第二端，其中該第一端終止於該閘極電極之下面，且該第二端終止於該汲極延伸區之 上，以使與該汲極區分隔開。
  6. 如申請專利範圍第5項之裝置，其中在該第二端與該閘極電極之間的距離係大於在該閘極電極下的該通道區之長度。
  7. 如申請專利範圍第3項之裝置，進一步包含：閘極氧化物，用以分離該閘極電極與該本質或微摻雜區。
  8. 如申請專利範圍第3項之裝置，進一步包含：虛擬閘極，係形成於該汲極延伸區與該本質或微摻雜半導體區二者之上，該虛擬閘極係配置在該閘極電極與該汲極區之間。
  9. 如申請專利範圍第8項之裝置，進一步包含：隔離區，在該虛擬閘極與該閘極電極之間，其中該隔離區係配置用以畫分該本質或微摻雜區成為在該閘極電極下的第一部件及在該虛擬閘極之下的第二部件。
  10. 如申請專利範圍第1項之裝置，其中第二擊穿阻擋佈植物係使用以在該半導體基板上的低電壓電晶體中，與第二擊穿阻擋區域同時形成該裝置的該汲極延伸區。
  11. 如申請專利範圍第1項之裝置，其中該源極區、該汲極區、及該汲極延伸區具有第一導電類型；且其中該第一擊穿阻擋區具有第二導電類型，該第二導電類型係與該第一導電類型相反。
  12. 如申請專利範圍第1項之裝置，其中該源極區、該汲極區、及該汲極延伸區係n型；且其中該第一擊穿阻擋區係p型。
  13. 如申請專利範圍第1項之裝置，其中該源極區、該汲極區、及該汲極延伸區係p型；且其中該第一擊穿阻擋區係n型。
  14. 如申請專利範圍第13項之裝置，進一步包含：n型隔離區，用以分離該汲極延伸區與該基板。
  15. 如申請專利範圍第1項之裝置，進一步包含：橫向鰭，用以橫貫該半導體鰭，且係耦接至本體接點。
  16. 如申請專利範圍第15項之裝置，進一步包含第二擊穿阻擋區，在該橫向鰭之至少一部分的下面。
  17. 如申請專利範圍第16項之裝置，其中該第二擊穿阻擋區具有與該第一擊穿阻擋區相同的導電類型。
  18. 如申請專利範圍第1項之裝置，其中該第一區係該半導體鰭的上方區，且該第二區係該半導體鰭的下方區。
  19. 一種電路，係設置在半導體基板上，該電路包含：半導體鰭，係設置在該半導體基板之上，且橫向延伸於源極區與汲極區之間；淺溝渠隔離(STI)區，其橫向包圍該半導體鰭的下方部分，其中該半導體鰭的上方部分保持在該STI區的上方表面之上面；閘極電極，其橫貫於該半導體鰭之上，用以在該閘極電極下的該半導體鰭中界定通道區； 本質或微摻雜半導體區，在該閘極電極與該汲極區間之該半導體鰭的該上方部分中；擊穿阻擋區，在該源極區與該通道區間之該半導體鰭的該下方部分中；以及汲極延伸區，在該通道區與該汲極區間之該半導體鰭的該下方部分中。
  20. 一種電路結構之製造方法，包含：形成淺溝渠隔離(STI)區於半導體基板之上；形成半導體鰭，該半導體鰭具有由該STI區的表面所界定之第一部分及第二部分；藉由使用具有第一導電類型的第一佈植物而形成汲極延伸區於該半導體鰭的該第二部分中；形成閘極電介質於該半導體鰭上；形成閘極電極，其橫貫於該閘極電介質之上且在該半導體鰭之上，用以界定通道區於該半導體鰭的該第二部分中；以及形成源極區及汲極區於該半導體鰭的該第一部分中，該等二者具有該第一導電類型。
  21. 如申請專利範圍第20項之方法，其中形成該汲極延伸區包含於該電路結構上，同時形成用於低電壓電晶體之擊穿阻擋區。
  22. 如申請專利範圍第20項之方法，進一步包含：以具有第二導電類型之第二佈植物形成擊穿阻擋區於該半導體鰭的該第二部分中。
  23. 如申請專利範圍第22項之方法，其中形成該擊穿阻擋區包含：設置第一遮罩於該半導體鰭的上方表面之上；設置第二遮罩於該第一遮罩之上，其具有對應該擊穿阻擋區的開口；以及當該等第一及第二遮罩係在適當位置之中時，引導該第二佈植物的離子朝向該電路結構，用以形成該擊穿阻擋區。
  24. 如申請專利範圍第23項之方法，其中該第二佈植物的該等離子透過該半導體鰭的側壁而偏離該STI區，用以形成該擊穿阻擋區。
  25. 如申請專利範圍第23項之方法，其中形成汲極延伸區包含：去除該第二遮罩；在已去除該第二遮罩之後，設置第三遮罩於該第一遮罩之上，其中該第三遮罩包含對應該汲極延伸區的開口；以及當該等第一及第三遮罩係在適當位置之中時，引導該第一佈植物的離子朝向該電路結構，用以形成該汲極延伸區。
  26. 如申請專利範圍第25項之方法，其中該第三遮罩包含對應該電路結構上之用於低電壓電晶體的擊穿阻擋佈植區之開口。
  27. 如申請專利範圍第25項之方法，其中形成該汲 極延伸區包含透過該半導體鰭的側壁而使該第一佈植物的該等離子偏離該STI區。
  28. 如申請專利範圍第20項之方法，其中形成該汲極延伸區包含透過該半導體鰭的側壁而使該第一佈植物的離子偏離該STI區。
TW102117534A 2012-07-03 2013-05-17 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置 TWI517399B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/540,762 US8629420B1 (en) 2012-07-03 2012-07-03 Drain extended MOS device for bulk FinFET technology

Publications (2)

Publication Number Publication Date
TW201411844A TW201411844A (zh) 2014-03-16
TWI517399B true TWI517399B (zh) 2016-01-11

Family

ID=49780774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117534A TWI517399B (zh) 2012-07-03 2013-05-17 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置

Country Status (4)

Country Link
US (1) US8629420B1 (zh)
CN (2) CN107093631B (zh)
DE (1) DE102013106152B4 (zh)
TW (1) TWI517399B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006811B2 (en) * 2012-12-03 2015-04-14 Infineon Technologies Austria Ag Semiconductor device including a fin and a drain extension region and manufacturing method
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9331204B2 (en) * 2014-03-13 2016-05-03 Macronix International Co., Ltd. High voltage field effect transistors and circuits utilizing the same
US9312364B2 (en) 2014-05-27 2016-04-12 International Business Machines Corporation finFET with dielectric isolation after gate module for improved source and drain region epitaxial growth
US9379236B2 (en) * 2014-06-04 2016-06-28 Broadcom Corporation LDMOS device and structure for bulk FinFET technology
US9397157B2 (en) * 2014-08-20 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
US9490176B2 (en) * 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation
US9614056B2 (en) * 2014-10-28 2017-04-04 Globalfoundries Inc. Methods of forming a tri-gate FinFET device
KR102168302B1 (ko) 2014-11-21 2020-10-22 삼성전자주식회사 3차원 채널을 이용하는 반도체 장치
US9761723B2 (en) * 2015-01-08 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of finFET device
US9514995B1 (en) * 2015-05-21 2016-12-06 Globalfoundries Inc. Implant-free punch through doping layer formation for bulk FinFET structures
US20160380095A1 (en) * 2015-06-25 2016-12-29 International Business Machines Corporation High voltage finfet structure with shaped drift region
CN107636809B (zh) * 2015-06-27 2023-01-13 英特尔公司 用于隧穿场效应晶体管的截止状态寄生漏电减少
US9698148B2 (en) * 2015-07-17 2017-07-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Reduced footprint LDMOS structure for finFET technologies
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US9647121B1 (en) * 2016-03-04 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Structure for HCI improvement in bulk finFET technologies
US10431582B2 (en) * 2016-05-31 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. High speed semiconductor device
US10367086B2 (en) 2017-06-14 2019-07-30 Hrl Laboratories, Llc Lateral fin static induction transistor
TWI726155B (zh) 2017-09-14 2021-05-01 聯華電子股份有限公司 雙載子接面電晶體
US11515251B2 (en) * 2018-04-02 2022-11-29 Intel Corporation FinFET transistors as antifuse elements
EP3840036A1 (en) 2019-12-19 2021-06-23 Imec VZW Cointegration method for forming a semiconductor device
CN115244710A (zh) * 2020-03-26 2022-10-25 华为技术有限公司 环绕栅晶体管及其制作方法、电子设备
US11152506B1 (en) 2020-06-15 2021-10-19 Texas Instruments Incorporated FinFET with lateral charge balance at the drain drift region
US20220123130A1 (en) * 2020-10-19 2022-04-21 Texas Instruments Incorporated Implant blocking for a trench or finfet without an additional mask
CN114284333A (zh) * 2021-06-02 2022-04-05 青岛昇瑞光电科技有限公司 一种半导体结构、器件和制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835967B2 (en) * 2003-03-25 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor diodes with fin structure
WO2006006438A1 (ja) * 2004-07-12 2006-01-19 Nec Corporation 半導体装置及びその製造方法
JP2008066562A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体装置およびその製造方法
US7560784B2 (en) 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US7910994B2 (en) * 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8400813B2 (en) * 2009-02-10 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. One-time programmable fuse with ultra low programming current
US8264032B2 (en) * 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8394710B2 (en) 2010-06-21 2013-03-12 International Business Machines Corporation Semiconductor devices fabricated by doped material layer as dopant source
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
US8848423B2 (en) * 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US20120306005A1 (en) * 2011-06-04 2012-12-06 Kimihiro Satoh Trough channel transistor and methods for making the same
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
US8420459B1 (en) * 2011-10-20 2013-04-16 International Business Machines Corporation Bulk fin-field effect transistors with well defined isolation
US8946031B2 (en) * 2012-01-18 2015-02-03 United Microelectronics Corp. Method for fabricating MOS device

Also Published As

Publication number Publication date
DE102013106152A1 (de) 2014-01-09
DE102013106152B4 (de) 2023-04-20
US20140008733A1 (en) 2014-01-09
TW201411844A (zh) 2014-03-16
US8629420B1 (en) 2014-01-14
CN103531633A (zh) 2014-01-22
CN107093631A (zh) 2017-08-25
CN103531633B (zh) 2016-12-28
CN107093631B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
TWI517399B (zh) 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置
US11777008B2 (en) Gate-all-around structure and manufacturing method for the same
US9461114B2 (en) Semiconductor devices with structures for suppression of parasitic bipolar effect in stacked nanosheet FETs and methods of fabricating the same
US8785968B2 (en) Silicon controlled rectifier (SCR) device for bulk FinFET technology
US9070742B2 (en) FinFet integrated circuits with uniform fin height and methods for fabricating the same
KR101455531B1 (ko) 다이오드 및 다이오드 제조 방법
JP5925740B2 (ja) トンネル電界効果トランジスタ
TWI755541B (zh) 半導體裝置及其製造方法
US20150325699A1 (en) Finfet and method for manufacturing the same
US11677028B2 (en) PMOS FinFET
TW201310647A (zh) 半導體裝置及半導體裝置之製造方法
KR102175767B1 (ko) 핀 전계 효과 트랜지스터 형성 방법 및 집적 회로 소자
US20160071935A1 (en) Native pmos device with low threshold voltage and high drive current and method of fabricating the same
CN107799514A (zh) 静电放电保护结构及其形成方法
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
TW201829292A (zh) 半導體裝置
KR20220031071A (ko) 상이한 트랜지스터 아키텍처들을 가지는 트랜지스터의 다수의 평면으로 막 적층체를 형성하기 위한 방법
JP5886802B2 (ja) 半導体装置
TW201926690A (zh) 積體電路裝置
CN104282748B (zh) 半导体器件及其制造方法
JP5784652B2 (ja) 半導体装置
KR101827803B1 (ko) 터널링 전계효과 트랜지스터의 제조 방법
KR102131902B1 (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법
US20160351695A1 (en) Semiconductor device and manufacturing method thereof