CN107492549A - 晶体管及形成方法 - Google Patents

晶体管及形成方法 Download PDF

Info

Publication number
CN107492549A
CN107492549A CN201610407330.1A CN201610407330A CN107492549A CN 107492549 A CN107492549 A CN 107492549A CN 201610407330 A CN201610407330 A CN 201610407330A CN 107492549 A CN107492549 A CN 107492549A
Authority
CN
China
Prior art keywords
fin
layer
doped
grid structure
doped layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610407330.1A
Other languages
English (en)
Inventor
林曦
沈忆华
潘见
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610407330.1A priority Critical patent/CN107492549A/zh
Priority to US15/477,394 priority patent/US10211203B2/en
Priority to EP17175446.8A priority patent/EP3255679A1/en
Publication of CN107492549A publication Critical patent/CN107492549A/zh
Priority to US16/237,830 priority patent/US11227919B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thin Film Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

一种晶体管及形成方法，包括：提供衬底，衬底表面具有鳍部；形成位于鳍部表面的栅极结构，栅极结构横跨鳍部，覆盖鳍部顶部和侧壁的部分表面；在栅极结构一侧的鳍部内形成第一掺杂层；形成第一材料层之后，在栅极结构另一侧的鳍部内形成第二掺杂层。本发明技术方案通过先后两次工艺步骤，分别形成第一掺杂层和第二掺杂层，使第一掺杂层和第二掺杂层形成步骤相互独立，从而有利于扩大第一掺杂层和第二掺杂区对材料和掺杂性质的选择范围，有利于提高所形成晶体管性能。

Description

晶体管及形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种晶体管及形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着半导体结构尺寸的减小，半导体结构中器件的沟道随之缩短。由于沟道缩短，缓变沟道近似不再成立，而凸显出各种不利的物理效应，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
随着器件制造工艺的进步，器件尺寸的缩小，半导体器件的工作电压越来越低。传统MOS结构的器件的亚阈值摆幅不能低于60mV/dec。亚阈值摆幅的最低值限制了传统CMOS器件的最低工作电压。
为了进一步降低CMOS器件的最低工作电压，现有技术发展了多种新型器件以突破亚阈值摆幅的限制，其中一种就是隧穿晶体管(Tunneling FET,TFET)。隧穿晶体管是基于量子隧道效应，以隧道效应电流为主要电流分量的晶体管结构。在一定电压范围内，隧穿晶体管的亚阈值可以低至15mV/dec，具有速度快、工作效率高等特点。
但是现有技术中晶体管源区和漏区的形成工艺限制较大，影响了所形成隧穿晶体管性能的提高。
发明内容
本发明解决的问题是提供一种晶体管及形成方法，以提高隧穿晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：
提供衬底，所述衬底表面具有鳍部；形成位于所述鳍部表面的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；在所述栅极结构一侧的鳍部内形成第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；形成第一掺杂层之后，在所述栅极结构另一侧的鳍部内形成第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的类型不同。
可选的，形成所述第一掺杂层的步骤包括：在所述栅极结构一侧的鳍部内形成第一开口；向所述第一开口内填充第一半导体材料形成第一半导体层；在所述第一半导体层内掺杂第一掺杂离子，形成第一掺杂层；形成所述第二掺杂层的步骤包括：在所述栅极结构另一侧的鳍部内形成第二开口；向所述第二开口内填充第二半导体材料形成第二半导体层；在所述第二半导体层内掺杂第二掺杂离子，形成第二掺杂层。
可选的，形成所述第一半导体层的步骤和形成所述第二半导体层的步骤中的一个或两个步骤包括：采用沉积或外延生长的方式形成所述第一半导体层或所述第二半导体层；或者采用沉积或外延生长的方式形成所述第一半导体层和所述第二半导体层。
可选的，形成第一掺杂层的步骤和形成第一掺杂层的步骤中的一个或两个步骤包括：采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子或在所述第二半导体层内掺杂第二掺杂离子；或者，采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子和在所述第二半导体层内掺杂第二掺杂离子。
可选的，形成所述第二掺杂层的步骤中，所述第二半导体材料与所述第一半导体材料不相同。
可选的，形成所述第二掺杂层的步骤中，所述第二掺杂层的掺杂浓度与所述第一掺杂层的掺杂浓度不同。
可选的，所述第一半导体材料包括：N型砷化铟、铟砷锑或铟砷化镓；所述第二半导体材料包括：锗、锗硅、锗锡或锑化镓。
可选的，提供衬底的步骤中，所述衬底包括用于形成第一类型晶体管的第一区域和用于形成第二类型晶体管的第二区域，位于第一区域衬底表面的鳍部为第一鳍部，位于第二区域衬底表面的鳍部为第二鳍部；形成栅极结构的步骤包括：形成位于所述第一鳍部表面的第一栅极结构；形成位于所述第二鳍部表面的第二栅极结构；形成所述第一掺杂层的步骤中，在所述第一栅极结构一侧的第一鳍部内形成第一源区，所述第一源区的材料为第一材料，所述第一源区内具有第一离子；形成所述第二掺杂层的步骤中，所述第一栅极结构另一侧的第一鳍部内形成第一漏区，所述第一漏区的材料为第二材料，所述第一漏区内具有第二离子，所述第一离子与所述第二例子的类型不同；所述形成方法还包括：在所述第二栅极结构一侧的第二鳍部内形成第二源区，所述第二源区的材料为第三材料，所述第二源区内具有第三离子；在所述第二栅极结构另一侧的第二鳍部内形成第二漏区，所述第二漏区的材料为第四材料，所述第二漏区内具有第四离子。
可选的，所述第一材料与所述第四材料相同，所述第一离子与所述第四离子相同；形成所述第二漏区的步骤包括：所述第二漏区与所述第一源区同时形成。
可选的，所述第二材料与所述第三材料相同，所述第二离子与所述第三离子相同；形成所述第二源区的步骤包括：所述第二源区与所述第一漏区同时形成。
可选的，所述栅极结构为伪栅结构；所述形成方法在形成所述第二掺杂区之后，还包括：去除所述栅极结构，形成第一开口，所述第一开口底部露出所述鳍部；对所述鳍部的侧壁和顶部进行减薄处理，形成沟道衬底；形成覆盖所述沟道衬底表面的沟道层，所述沟道层与所述第一开口的侧壁围成第二开口；在所述第二开口内形成金属栅极结构。
可选的，形成鳍部之后，形成栅极结构之前，所述形成方法还包括：在相邻鳍部之间形成隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，露出所述鳍部的部分侧壁；形成沟道衬底的步骤中，所述沟道衬底的顶部表面与所述隔离层表面齐平。
可选的，进行减薄处理的步骤包括：去除所述鳍部侧壁和顶部3纳米到5纳米的厚度。
可选的，进行减薄处理的步骤中，通过干法刻蚀的方式进行所述减薄处理。
可选的，形成沟道层的步骤中，所述沟道层的材料包括锗硅、锗或者铟砷。
可选的，在形成所述沟道层之后，在形成所述金属栅极结构的步骤之前，还包括：对所述沟道层进行修正处理。
相应的，本发明还提供一种晶体管，包括：
衬底，所述衬底表面具有鳍部；位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部，且位于所述鳍部顶部和侧壁的部分表面上；位于所述栅极结构一侧鳍部内的第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；位于所述栅极结构另一侧鳍部内的第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子类型不同，所述第一半导体材料与所述第二半导体材料不相同。
可选的，所述晶体管还包括：位于所述鳍部和所述栅极结构之间的沟道层。
可选的，所述沟道层的材料包括锗硅、锗或铟砷。
可选的，所述晶体管还包括：位于相邻鳍部之间的隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，露出所述鳍部的部分侧壁；位于所述栅极结构下方部分鳍部的顶部表面与所述隔离层表面齐平。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在栅极结构一侧的鳍部内形成具有第一掺杂离子的第一掺杂层，之后再栅极结构另一侧的鳍部内形成具有第二掺杂离子的第二掺杂层。本发明技术方案通过先后两次工艺步骤，分别形成所述第一掺杂层和所述第二掺杂层，使所述第一掺杂层和所述第二掺杂层形成步骤相互独立，从而有利于扩大所述第一掺杂层和第二掺杂区对材料和掺杂性质的选择范围，有利于提高所形成晶体管性能。
本发明可选方案中，所形成晶体管为隧穿晶体管，所述第一掺杂层和所述第二掺杂区位于鳍部内，所述栅极结构覆盖所述鳍部的顶部和侧壁的部分表面。所以本发明技术方案可以形成具有鳍部结构的隧穿晶体管，能够有效提高所形成隧穿晶体管栅极的控制能力，改善所形成隧穿晶体管的性能。
本发明可选方案中，所述栅极结构为伪栅结构，因此在形成第二掺杂区之后，还可以去除所述伪栅结构，露出所述鳍部，并通过刻蚀处理去除所述鳍部材料，之后再形成沟道层，能够扩大所述沟道层对材料和掺杂性质的选择范围，有利于提高所形成隧穿晶体管的性能。
附图说明
图1是一种晶体管的剖面结构示意图；
图2至图12是本发明晶体管形成方法一实施例各个步骤中间结构的剖面结构示意图；
图13和图14是本发明晶体管一实施例的结构示意图。
具体实施方式
由背景技术可知，现有技术中的晶体管源区和漏区的形成工艺影响了隧穿晶体管性能的提高。现结合现有技术中的晶体管源区和漏区的形成工艺分析其问题的原因：
参考图1，示出了一种晶体管的剖面结构示意图。
如图1所示，所述晶体管形成方法的步骤包括：首先提供衬底10；在所述衬底10表面形成栅极结构20；在栅极结构20两侧的衬底10内形成第一掺杂层11和第二掺杂区12。所述第一掺杂层11和所述第二掺杂区12分别为所形成晶体管的源区和漏区。
对于常规的晶体管而言，源区和漏区的材料以及掺杂性质均相同。因此现有技术中通常以栅极结构20为掩膜，同时形成所述第一掺杂层11和第二掺杂区12。
隧穿晶体管的源区-沟道-漏区通常是P-I-N结构。因此隧穿晶体管的源区和漏区对掺杂性质以及材料的要求均不相同。所以在形成隧穿晶体管，同时形成源区和漏区时，形成源区(漏区)的过程会影响形成漏区(源区)的材料和掺杂性质，限制了隧穿晶体管对源区和漏区材料以及掺杂性质的选择范围，不利于隧穿晶体管性能的优化。
为解决所述技术问题，本发明提供一种晶体管的形成方法，包括：
提供衬底，所述衬底表面具有鳍部；形成位于所述鳍部表面的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；在所述栅极结构一侧的鳍部内形成第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；形成第一材料层之后，在所述栅极结构另一侧的鳍部内形成第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的类型不同。
本发明在栅极结构一侧的鳍部内形成具有第一掺杂离子的第一掺杂层，之后再栅极结构另一侧的鳍部内形成具有第二掺杂离子的第二掺杂层。本发明技术方案通过先后两次工艺步骤，分别形成所述第一掺杂层和所述第二掺杂层，使所述第一掺杂层和所述第二掺杂层形成步骤相互独立，从而有利于扩大所述第一掺杂层和第二掺杂区对材料和掺杂性质的选择范围，有利于提高所形成晶体管性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2至图12，示出了本发明晶体管形成方法一实施例各个步骤中间结构的剖面结构示意图。
需要说明的是，本实施例中，以形成隧穿晶体管的过程为例进行说明。在本发明其他实施例中，所述形成方法还可以用于形成其他类型的晶体管。
参考图2，提供衬底，所述衬底表面具有鳍部101。
所述衬底是后续半导体工艺的操作平台，所述鳍部101用于形成晶体管。提供所述衬底并形成所述鳍部101的步骤包括：提供半导体衬底；刻蚀所述半导体衬底，形成所述衬底和位于所述衬底表面的鳍部101。
所述半导体衬底的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底还可以是其他半导体材料。
在本发明的其他实施例中，所述半导体衬底还可以选自具有外延层或外延层上硅结构。具体的，所述半导体衬底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部的高度。
本实施例中，所述半导体衬底为单晶硅衬底，因此所述衬底和所述鳍部101的材料均为单晶硅。本实施例中，所述隧穿晶体管为鳍式场效应晶体管。所以作为晶体管源区和漏区的第一掺杂层和第二掺杂形成于所述鳍部101内。采用单晶硅形成所述衬底和所述鳍部101，能够减少所形成第一掺杂层和第二掺杂区的结构缺陷，有利于提高所述第一掺杂层和第二掺杂区的质量，有利于改善所形成隧穿晶体管的性能。
而且，采用单晶硅材料的形成所述衬底和所述鳍部101，能够实现本发明技术方案与现有主流晶体管制造工艺的兼容，无需对现有产线进行加大改动即可实现本发明技术方案，无需增加额外工艺和成本。
形成所述鳍部101的步骤包括：在所述半导体衬底表面形成第一图形化层，所述第一图形化层用于定义所述鳍部101的位置和尺寸；以所述第一图形化层为掩膜，刻蚀所述半导体衬底，形成衬底和位于衬底表面的鳍部101。
所述第一图形化层可以为图形化的光刻胶层，采用光刻胶涂布工艺以及光刻工艺形成。此外为了减小所述鳍部101的尺寸，减小相邻鳍部101之间的距离，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
需要说明的是，为了实现相邻鳍部之间的隔离，形成所述鳍部之后，所述形成方法还包括：在相邻鳍部之间形成隔离层102，所述隔离层102的顶部表面低于所述鳍部的顶部表面，以露出所述鳍部的部分侧壁。
本实施例中，所述衬底用于形成互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor,CMOS)结构。因此所述衬底包括第一区域100p，所述第一区域100p用于形成第一类型晶体管。所述衬底还包括第二区域100n，所述第二区域100n用于形成第二类型晶体管。具体的，所述第一类型晶体管为P型隧穿晶体管，所述第二类型晶体管为N型隧穿晶体管。此外，位于第一区域100p衬底表面的鳍部101为第一鳍部101p，位于第二区域100n衬底表面的鳍部101为第二鳍部101n。
继续参考图2，形成位于所述鳍部101表面的栅极结构110，所述栅极结构110横跨所述鳍部101，覆盖所述鳍部101顶部和侧壁的部分表面。
所述栅极结构110在后续形成第一掺杂层和第二掺杂区的工艺过程中遮挡部分鳍部101，减少半导体工艺对栅极结构110所覆盖鳍部101的损伤。本实施例中，所形成晶体管为高K金属栅极晶体管，因此所述栅极结构110为伪栅结构。所以所述栅极结构110还用于定义后续所形成金属栅极的尺寸和位置。
具体的，本实施例中，所述栅极结构110的材料为多晶硅。形成所述栅极结构110的步骤包括：在所述衬底和所述鳍部101表面形成栅极材料层；在所述栅极材料层表面形成第二图形化层，所述第二图形化层用于定义所述栅极结构的尺寸和位置；以所述第二图形化层为掩膜，刻蚀所述栅极材料层，形成所述栅极结构。
类似的，所述第二图形化层可以为图形化的光刻胶层，采用光刻胶涂布工艺以及光刻工艺形成。所述第二图形化层还可以采用多重图形化掩膜工艺形成，以减小所述栅极结构110的尺寸，提高晶体管集成度。
需要说明的是，本实施例中，位于第一区域100p衬底表面的鳍部101为第一鳍部101p，位于第二区域100n衬底表面的鳍部101为第二鳍部101n。所以，形成栅极结构的步骤包括：形成位于所述第一鳍部101p表面的第一栅极结构110p；形成位于所述第二鳍部101n表面的第二栅极结构110n。
继续参考图2，本实施例中，在形成所述栅极结构110之后，所述形成方法还包括：在所述栅极结构110侧壁上形成氮化硅材料的偏移侧墙(图中未标示)以及氧化硅材料的侧墙(图中未标示)；之后形成覆盖所述鳍部101、所述隔离结构102以及所述栅极结构110的保护层(图中未标示)和层间介质层，所述保护层的材料包括氮化硅，所述层间介质层的材料包括氧化硅。
之后，在所述栅极结构两侧的鳍部101分次形成第一掺杂层和第二掺杂区。
在所述栅极结构一侧的鳍部101内形成第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；形成第一材料层之后，在所述栅极结构另一侧的鳍部101内形成第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的类型不同。
其中，形成所述第一掺杂层的步骤包括：在所述栅极结构一侧的鳍部101内形成第一开口；向所述第一开口内填充第一半导体材料形成第一半导体层；在所述第一半导体层内掺杂第一掺杂离子，形成第一掺杂层。
形成所述第二掺杂层的步骤包括：在所述栅极结构另一侧的鳍部101内形成第二开口；向所述第二开口内填充第二半导体材料形成第二半导体层；在所述第二半导体层内掺杂第二掺杂离子，形成第二掺杂层。
具体的，形成所述第一半导体层的步骤和形成所述第二半导体层的步骤中的一个或两个步骤包括：采用沉积或外延生长的方式形成所述第一半导体层或所述第二半导体层；或者采用沉积或外延生长的方式形成所述第一半导体层和所述第二半导体层。
所述第一掺杂层和所述第二掺杂层用于形成所述晶体管的源区或漏区。本实施例中，形成第一掺杂层的步骤和形成第一掺杂层的步骤中的一个或两个步骤包括：采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子或在所述第二半导体层内掺杂第二掺杂离子；或者，采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子和在所述第二半导体层内掺杂第二掺杂离子。
本实施例中，所形成的晶体管为隧穿晶体管。形成所述第二掺杂层的步骤中，所述第二半导体材料与所述第一半导体材料不相同。具体的，所述第一半导体材料包括：N型砷化铟、铟砷锑或铟砷化镓；所述第二半导体材料包括：锗、锗硅、锗锡或锑化镓。
此外，在本发明的一些实施例中，形成所述第二掺杂层的步骤中，所述第二掺杂层的掺杂浓度与所述第一掺杂层的掺杂浓度也不同。
由于所述第一掺杂层和所述第二掺杂层分别形成，所以形成第一掺杂层的过程不会影响形成第二掺杂层的过程；类似的，形成第二掺杂层的过程也不会影响第一掺杂层的过程。也就是说，形成所述第一掺杂层的步骤和形成所述第二掺杂层的步骤相互独立，互不影响，从而扩大了所述第一掺杂层和所述第二掺杂层的材料和掺杂性质的选择，从而扩大了形成晶体管的工艺窗口，有利于提高所形成晶体管的性能。
而且对隧穿晶体管的形成而言，可以通过所述第一掺杂层和第二掺杂区材料和掺杂浓度的选择，优化所形成隧穿晶体管的导电电流，以实现抑制隧穿晶体管的双极(Ambipolar)导通特性。
具体的，参考图3至图6，示出了在所述栅极结构两侧的鳍部101分次形成第一掺杂层和第二掺杂区各个步骤中间结构的剖面示意图。
参考图3，形成所述第一掺杂层的步骤中，在所述第一栅极结构110p一侧的第一鳍部101p内形成第一源区210，所述第一源区210的材料为第一材料，所述第一源区210内具有第一离子。
所述第一源区210的形成步骤包括：刻蚀所述层间介质层和所述第一鳍部101p，在所述第一栅极结构110p一侧的第一鳍部101p内形成第一开口；通过外延生长的方式向所述第一开口内填充第一材料，并且在外延生长第一材料的同时原位在所述第一材料中掺杂第一离子，以形成第一源区210。
本实施例中，所述第一源区210为位于第一区域100p晶体管的第一掺杂层，用于形成N型隧穿晶体管的源区，所以所述第一材料为第一半导体材料，包括：N型砷化铟、铟砷锑或铟砷化镓；所述第一离子为N型离子，包括：磷离子、砷离子或碲离子。
参考图4，形成所述第二掺杂层的步骤中，在所述第一栅极结构110p另一侧的第一鳍部101p内形成第一漏区220，所述第一漏区220的材料为第二材料，所述第一漏区内具有第二离子，所述第一离子与所述第二例子的类型不同。
所述第一漏区220的形成步骤包括：刻蚀所述层间介质层和所述第一鳍部101p，在所述第一栅极结构110p另一侧的第一鳍部101p内形成第二开口；通过外延生长的方式向所述第二开口内填充第二材料，并且在外延生长第二材料的同时原位在所述第二材料中掺杂第二离子，以形成第一漏区220。
本实施例中，所述第一漏区220为位于第一区域晶体管的第二掺杂层，用于形成N型隧穿晶体管的漏区，所以所述第二材料为第二半导体材料，包括：锗、锗硅、锗锡或锑化镓；所述第二离子为P型离子，包括：硼离子、镓离子或铟离子。
参考图5，在所述第二栅极结构110n一侧的第二鳍部101n内形成第二源区230，所述第二源区230的材料为第三材料，所述第二源区230内具有第三离子。
所述第二源区230的形成步骤包括：刻蚀所述层间介质层和所述第二鳍部101n，在所述第二栅极结构110n一侧的第二鳍部101n内形成第三开口；通过外延生长的方式向所述第三开口内填充第三材料，并且在外延生长第三材料的同时原位在所述第三材料中掺杂第三离子，以形成第二源区230。
本实施例中，所述第二源区230用于形成P型隧穿晶体管的源区，所述第三材料包括：锗、锗硅、锗锡或锑化镓；所述第三离子为P型离子，包括：硼离子、镓离子或铟离子。
参考图6，在所述第二栅极结构110n另一侧的第二鳍部内101p形成第二漏区240，所述第二漏区240的材料为第四材料，所述第二漏区240内具有第四离子。
所述第二漏区240的形成步骤包括：刻蚀所述层间介质层和所述第二鳍部101n，在所述第二栅极结构110n另一侧的第二鳍部101n内形成第四开口；通过外延生长的方式向所述第四开口内填充第四材料，并且在外延生长第四材料的同时原位在所述第四材料中掺杂第四离子，以形成第二漏区240。
本实施例中，所述第二漏区240用于形成P型隧穿晶体管的漏区，所述第四材料包括：锗、锗硅、锗锡或锑化镓；所述第四离子为N型离子，包括：硼离子、镓离子或铟离子。
需要说明的是，本实施例中，通过四次工艺流程，分别形成所述第一源区210、所述第二源区230、所述第一漏区220和所述第二漏区240的做法仅为一示例。
在本发明的一些实施例中，当所述第一材料与所述第四材料相同且所述第一离子与所述第四离子相同时，形成所述第二漏区的步骤包括：所述第二漏区与所述第一源区同时形成。
此外，在本发明另一些实施例中，当所述第二材料与所述第三材料相同，所述第二离子与所述第三离子相同时，形成所述第二源区的步骤包括：所述第二源区与所述第一漏区同时形成。
材料以及掺杂离子相同的掺杂层的同时形成，能够有效减少工艺步骤，简化工艺流程，提高生产效率。
需要说明的是，本实施例中，所述晶体管为高K金属栅晶体管，因此在形成所述第二掺杂层之后，所述形成方法还包括：去除所述伪栅结构，形成高K金属栅极结构。
下面结合附图说明形成所述高K金属栅极结构的具体步骤。
参考图7至图12，示出了本实施例中形成高K金属栅结构过程中中间结构的剖面示意图。
需要说明的是，为了图示清晰，图7至图12中层间介质层未示出。
参考图7至图9，其中图8是图7中沿AA线的剖视图；图9是图7中沿BB线的剖视图。首先，去除栅极结构，形成第一开口301，所述第一开口301底部露出所述鳍部101。
具体的，去除所述伪栅结构的步骤包括：通过干法刻蚀的方式分别去除所述第一栅极结构和所述第二栅极结构形成第一开口301。位于第一区域100p的第一开口301底部露出所述第一鳍部101p，位于第二区域100n的所述第一开口301底部露出所述第二鳍部101n。
参考图10，对所述鳍部的侧壁和顶部进行减薄处理，形成沟道衬底101s。
首先通过干法刻蚀的方式进行减薄处理，以去除所述鳍部的部分厚度，形成沟道衬底101s。需要说明的是，本实施例中，形成沟道衬底101s的步骤中，去除所述鳍部的部分厚度，以减小所述鳍部的高度和尺寸。具体的，进行减薄处理的步骤包括：去除所述鳍部侧壁和顶部3纳米到5纳米的厚度。
需要说明的是，本发明其他实施例中，形成沟道衬底的步骤中，还可以去除露出的部分所述鳍部，也就是说，形成沟道衬底的步骤中，对所述鳍部进行减薄处理后，所述第二开口的底部表面与所述隔离层120齐平。
参考图11，形成覆盖所述沟道衬底101s表面的沟道层302，所述沟道层302与所述第一开口的侧壁围成第二开口。
去除所述鳍部部分厚度后，依旧保留部分鳍部。未被去除的部分鳍部在形成所述沟道层302的过程中起生长衬底的作用，能够提高所形成沟道层302的质量，改善所形成晶体管的性能。
所述沟道层302用于提供所形成隧穿晶体管的隧穿沟道。因此所述沟道层302的材料为具有高迁移率的材料。具体的，成沟道层302的步骤中，所述沟道层302的材料包括锗硅、锗或者铟砷。所述沟道层302覆盖所述沟道衬底101s顶部以及侧壁的表面。
在去除伪栅结构后，对露出的所述鳍部进行减薄处理，并通过外延生长形成沟道层，能够实现对所述沟道层材料的选择，能够扩大形成所述晶体管的工艺窗口，能够改善所形成晶体管的性能。
需要说明的是，在形成所述沟道层302之后，对所形成的沟道层302进行修复处理，以使所形成沟道层302的形貌与未形成沟道层的鳍部形貌相近，提高所形成晶体管的性能。具体的，可以通过干法刻蚀的方式进行所述修复处理。
参考图12，在所述第二开口内形成金属栅极结构320。
具体的，所述金属栅极结构320包括依次位于所述沟道层302上的栅介质层、阻挡层、粘附层以及金属栅极。所述栅介质层的材料包括高K介质材料；所述阻挡层的材料包括铝化钛；所述粘附层的材料包括氮化钛。形成所述金属栅极结构320的具体工艺与现有技术相同，本发明在此不再赘述。
相应的，本发明还提供一种晶体管，包括：
衬底，所述衬底表面具有鳍部；位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部，且位于所述鳍部顶部和侧壁的部分表面上；位于所述栅极结构一侧鳍部内的第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；位于所述栅极结构另一侧鳍部内的第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子类型不同，所述第一半导体材料与所述第二半导体材料不相同。
参考图13和图14，其中图14是图13中沿CC线的剖视图，示出了本发明晶体管一实施例的结构示意图。
所述晶体管包括：衬底400，所述衬底400表面具有鳍部401。
所述衬底400是后续半导体工艺的操作平台，所述鳍部401用于形成晶体管。所述衬底的材料选自单晶硅、多晶硅或者非晶硅；所述衬底400也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底400还可以是其他半导体材料。
本实施例中，所述衬底400和所述鳍部401的材料均为单晶硅。本实施例中，所述隧穿晶体管为鳍式场效应晶体管。所以作为晶体管源区和漏区的第一掺杂层和第二掺杂层形成于所述鳍部401内。采用单晶硅形成所述衬底400和所述鳍部401，能够减少所形成第一掺杂层和第二掺杂区的结构缺陷，有利于提高所述第一掺杂层和第二掺杂区的质量，有利于改善所形成隧穿晶体管的性能。
而且，采用单晶硅材料的形成所述衬底400和所述鳍部401，能够实现本发明技术方案与现有主流晶体管制造工艺的兼容，无需对现有产线进行加大改动即可实现本发明技术方案，无需增加额外工艺和成本。
需要说明的是，为了实现相邻鳍部401之间的隔离，所述晶体管还包括：填充于相邻鳍部401之间的隔离层402，所述隔离层402，所述隔离层402的顶部表面低于所述鳍部401的顶部表面，以露出所述鳍部401的部分侧壁。
位于所述鳍部401上的栅极结构410，所述栅极结构410横跨所述鳍部401，且位于所述鳍部401顶部和侧壁的部分表面上。
所述栅极结构410为所形成晶体管的栅极结构。具体的，所述栅极结构410为金属栅极结构，包括：依次位于所述鳍部401上的栅介质层、阻挡层、粘附层以及金属栅极。所述栅介质层的材料包括高K介质材料；所述阻挡层的材料包括铝化钛；所述粘附层的材料包括氮化钛。形成所述金属栅极结构420的具体工艺与现有技术相同，本发明在此不再赘述。
本实施例中，所述晶体管还包括：位于所述鳍部401和所述栅极结构410之间的沟道层420。
所述沟道层402用于提供所形成隧穿晶体管的隧穿沟道。因此所述沟道层402的材料为具有高迁移率的材料。具体的，所述沟道层402的材料包括锗硅、锗或者铟砷。所述沟道层420覆盖所述鳍部401顶部以及侧壁的表面。
需要说明的是，本实施例中，被所述沟道层420覆盖的部分鳍部尺寸小于未被所述沟道层420覆盖的部分鳍部的尺寸。但是这种做法仅为一示例，本发明一些实施例中，所述沟道层420下方的鳍部与所述隔离层402的表面齐平。
所述晶体管还包括：位于所述栅极结构410一侧鳍部401内的第一掺杂层431，所述第一掺杂层431的材料为第一半导体材料，所述第一掺杂层431内具有第一掺杂离子；以及位于所述栅极结构410另一侧鳍部401内的第二掺杂层432，所述第二掺杂层432的材料为第二半导体材料，所述第二掺杂层432内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子类型不同，所述第一半导体材料与所述第二半导体材料不相同。
所述第一掺杂层431和所述第二掺杂层432用于形成晶体管源区和漏区。需要说明的是，本实施例中，所形成的晶体管为隧穿晶体管。因此所述第一掺杂离子与所述第二掺杂离子类型不同。
此外，所述第二半导体材料与所述第一半导体材料不相同。具体的，所述第一半导体材料包括：N型砷化铟、铟砷锑或铟砷化镓；所述第二半导体材料包括：锗、锗硅、锗锡或锑化镓。所述第一掺杂层431和所述第二掺杂层432的材料不同，能够扩大形成所述晶体管的工艺窗口，有利于提高所形成晶体管的性能。
而且对隧穿晶体管的形成而言，可以通过所述第一掺杂层和第二掺杂区材料和掺杂浓度的选择，优化所形成隧穿晶体管的导电电流，以实现抑制隧穿晶体管的双极(Ambipolar)导通特性。
综上，本发明在栅极结构一侧的鳍部内形成具有第一掺杂离子的第一掺杂层，之后再栅极结构另一侧的鳍部内形成具有第二掺杂离子的第二掺杂层。本发明技术方案通过先后两次工艺步骤，分别形成所述第一掺杂层和所述第二掺杂层，使所述第一掺杂层和所述第二掺杂层形成步骤相互独立，从而有利于扩大所述第一掺杂层和第二掺杂区对材料和掺杂性质的选择范围，有利于提高所形成晶体管性能。而且本发明可选方案中，所形成晶体管为隧穿晶体管，所述第一掺杂层和所述第二掺杂区位于鳍部内，所述栅极结构覆盖所述鳍部的顶部和侧壁的部分表面。所以本发明技术方案可以形成具有鳍部结构的隧穿晶体管，能够有效提高所形成隧穿晶体管栅极的控制能力，改善所形成隧穿晶体管的性能。进一步，本发明可选方案中，所述栅极结构为伪栅结构，因此在形成第二掺杂区之后，还可以去除所述伪栅结构，露出所述鳍部，并通过刻蚀处理去除所述鳍部材料，之后再形成沟道层，能够扩大所述沟道层对材料和掺杂性质的选择范围，有利于提高所形成隧穿晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有鳍部；
形成位于所述鳍部表面的栅极结构，所述栅极结构横跨所述鳍部，覆盖所述鳍部顶部和侧壁的部分表面；
在所述栅极结构一侧的鳍部内形成第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；
形成第一掺杂层之后，在所述栅极结构另一侧的鳍部内形成第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的类型不同。
2.如权利要求1所述的形成方法，其特征在于，形成所述第一掺杂层的步骤包括：在所述栅极结构一侧的鳍部内形成第一开口；向所述第一开口内填充第一半导体材料形成第一半导体层；在所述第一半导体层内掺杂第一掺杂离子，形成第一掺杂层；
形成所述第二掺杂层的步骤包括：在所述栅极结构另一侧的鳍部内形成第二开口；向所述第二开口内填充第二半导体材料形成第二半导体层；在所述第二半导体层内掺杂第二掺杂离子，形成第二掺杂层。
3.如权利要求2所述的形成方法，其特征在于，形成所述第一半导体层的步骤和形成所述第二半导体层的步骤中的一个或两个步骤包括：采用沉积或外延生长的方式形成所述第一半导体层或所述第二半导体层；或者采用沉积或外延生长的方式形成所述第一半导体层和所述第二半导体层。
4.如权利要求2所述的形成方法，其特征在于，形成第一掺杂层的步骤和形成第一掺杂层的步骤中的一个或两个步骤包括：采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子或在所述第二半导体层内掺杂第二掺杂离子；或者，采用原位掺杂的方式在所述第一半导体层内掺杂第一掺杂离子和在所述第二半导体层内掺杂第二掺杂离子。
5.如权利要求1所述的形成方法，其特征在于，形成所述第二掺杂层的步骤中，所述第二半导体材料与所述第一半导体材料不相同。
6.如权利要求1所述的形成方法，其特征在于，形成所述第二掺杂层的步骤中，所述第二掺杂层的掺杂浓度与所述第一掺杂层的掺杂浓度不同。
7.如权利要求1所述的形成方法，其特征在于，所述第一半导体材料包括：N型砷化铟、铟砷锑或铟砷化镓；所述第二半导体材料包括：锗、锗硅、锗锡或锑化镓。
8.如权利要求1所述的形成方法，其特征在于，提供衬底的步骤中，所述衬底包括用于形成第一类型晶体管的第一区域和用于形成第二类型晶体管的第二区域，位于第一区域衬底表面的鳍部为第一鳍部，位于第二区域衬底表面的鳍部为第二鳍部；
形成栅极结构的步骤包括：
形成位于所述第一鳍部表面的第一栅极结构；
形成位于所述第二鳍部表面的第二栅极结构；
形成所述第一掺杂层的步骤中，在所述第一栅极结构一侧的第一鳍部内形成第一源区，所述第一源区的材料为第一材料，所述第一源区内具有第一离子；
形成所述第二掺杂层的步骤中，所述第一栅极结构另一侧的第一鳍部内形成第一漏区，所述第一漏区的材料为第二材料，所述第一漏区内具有第二离子，所述第一离子与所述第二例子的类型不同；
所述形成方法还包括：
在所述第二栅极结构一侧的第二鳍部内形成第二源区，所述第二源区的材料为第三材料，所述第二源区内具有第三离子；
在所述第二栅极结构另一侧的第二鳍部内形成第二漏区，所述第二漏区的材料为第四材料，所述第二漏区内具有第四离子。
9.如权利要求8所述的形成方法，其特征在于，所述第一材料与所述第四材料相同，所述第一离子与所述第四离子相同；
形成所述第二漏区的步骤包括：所述第二漏区与所述第一源区同时形成。
10.如权利要求8所述的形成方法，其特征在于，所述第二材料与所述第三材料相同，所述第二离子与所述第三离子相同；
形成所述第二源区的步骤包括：所述第二源区与所述第一漏区同时形成。
11.如权利要求1所述的形成方法，其特征在于，所述栅极结构为伪栅结构；
所述形成方法在形成所述第二掺杂区之后，还包括：
去除所述栅极结构，形成第一开口，所述第一开口底部露出所述鳍部；
对所述鳍部的侧壁和顶部进行减薄处理，形成沟道衬底；
形成覆盖所述沟道衬底表面的沟道层，所述沟道层与所述第一开口的侧壁围成第二开口；
在所述第二开口内形成金属栅极结构。
12.如权利要求11所述的形成方法，其特征在于，形成鳍部之后，形成栅极结构之前，所述形成方法还包括：在相邻鳍部之间形成隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，露出所述鳍部的部分侧壁；
形成沟道衬底的步骤中，所述沟道衬底的顶部表面与所述隔离层表面齐平。
13.如权利要求11所述的形成方法，其特征在于，进行减薄处理的步骤包括：
去除所述鳍部侧壁和顶部3纳米到5纳米的厚度。
14.如权利要求11所述的形成方法，其特征在于，进行减薄处理的步骤中，通过干法刻蚀的方式进行所述减薄处理。
15.如权利要求11所述的形成方法，其特征在于，形成沟道层的步骤中，所述沟道层的材料包括锗硅、锗或者铟砷。
16.如权利要求11所述的形成方法，其特征在于，在形成所述沟道层之后，在形成所述金属栅极结构的步骤之前，还包括：对所述沟道层进行修正处理。
17.一种晶体管，其特征在于，包括：
衬底，所述衬底表面具有鳍部；
位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部，且位于所述鳍部顶部和侧壁的部分表面上；
位于所述栅极结构一侧鳍部内的第一掺杂层，所述第一掺杂层的材料为第一半导体材料，所述第一掺杂层内具有第一掺杂离子；
位于所述栅极结构另一侧鳍部内的第二掺杂层，所述第二掺杂层的材料为第二半导体材料，所述第二掺杂层内具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子类型不同，所述第一半导体材料与所述第二半导体材料不相同。
18.如权利要求17所述的晶体管，其特征在于，所述晶体管还包括：位于所述鳍部和所述栅极结构之间的沟道层。
19.如权利要求18所述的晶体管，其特征在于，所述沟道层的材料包括锗硅、锗或铟砷。
20.如权利要求18所述的晶体管，其特征在于，所述晶体管还包括：位于相邻鳍部之间的隔离层，所述隔离层的顶部表面低于所述鳍部的顶部表面，露出所述鳍部的部分侧壁；
位于所述栅极结构下方部分鳍部的顶部表面与所述隔离层表面齐平。
CN201610407330.1A 2016-06-12 2016-06-12 晶体管及形成方法 Pending CN107492549A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610407330.1A CN107492549A (zh) 2016-06-12 2016-06-12 晶体管及形成方法
US15/477,394 US10211203B2 (en) 2016-06-12 2017-04-03 Field-effect-transistors and fabrication methods thereof
EP17175446.8A EP3255679A1 (en) 2016-06-12 2017-06-12 Field-effect-transistors and fabrication methods thereof
US16/237,830 US11227919B2 (en) 2016-06-12 2019-01-02 Field-effect-transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407330.1A CN107492549A (zh) 2016-06-12 2016-06-12 晶体管及形成方法

Publications (1)

Publication Number Publication Date
CN107492549A true CN107492549A (zh) 2017-12-19

Family

ID=59067516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407330.1A Pending CN107492549A (zh) 2016-06-12 2016-06-12 晶体管及形成方法

Country Status (3)

Country Link
US (2) US10211203B2 (zh)
EP (1) EP3255679A1 (zh)
CN (1) CN107492549A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470769A (zh) * 2018-03-14 2018-08-31 上海华力集成电路制造有限公司 鳍式晶体管及其制造方法
CN108470766A (zh) * 2018-03-14 2018-08-31 上海华力集成电路制造有限公司 全包覆栅极晶体管及其制造方法
CN115472572A (zh) * 2021-06-10 2022-12-13 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN116314018A (zh) * 2023-05-23 2023-06-23 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151716A1 (en) 2016-11-28 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
WO2019035842A1 (en) * 2017-08-18 2019-02-21 Intel Corporation TUNNEL FIELD EFFECT TRANSISTORS
US10957786B2 (en) 2018-10-18 2021-03-23 Samsung Electronics Co., Ltd. FinFET with reduced extension resistance and methods of manufacturing the same
US10930768B2 (en) 2018-10-18 2021-02-23 Samsung Electronics Co., Ltd. Low current leakage finFET and methods of making the same
US11532669B2 (en) * 2019-08-23 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US11573957B2 (en) 2019-12-09 2023-02-07 Salesforce.Com, Inc. Natural language processing engine for translating questions into executable database queries

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072270A1 (en) * 2007-05-31 2009-03-19 Peter Asbeck Low voltage transistors
CN104425593A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 隧道场效应晶体管及其形成方法
CN104737295A (zh) * 2012-11-16 2015-06-24 英特尔公司 Cmos架构的隧穿场效应晶体管(tfet)以及制造n型和p型tfet的方法
WO2015147784A1 (en) * 2014-03-24 2015-10-01 Intel Corporation Fin sculpting and cladding during replacement gate process for transistor channel applications
CN105336772A (zh) * 2014-05-26 2016-02-17 中芯国际集成电路制造(上海)有限公司 鳍式tfet及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368388B2 (en) * 2012-04-13 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for FinFETs
US8933435B2 (en) * 2012-12-26 2015-01-13 Globalfoundries Singapore Pte. Ltd. Tunneling transistor
US9508854B2 (en) * 2013-12-06 2016-11-29 Ecole Polytechnique Federale De Lausanne (Epfl) Single field effect transistor capacitor-less memory device and method of operating the same
KR102162676B1 (ko) * 2013-12-26 2020-10-07 인텔 코포레이션 상보형 터널링 fet 디바이스와 그 형성 방법
US10084080B2 (en) * 2015-03-31 2018-09-25 Stmicroelectronics, Inc. Vertical tunneling FinFET
US9508597B1 (en) * 2015-09-18 2016-11-29 Globalfoundries Inc. 3D fin tunneling field effect transistor
TWI660438B (zh) * 2015-09-23 2019-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US9947592B2 (en) * 2015-11-16 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET devices and methods of forming the same
US20190348501A1 (en) * 2017-04-01 2019-11-14 Intel Corporation Germanium-rich channel transistors including carbon-based dopant diffusion barrier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072270A1 (en) * 2007-05-31 2009-03-19 Peter Asbeck Low voltage transistors
CN104737295A (zh) * 2012-11-16 2015-06-24 英特尔公司 Cmos架构的隧穿场效应晶体管(tfet)以及制造n型和p型tfet的方法
CN104425593A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 隧道场效应晶体管及其形成方法
WO2015147784A1 (en) * 2014-03-24 2015-10-01 Intel Corporation Fin sculpting and cladding during replacement gate process for transistor channel applications
CN105336772A (zh) * 2014-05-26 2016-02-17 中芯国际集成电路制造(上海)有限公司 鳍式tfet及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470769A (zh) * 2018-03-14 2018-08-31 上海华力集成电路制造有限公司 鳍式晶体管及其制造方法
CN108470766A (zh) * 2018-03-14 2018-08-31 上海华力集成电路制造有限公司 全包覆栅极晶体管及其制造方法
CN115472572A (zh) * 2021-06-10 2022-12-13 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN116314018A (zh) * 2023-05-23 2023-06-23 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法
CN116314018B (zh) * 2023-05-23 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法

Also Published As

Publication number Publication date
US11227919B2 (en) 2022-01-18
EP3255679A1 (en) 2017-12-13
US20170358577A1 (en) 2017-12-14
US10211203B2 (en) 2019-02-19
US20190140057A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
CN107492549A (zh) 晶体管及形成方法
CN109427774B (zh) 半导体元件及其制造方法
US8603893B1 (en) Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8486769B2 (en) Method for forming metrology structures from fins in integrated circuitry
CN103531477B (zh) 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
DE102019205650A1 (de) Nanosheet-Feldeffekttransistor mit einem zweidimensionalen halbleitenden Material
US20200091151A1 (en) Structure and formation method of hybrid semiconductor device
CN107039278A (zh) 半导体器件及其形成方法
CN105244280B (zh) 通过执行三包工艺形成半导体装置的沟道区的方法
KR101401274B1 (ko) Ge 및/또는 III-V족 화합물 반도체를 이용한 FinFET 및 그 제조방법
US12027607B2 (en) Methods for GAA I/O formation by selective epi regrowth
US9202894B1 (en) Methods for forming semiconductor fin support structures
CN105793968A (zh) 包括形成在体上的源极/漏极和形成在氧化物层上的栅极通道的半导体器件
US10615080B2 (en) Methods of manufacturing semiconductor devices by etching active fins using etching masks
US20160099343A1 (en) Tunneling field effect transistor and methods of making such a transistor
CN106653841A (zh) 半导体结构及其形成方法
DE102017117863A1 (de) Integrierte Schaltung mit einer Gatestruktur und Herstellungsverfahren
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
US20230369333A1 (en) Semiconductor device and manufacturing method thereof for selectively etching dummy fins
CN104124172B (zh) 鳍式场效应晶体管及其形成方法
TWI576898B (zh) 形成具有閘極環繞通道組構的奈米線裝置的方法及該奈米線裝置
KR20210011834A (ko) 반도체 소자
US9449881B1 (en) Methods of forming fins for FinFET semiconductor devices and the resulting devices
US11201246B2 (en) Field-effect transistor structure and fabrication method
CN103681342A (zh) 一种导电沟道制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171219

RJ01 Rejection of invention patent application after publication