CN103107088B - 具有周围栅极结构的鳍型场效应晶体管及其制造方法 - Google Patents
具有周围栅极结构的鳍型场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103107088B CN103107088B CN201110358467.XA CN201110358467A CN103107088B CN 103107088 B CN103107088 B CN 103107088B CN 201110358467 A CN201110358467 A CN 201110358467A CN 103107088 B CN103107088 B CN 103107088B
- Authority
- CN
- China
- Prior art keywords
- germanium silicon
- fin
- post
- silicon substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种具有周围栅极结构的鳍型场效应晶体管及其制造方法，其中，所述方法包括：提供初锗硅衬底；刻蚀初锗硅衬底，形成锗硅衬底及位于锗硅衬底上的柱结构，柱结构包括下柱结构及位于下柱结构上的上柱结构；形成阻挡层，覆盖锗硅衬底及下柱结构；对上柱结构进行氧化处理，形成鳍柱及位于所述鳍柱表面的二氧化硅层，鳍柱包括下鳍柱及位于下鳍柱上的上鳍柱；形成锗硅层，覆盖所述阻挡层及二氧化硅层；刻蚀锗硅层及二氧化硅层形成栅极结构；移除阻挡层，暴露出锗硅衬底及下柱结构；对上鳍柱、下柱结构及锗硅衬底的表面进行离子注入工艺，以形成源漏极。从而抑制了场效应晶体管的短沟道效应，同时提高了场效应晶体管的电性能。
Description
技术领域
本发明涉及集成电路制造工艺，特别涉及一种具有周围栅极结构的鳍型场效应晶体管及其制造方法。
背景技术
自集成电路发明以来，其性能一直稳步提高。性能的提高主要是通过不断缩小集成电路器件的尺寸来实现的。目前，集成电路器件(如MOSFET)的特征尺寸已缩小到纳米尺度。在此尺度下，各种基本的和实际的限制开始出现，使得建立在硅平面CMOS技术之上的集成电路技术的发展正遭受前所未有的挑战。一般认为，经过努力，CMOS技术仍有可能推进到20纳米甚至10纳米技术节点，但在45纳米节点之后，传统的平面CMOS技术将很难进一步发展，新的技术必须适时产生。在所提出的各种新技术当中，多栅MOS器件技术被认为是最有希望在亚45纳米节点后得到应用的技术。与传统单栅器件相比，多栅器件具有更强的短沟道抑制能力，更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。
当前，正在对包括具有鳍型沟道结构的晶体管即所谓的鳍型场效应晶体管(finFET)的多栅MOS器件进行研究，鳍型沟道结构利用薄鳍作为沟道，鳍型场效应晶体管可以抑制传统平面晶体管中存在的短沟道效应且同时可以增大工作电流。具有周围栅极(gateallaround，GAA)结构的鳍型场效应晶体管作为一项正在研究的新兴技术，关于其的结构设计及制造方法都有待提出。
发明内容
本发明的目的在于提供一种具有周围栅极结构的鳍型场效应晶体管及其制造方法。
本发明提供一种具有周围栅极结构的鳍型场效应晶体管的制造方法，包括：提供初锗硅衬底；刻蚀所述初锗硅衬底，以形成锗硅衬底及位于所述锗硅衬底上的柱结构，所述柱结构包括靠近所述锗硅衬底的下柱结构及位于所述下柱结构上的上柱结构；形成阻挡层，所述阻挡层覆盖所述锗硅衬底及下柱结构，同时，露出上柱结构；对上柱结构进行氧化处理，以形成鳍柱及位于所述鳍柱表面的二氧化硅层，所述鳍柱包括靠近所述下柱结构的下鳍柱及位于所述下鳍柱上的上鳍柱；形成锗硅层，所述锗硅层覆盖所述阻挡层及二氧化硅层；刻蚀所述锗硅层及二氧化硅层以形成栅极结构，所述栅极结构位于所述下鳍柱表面，同时，暴露出阻挡层及上鳍柱；移除所述阻挡层，暴露出锗硅衬底及下柱结构；对所述上鳍柱、下柱结构及锗硅衬底的表面进行离子注入工艺，以形成源漏极。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，所述栅极结构包括：紧靠所述下鳍柱的第一部分；及与所述第一部分连接且与所述第一部分的夹角为90度的第二部分。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，所述第一部分包括：紧靠所述下鳍柱表面的二氧化硅层及紧靠所述二氧化硅层表面的锗硅层；所述第二部分包括：锗硅层。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，所述漏极通过对所述上鳍柱进行离子注入工艺而形成；所述源极通过对所述下柱结构及锗硅衬底的表面进行离子注入工艺而形成。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，刻蚀所述初锗硅衬底，以形成锗硅衬底及位于所述锗硅衬底上的柱结构的步骤包括：对所述初锗硅衬底进行刻蚀，以形成锗硅衬底及位于所述锗硅衬底上的初柱结构；在温度为600℃～1500℃下，利用氢气对所述初柱结构进行刻蚀，以形成柱结构。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，刻蚀所述锗硅层及二氧化硅层以形成栅极结构的步骤包括：对所述锗硅层进行刻蚀，暴露出所述阻挡层；对所述锗硅层及二氧化硅层进行刻蚀，暴露出上鳍柱，并形成栅极结构。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，还包括：在形成源漏极的步骤之后，对所述栅极结构、漏极及源极进行自对准处理，以在所述栅极结构、源极及漏极表面形成自对准硅化物。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，还包括：在对所述栅极结构、漏极及源极进行自对准处理步骤之后，形成层间介质层，以隔离所述栅极结构、漏极及源极。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管的制造方法中，还包括：在形成层间介质层步骤之后，在所述层间介质层中形成连接栅极结构的第一接触孔及连接源极的第二接触孔。
本发明还提供一种具有周围栅极结构的鳍型场效应晶体管，包括：锗硅衬底及位于所述锗硅衬底上的下柱结构，所述下柱结构及锗硅衬底的表层经过离子注入工艺以作为源极；位于所述下柱结构上的鳍柱，所述鳍柱的材料为锗硅，所述鳍柱包括靠近所述下柱结构的下鳍柱及位于所述下鳍柱上的上鳍柱，其中，所述下鳍柱的表面形成有栅极结构，所述上鳍柱经过离子注入工艺以作为漏极。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管中，所述栅极结构包括：紧靠所述下鳍柱的第一部分；及与所述第一部分连接且与所述第一部分的夹角为90度的第二部分。
可选的，在所述的具有周围栅极结构的鳍型场效应晶体管中，所述第一部分包括：紧靠所述下鳍柱表面的二氧化硅层及紧靠所述二氧化硅层表面的锗硅层；所述第二部分包括：锗硅层。
通过本发明提供的具有周围栅极结构的鳍型场效应晶体管及其制造方法，抑制了场效应晶体管的短沟道效应，同时提高了场效应晶体管的电性能。
附图说明
图1是本发明实施例的具有周围栅极结构的鳍型场效应晶体管的制造方法的流程示意图；
图2a～2j是本发明实施例的具有周围栅极结构的鳍型场效应晶体管的制造方法的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的具有周围栅极结构的鳍型场效应晶体管及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例的具有周围栅极结构的鳍型场效应晶体管的制造方法的流程示意图。如图1所示，具有周围栅极结构的鳍型场效应晶体管的制造方法包括如下步骤：
S10：提供初锗硅衬底；
S20：刻蚀所述初锗硅衬底，以形成锗硅衬底及位于所述锗硅衬底上的柱结构，所述柱结构包括靠近所述锗硅衬底的下柱结构及位于所述下柱结构上的上柱结构；
S30：形成阻挡层，所述阻挡层覆盖所述锗硅衬底及下柱结构，同时，露出上柱结构；
S40：对上柱结构进行氧化处理，以形成鳍柱及位于所述鳍柱表面的二氧化硅层，所述鳍柱包括靠近所述下柱结构的下鳍柱及位于所述下鳍柱上的上鳍柱；
S50：形成锗硅层，所述锗硅层覆盖所述阻挡层及二氧化硅层；
S60：刻蚀所述锗硅层及二氧化硅层以形成栅极结构，所述栅极结构位于所述下鳍柱表面，同时，暴露出阻挡层及上鳍柱；
S70：移除所述阻挡层，暴露出锗硅衬底及下柱结构；
S80：对所述上鳍柱、下柱结构及锗硅衬底的表面进行离子注入工艺，以形成源漏极。
具体的，请参考图2a～2j，其为本发明实施例的具有周围栅极结构的鳍型场效应晶体管的制造方法的剖面示意图。
如图2a所示，提供初锗硅衬底10。
接着，如图2b所示，刻蚀所述初锗硅衬底10，以形成锗硅衬底11及位于所述锗硅衬底11上的柱结构21，所述柱结构21包括靠近所述锗硅衬底11的下柱结构210及位于所述下柱结构210上的上柱结构211。在本实施例中，所述柱结构21的高度可以为100埃～5000埃，所述柱结构21的宽度可以为50埃～3000埃。
在本实施例中，通过两步刻蚀工艺形成柱结构21，以提高所形成的柱结构21的精度及可靠性。具体的，如图2b-1所示，进行第一次刻蚀：对初锗硅衬底10进行刻蚀，以形成锗硅衬底11及位于所述锗硅衬底11上的初柱结构20。在本步骤中，所述初柱结构20的高度可以为100埃～5000埃，所述初柱结构20的宽度可以为100埃～5000埃。即通过第一次刻蚀工艺，并不直接形成设计需要的柱结构21，而是形成一初步的形状。所述第一次刻蚀工艺优选为现有工艺中刻蚀速率较快的刻蚀工艺，从而提高生产效率。接着，如图2b-2所示，进行第二次刻蚀：对所述初柱结构20进行刻蚀，以形成柱结构21。通过该第二次刻蚀工艺，最终形成设计需要的柱结构21，所述柱结构21的高度可以为100埃～5000埃，所述柱结构21的宽度可以为50埃～3000埃。所述第二次刻蚀工艺优选为现有工艺中刻蚀精度更高的刻蚀工艺，从而提高刻蚀所形成的柱结构21的形貌的精度及可靠性，从而提高产品质量。在本实施例中，所述第二次刻蚀工艺的工艺温度为600℃～1500℃，利用刻蚀气体为氢气的干法刻蚀工艺实现。通过利用两步刻蚀工艺形成柱结构21，既可保证刻蚀速率，又可保证刻蚀精度，从而达到了良好的工艺效果。
接着，如图2c所示，形成阻挡层30，所述阻挡层30覆盖所述锗硅衬底11及下柱结构210，同时，露出上柱结构211。在本实施例中，可通过化学气相沉积工艺、物理气相沉积工艺等各类淀积工艺形成所述阻挡层30。所述阻挡层30的厚度优选为50埃～1500埃。
如图2d所示，对上柱结构211进行氧化处理，以形成鳍柱40及位于所述鳍柱40表面的二氧化硅层50，所述鳍柱40包括靠近所述下柱结构210的下鳍柱400及位于所述下鳍柱400上的上鳍柱401。具体的，可在温度为600℃～2000℃的工艺条件下，利用氧气与上柱结构211表面的锗硅反应，从而形成鳍柱40及位于所述鳍柱40表面的二氧化硅层50。在本实施例中，由于在上一步骤中，利用阻挡层30对锗硅衬底11及下柱结构210进行了保护，从而锗硅衬底11及下柱结构210表面将不发生氧化反应以形成二氧化硅层。
接着，如图2e所示，形成锗硅层60，所述锗硅层60覆盖所述阻挡层30及二氧化硅层50。
如图2f所示，刻蚀所述锗硅层60及二氧化硅层50以形成栅极结构70，所述栅极结构70位于所述下鳍柱400表面，同时，暴露出阻挡层30及上鳍柱401。优选的，所述栅极结构70包括：紧靠所述下鳍柱400的第一部分700；及与所述第一部分700连接且与所述第一部分700的夹角为90度的第二部分701。需说明的是，所述夹角为90度为理想情况下第一部分700与第二部分701之间的位置关系，在实际操作中往往可能因工艺的误差等因素而有所偏差。在本实施例中，所述第一部分700包括：紧靠所述下鳍柱400表面的二氧化硅层500及紧靠所述二氧化硅层500表面的锗硅层610；所述第二部分701包括：锗硅层。
在本实施例中，通过两步刻蚀工艺形成栅极结构70。首先，如图2f-1所示，进行第一次刻蚀：对所述锗硅层60进行刻蚀，暴露出所述阻挡层30。接着，如图2f-2所述，进行第二次刻蚀：对所述锗硅层(在此为经过第一次刻蚀工艺后剩余的锗硅层61)及二氧化硅层50进行刻蚀，暴露出上鳍柱401，并形成栅极结构70。
接着，如图2g所示，移除阻挡层30，暴露出锗硅衬底11及下柱结构210。
接着，如图2h所示，对所述上鳍柱401、下柱结构210及锗硅衬底11的表面进行离子注入工艺，以形成源极71及漏极72。此外，所述漏极72通过对所述上鳍柱401进行离子注入工艺而形成；所述源极71通过对所述下柱结构210及锗硅衬底11的表面进行离子注入工艺而形成，即所述源极71包括下源极结构710及位于所述下源极结构710上的上源极结构711。
请继续参考图2h，通过上述工艺，形成了具有周围栅极结构的鳍型场效应晶体管1，包括：
锗硅衬底11及位于所述锗硅衬底11上的下柱结构，所述下柱结构及锗硅衬底11的表层经过离子注入工艺以作为源极71；
位于所述下柱结构上的鳍柱，所述鳍柱的材料为锗硅，所述鳍柱包括靠近所述下柱结构的下鳍柱及位于所述下鳍柱上的上鳍柱，其中，所述下鳍柱的表面形成有栅极结构70，所述上鳍柱经过离子注入工艺以作为漏极72。
进一步的，所述栅极结构70包括：紧靠所述下鳍柱400的第一部分700；及与所述第一部分700连接且与所述第一部分700的夹角为90度的第二部分701。所述第一部分700包括：紧靠所述下鳍柱400表面的二氧化硅层500及紧靠所述二氧化硅层500表面的锗硅层610；所述第二部分701包括：锗硅层。
在本实施例中，在形成栅极结构70、源极71及漏极72的步骤之后，还进一步包括如下后续工艺步骤：
对所述栅极结构70、源极71及漏极72进行自对准处理，以在所述栅极结构70、源极71及漏极72表面形成自对准硅化物(图2h中未示出)，通过形成所述自对准硅化物，从而提高栅极结构、源极及漏极与其他器件之间的电连接特性。
接着，如图2i所示，形成层间介质层80，以隔离所述栅极结构70、源极71及漏极72。在本实施例中，所述层间介质层80覆盖所述栅极结构70及源极71，暴露出漏极72的上表面。
如图2j所示，在所述层间介质层80中形成连接栅极结构70的第一接触孔81及连接源极71的第二接触孔82。优选的，所述第一接触孔81与栅极结构70的第二部分701连接，所述第二接触孔82与下源极结构710连接。
通过该后续工艺步骤，栅极结构70、源极71及漏极72能够方便地与其他工艺器件连接，并且能够提高与其他工艺器件之间的电连接特性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种具有周围栅极结构的鳍型场效应晶体管的制造方法，包括：
提供初锗硅衬底；
刻蚀所述初锗硅衬底，以形成锗硅衬底及位于所述锗硅衬底上的柱结构，所述柱结构包括靠近所述锗硅衬底的下柱结构及位于所述下柱结构上的上柱结构；
形成阻挡层，所述阻挡层覆盖所述锗硅衬底及下柱结构，同时，露出上柱结构；
对上柱结构进行氧化处理，以形成鳍柱及位于所述鳍柱表面的二氧化硅层，所述鳍柱包括靠近所述下柱结构的下鳍柱及位于所述下鳍柱上的上鳍柱；
形成锗硅层，所述锗硅层覆盖所述阻挡层及二氧化硅层；
刻蚀所述锗硅层及二氧化硅层以形成栅极结构，所述栅极结构位于所述下鳍柱表面，同时，暴露出阻挡层及上鳍柱；
移除所述阻挡层，暴露出锗硅衬底及下柱结构；
对所述上鳍柱、下柱结构及锗硅衬底的表面进行离子注入工艺，以形成源极和漏极。
2.如权利要求1所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，所述栅极结构包括：
紧靠所述下鳍柱的第一部分；及
与所述第一部分连接且与所述第一部分的夹角为90度的第二部分。
3.如权利要求2所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，所述第一部分包括：紧靠所述下鳍柱表面的二氧化硅层及紧靠所述二氧化硅层表面的锗硅层；所述第二部分包括：锗硅层。
4.如权利要求1所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，所述漏极通过对所述上鳍柱进行离子注入工艺而形成；所述源极通过对所述下柱结构及锗硅衬底的表面进行离子注入工艺而形成。
5.如权利要求1至4中的任一项所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，刻蚀所述初锗硅衬底，以形成锗硅衬底及位于所述锗硅衬底上的柱结构的步骤包括：
对所述初锗硅衬底进行刻蚀，以形成锗硅衬底及位于所述锗硅衬底上的初柱结构；
在温度为600℃～1500℃下，利用氢气对所述初柱结构进行刻蚀，以形成柱结构。
6.如权利要求1至4中的任一项所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，刻蚀所述锗硅层及二氧化硅层以形成栅极结构的步骤包括：
对所述锗硅层进行刻蚀，暴露出所述阻挡层；
对所述锗硅层及二氧化硅层进行刻蚀，暴露出上鳍柱，并形成栅极结构。
7.如权利要求1至4中的任一项所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，还包括：在形成源漏极的步骤之后，对所述栅极结构、漏极及源极进行自对准处理，以在所述栅极结构、源极及漏极表面形成自对准硅化物。
8.如权利要求7所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，还包括：在对所述栅极结构、漏极及源极进行自对准处理步骤之后，形成层间介质层，以隔离所述栅极结构、漏极及源极。
9.如权利要求8所述的具有周围栅极结构的鳍型场效应晶体管的制造方法，其特征在于，还包括：在形成层间介质层步骤之后，在所述层间介质层中形成连接栅极结构的第一接触孔及连接源极的第二接触孔。
10.一种具有周围栅极结构的鳍型场效应晶体管，其特征在于，包括：
锗硅衬底及位于所述锗硅衬底上的下柱结构，所述下柱结构及锗硅衬底的表层经过离子注入工艺以作为源极；
位于所述下柱结构上的鳍柱，所述鳍柱的材料为锗硅，所述鳍柱包括靠近所述下柱结构的下鳍柱及位于所述下鳍柱上的上鳍柱，其中，所述下鳍柱的表面形成有栅极结构，所述上鳍柱经过离子注入工艺以作为漏极；
所述栅极结构包括：紧靠所述下鳍柱的第一部分；及与所述第一部分连接且与所述第一部分的夹角为90度的第二部分，所述第一部分包括紧靠所述下鳍柱表面的二氧化硅层及紧靠所述二氧化硅层表面的锗硅层；所述第二部分包括锗硅层，所述第一部分的硅锗层与所述第二部分的硅锗层一体成型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110358467.XA CN103107088B (zh) | 2011-11-11 | 2011-11-11 | 具有周围栅极结构的鳍型场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110358467.XA CN103107088B (zh) | 2011-11-11 | 2011-11-11 | 具有周围栅极结构的鳍型场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103107088A CN103107088A (zh) | 2013-05-15 |
| CN103107088B true CN103107088B (zh) | 2016-06-01 |
Family
ID=48314850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110358467.XA Active CN103107088B (zh) | 2011-11-11 | 2011-11-11 | 具有周围栅极结构的鳍型场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103107088B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10424663B2 (en) | 2017-05-23 | 2019-09-24 | International Business Machines Corporation | Super long channel device within VFET architecture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658401A (zh) * | 2004-02-19 | 2005-08-24 | 三星电子株式会社 | 栅极结构、具有栅极结构的半导体器件及形成栅极结构和半导体器件的方法 |
| CN101142686A (zh) * | 2005-01-28 | 2008-03-12 | Nxp股份有限公司 | 制造双栅极fet的方法 |
| US7491995B2 (en) * | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
-
2011
- 2011-11-11 CN CN201110358467.XA patent/CN103107088B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658401A (zh) * | 2004-02-19 | 2005-08-24 | 三星电子株式会社 | 栅极结构、具有栅极结构的半导体器件及形成栅极结构和半导体器件的方法 |
| CN101142686A (zh) * | 2005-01-28 | 2008-03-12 | Nxp股份有限公司 | 制造双栅极fet的方法 |
| US7491995B2 (en) * | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103107088A (zh) | 2013-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153657B2 (en) | Semiconductor devices comprising a fin | |
| US7842955B2 (en) | Carbon nanotube transistors on a silicon or SOI substrate | |
| TW594990B (en) | Structure of multiple-gate transistor and method for manufacturing the same | |
| CN106328538B (zh) | 自对准硅锗鳍式fet | |
| KR100748261B1 (ko) | 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법 | |
| WO2009150999A1 (ja) | ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路 | |
| US20170054003A1 (en) | Confined Epitaxial Regions for Semiconductor Devices and Methods of Fabricating Semiconductor Devices Having Confined Epitaxial Regions | |
| US9478641B2 (en) | Method for fabricating FinFET with separated double gates on bulk silicon | |
| TW201701481A (zh) | 用於ｐｍｏｓ整合之第ｉｖ族電晶體 | |
| WO2012159424A1 (zh) | 一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法 | |
| CN103311123B (zh) | 半导体器件制造方法 | |
| US9735362B2 (en) | Tunneling nanotube field effect transistor and manufacturing method thereof | |
| US8580634B1 (en) | Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation | |
| Li et al. | First demonstration of novel vertical gate-all-around field-effect-transistors featured by self-aligned and replaced high-κ metal gates | |
| CN103000524B (zh) | 鳍型场效应晶体管及其制造方法 | |
| US8658461B2 (en) | Self aligned carbide source/drain FET | |
| Xiao et al. | Vertical C-shaped-channel nanosheet FETs featured with precise control of both channel-thickness and gate-length | |
| US20150140758A1 (en) | Method for fabricating finfet on germanium or group iii-v semiconductor substrate | |
| US20090325370A1 (en) | Field-effect transistor structure and fabrication method thereof | |
| Xiao et al. | Vertical n-type and p-type nanosheet FETs with C-shaped channel | |
| CN103107088B (zh) | 具有周围栅极结构的鳍型场效应晶体管及其制造方法 | |
| Xie et al. | Demonstration of Germanium Vertical Gate-All-Around Field-Effect Transistors Featured by Self-Aligned High-κ Metal Gates with Record High Performance | |
| CN103377927B (zh) | 悬浮纳米线场效应晶体管及其形成方法 | |
| TWI628703B (zh) | 環閘極iii-v族量子井電晶體及鍺無接面電晶體及其製造方法 | |
| TWI556439B (zh) | 用於ｐｍｏｓ整合之第ｉｖ族電晶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |