CN103811323B - 鳍部的制作方法、鳍式场效应晶体管及其制作方法 - Google Patents

鳍部的制作方法、鳍式场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN103811323B
CN103811323B CN201210454786.5A CN201210454786A CN103811323B CN 103811323 B CN103811323 B CN 103811323B CN 201210454786 A CN201210454786 A CN 201210454786A CN 103811323 B CN103811323 B CN 103811323B
Authority
CN
China
Prior art keywords
fin
preparation
groove
silica
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210454786.5A
Other languages
English (en)
Other versions
CN103811323A (zh
Inventor
隋运奇
张海洋
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210454786.5A priority Critical patent/CN103811323B/zh
Publication of CN103811323A publication Critical patent/CN103811323A/zh
Application granted granted Critical
Publication of CN103811323B publication Critical patent/CN103811323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种鳍部的制作方法，包括：在半导体衬底上形成图形化的硬掩膜层；接着在所述图形化的硬掩膜层的侧壁形成侧墙；然后以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀形成逐渐变窄的沟槽；再接着在所述沟槽内填入氧化硅，而后去除沟槽内的部分氧化硅，并保留部分高度的氧化硅；随后去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀以得到鳍式场效应晶体管的鳍部，所述鳍部位于沟槽开口处与底部处的侧壁分别与所述半导体衬底平面所成角度的范围为80度-85度、70度-80度。基于上述鳍部的制作方法，本发明还提供了鳍式场效应晶体管及其制作方法。采用本发明的技术方案，鳍部的高度易于控制，且鳍式场效应晶体管的响应时间短。

Description

鳍部的制作方法、鳍式场效应晶体管及其制作方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍部的制作方法、鳍式场效应晶体管及其制作方法。
背景技术
随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，CriticalDimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管（FinFET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，其包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于FinFET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US20110068405A1”的美国专利。
但是，现有技术在刻蚀形成鳍式场效应晶体管的鳍部过程中，其高度及形状难以控制，不利于对沟道施加拉应力或压应力，造成鳍式场效应晶体管的响应速度过慢。
发明内容
本发明解决的问题是提出一种新的鳍部的制作方法、鳍式场效应晶体管及其制作方法，以改善现有的鳍部高度及形状难以控制，不利于对沟道施加拉应力或压应力，造成鳍式场效应晶体管的响应速度过慢。
为解决上述问题，本发明提供一种鳍部的制作方法，包括：
在半导体衬底上形成图形化的硬掩膜层；
在所述图形化的硬掩膜层的侧壁形成侧墙；
以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀形成逐渐变窄的沟槽；
在所述沟槽内填入氧化硅，而后去除沟槽内的部分氧化硅，并保留部分高度的氧化硅；
去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀以得到鳍式场效应晶体管的鳍部，所述鳍部位于沟槽开口处与底部处的侧壁分别与所述半导体衬底平面所成角度的范围为80度-85度、70度-80度。
可选地，所述硬掩膜层为氮化硅、氧化硅、氮化硅三层结构。
可选地，所述图形化的硬掩膜层采用自对准双重曝光工艺形成。
可选地，保留的氧化硅的高度与去除的氧化硅的高度之比范围为：1-1:2。
可选地，所述侧墙的宽度与图形化的硬掩膜层的宽度之比范围为：1-1:2。
可选地，所述侧墙的材质为氮化硅。
可选地，在所述图形化的硬掩膜层的侧壁形成侧墙，包括：先在所述图形化的硬掩膜层上形成氧化硅层，之后在所述侧壁的氧化硅层上形成氮化硅侧墙。
可选地，氮化硅侧墙的去除采用热磷酸。
可选地，第二刻蚀后，去除所述沟槽内保留的部分高度的氧化硅。
可选地，去除沟槽内的部分氧化硅采用HF酸。
可选地，去除沟槽内的部分氧化硅的速率为
可选地，所述硬掩膜层在所述第二刻蚀完毕时消耗完毕。
可选地，去除所述沟槽内的保留的部分高度的氧化硅采用HF酸。
可选地，去除所述沟槽内的保留的部分高度的氧化硅还采用臭氧。
可选地，去除所述沟槽内的保留的部分高度的氧化硅的速率为
本发明还提供一种鳍式场效应晶体管的制作方法，包括：
在制作完鳍式场效应晶体管的鳍部后，在所述鳍部上预定位置进行离子注入形成源区与漏区，之后在所述源区与漏区之间的沟道区上形成栅极氧化层及栅极。
相应地，本发明也提供了一种根据上述制作方法形成的鳍式场效应晶体管。
与现有技术相比，本发明具有以下优点：
1）本发明通过首先在半导体衬底上形成图形化的硬掩膜层；接着在所述图形化的硬掩膜层的侧壁形成侧墙；然后以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀形成逐渐变窄的沟槽；再接着在所述沟槽内填入氧化硅，而后去除沟槽内的部分氧化硅，并保留部分高度的氧化硅；随后去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀以得到鳍式场效应晶体管的鳍部，所述鳍部位于沟槽开口处与底部处的侧壁分别与所述半导体衬底平面所成角度的范围为80度-85度、70度-80度。如此利用了沟槽底部保留的部分高度的氧化硅作为第二刻蚀的终止层，使得沟槽之间形成的鳍部的高度易于控制；此外，通过两次刻蚀，使得沟槽侧壁的顶部部分为硅的551晶系（与所述半导体衬底平面所成角度的范围为80度-85度），其表面较为平滑，从而使得所述鳍部的顶部具有较快的载流子迁移速度，沟槽侧壁的底部部分与半导体衬底所在平面所成角度的范围为70度-80度，易于后续材料填充且易于对沟道施加拉应力与压应力。
2）可选方案中，半导体衬底上的图形化的硬掩膜层是通过自对准双重曝光工艺形成的，如此缩小了鳍部之间的距离，提高了器件密度。
3）可选方案中，去除沟槽内的部分氧化硅的速率为采用较小的去除速率以实现精确量的去除，即实现了鳍部高度的精确控制。
4）可选方案中，去除所述沟槽内的保留的部分高度的氧化硅采用HF酸与臭氧，去除所述沟槽内的保留的部分高度的氧化硅的速率为臭氧的使用及较慢的去除速率，能提高沟槽内侧壁的光滑度。
附图说明
图1是现有技术的鳍式场效应晶体管结构示意图；
图2是本发明实施例提供的鳍式场效应晶体管的制作方法流程图；
图3至图9是图2中各步骤对应的结构示意图。
具体实施方式
现有技术的制作方法形成的鳍式场效应晶体管，其鳍部高度及形状难以控制，不利于对沟道施加拉应力或压应力，这会造成鳍式场效应晶体管的响应速度过慢。针对上述问题，本发明提出下述方法形成鳍式场效应晶体管：首先在半导体衬底上形成图形化的硬掩膜层；接着在所述图形化的硬掩膜层的侧壁形成侧墙；然后以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀形成逐渐变窄的沟槽；再接着在所述沟槽内填入氧化硅，CMP后去除部分以保留部分高度的氧化硅；随后去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀以得到鳍式场效应晶体管的鳍部，所述鳍部位于沟槽开口处与底部处的侧壁分别与所述半导体衬底平面所成角度的范围为80度-85度、70度-80度。利用了沟槽底部保留的部分高度的氧化硅作为第二刻蚀的终止层，使得沟槽之间形成的鳍部的高度易于控制；此外，通过侧墙底部尺寸与硬掩膜的尺寸之比、第一次刻蚀形成沟槽的深度及沟槽内去除氧化硅的高度控制及两次刻蚀工艺，使得沟槽侧壁的顶部部分主要为硅的551晶系，对应的侧壁表面较为平滑，从而使得所述鳍部的顶部具有较快的载流子迁移速度，沟槽侧壁的底部部分与半导体衬底所在平面所成角度的范围为70度-80度，易于后续材料填充且易于对沟道施加拉应力与压应力。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。由于本发明重在解释原理，因此，未按比例制图。
图2所示为本实施例提供的鳍式场效应晶体管的制作方法的流程图，图3-图9为图2中各步骤对应的结构示意图。以下进行具体介绍。
首先，执行步骤S11，如图3所示的剖面示意图，首先在半导体衬底20上形成图形化的硬掩膜层21。
半导体衬底20可以是单晶硅、多晶硅或非晶硅；半导体衬底20也可以是硅、锗、砷化镓或硅锗化合物；半导体衬底20还可以具有外延层或绝缘体上的硅衬底（SOI衬底）；半导体衬底20还可以是其它半导体材料，这里不再一一列举。
本步骤中的硬掩膜层21，可以为现有的硬掩膜材质，例如氮化硅或氧化硅。本实施例中，为实现良好的转移效果，优选为氮化硅层211、氧化硅层212、氮化硅层213三层结构。图形化的过程可以为光刻、刻蚀。为提高器件的密集度，图形化的过程可以采用自对准双重曝光工艺（SADP，SelfAlignedDoublePatterning）形成，相对于普通光刻、刻蚀工艺，该自对准双重曝光工艺可以将特征尺寸缩小一半。
接着，执行步骤S12，在所述图形化的硬掩膜层21的侧壁形成侧墙22。
如图4所示，本步骤中的侧墙22可以包括氧化硅层221与氮化硅层222，氧化硅层221具体形成方法为：采用硅烷与氧气作为前驱物通过化学气相沉积形成均等厚度的一层，或通过四乙基硅烷与臭氧作为前驱物反应生成。其它实施例中，也可以通过物理气相沉积淀积而成。氮化硅层222也可以通过物理气相沉积或化学气相沉积形成均等厚度的一层，之后通过回蚀（无掩膜板刻蚀）形成侧墙。
考虑到后续步骤形成的鳍部25（两沟槽23之间）的形状，侧墙22的宽度W2与硬掩膜层21的宽度W1之比优选：1-1:2。
然后执行步骤S13，如图5所示，以侧墙22为掩膜，对半导体衬底20进行第一刻蚀形成逐渐变窄的沟槽23。
本步骤的刻蚀为干法刻蚀，本步骤的刻蚀气体例如为溴化氢、六氟化硫及氦气，电源功率范围为1100至1250W，偏压功率为200至220瓦，压力为20-20mTorr，得到逐渐变窄的沟槽23，其中，逐渐变窄是指从沟槽23开口处到沟槽23底部逐渐变窄。
再接着执行步骤S14，如图6所示，在沟槽23内填入氧化硅24，而后去除沟槽23内的部分氧化硅24，并保留部分高度的氧化硅24。
在沟槽23内填入氧化硅24后，化学机械研磨（CMP）后去除沟槽23外的氧化硅24。
本步骤中，位于半导体衬底20内的被去除氧化硅24的深度h1为鳍式场效应晶体管的鳍部的高度，考虑到后续步骤形成的鳍部25的形状，保留的氧化硅24的高度h2与去除的氧化硅24的高度h1之比优选：1-1:2。
本步骤在去除氧化硅24时采用HF酸，此外，为精确控制鳍部的高度的高度，本步骤的去除速率优选较小，例如为
随后执行步骤S15，如图7所示，去除侧墙22，接着，参照图8所示的截面图与图9所示的立体图，以硬掩膜层21为掩膜对沟槽23进行第二刻蚀以得到鳍式场效应晶体管的鳍部25，鳍部25位于沟槽23开口处的侧壁与半导体衬底20平面所成角度α的范围为80度-85度，位于沟槽23底部处的侧壁与半导体衬底20平面所成角度β的范围为70度-80度。
本步骤中，对氮化硅侧墙222的去除采用热磷酸，对于氧化硅侧墙221的去除采用HF酸。
本第二刻蚀为干法刻蚀，采用的刻蚀气体例如为溴化氢、六氟化硫、氧气及氦气，电源功率范围为1100至1250W，偏压功率为200至220瓦，压力为20-20mTorr。优选地，氧气流量与溴化氢流量之比为1:15-1:10，六氟化硫流量与溴化氢流量之比为1:3-1:6。利用了沟槽23内部分高度的氧化硅24作为刻蚀终止层，形成的鳍部25上部与下部具有不同的角度，具体地，上部为硅的551面，与半导体衬底20平面（也称主平面）所成角度α的范围为80度-85度，优选82度，该上部平面较为光滑，且该角度有利于提高电子迁移速率；底部处与半导体衬底20平面（也称主平面）所成角度β的范围为70度-80度，该角度较为平坦，利于对其内填充后续材质，且若形成的鳍式场效应晶体管为NMOS晶体管，在该沟槽23内填充拉应力材料时，该角度利于对鳍式场效应晶体管的沟道施加拉应力，若形成的鳍式场效应晶体管为PMOS晶体管，在该沟槽23内填充压应力材料时，该角度利于对鳍式场效应晶体管的沟道施加压应力。
在第一刻蚀与第二刻蚀中，硬掩膜层22的厚度逐渐消耗，优选地，硬掩膜层22的厚度在第二刻蚀完毕时消耗完毕。
之后，为方便后续对沟槽23进行填充，预先执行步骤S16，去除沟槽23内保留的部分高度的氧化硅24。
一般情况下，各鳍式场效应晶体管之间无需深沟槽进行隔离，因而，本步骤对较深沟槽23内的保留的部分高度的氧化硅24去除后进行相应应力层制作后在该沟槽12内填充硅。本步骤氧化硅24采用HF酸去除，此外，为提高沟槽内侧壁的光滑度，在去除时同时通入臭氧，为进一步地提高沟槽内侧壁的光滑度，此外，去除氧化硅的速率优选较慢，例如
综上，与现有技术相比，本发明具有以下优点：
本发明通过首先在半导体衬底20上形成图形化的硬掩膜层21；接着在图形化的硬掩膜层21的侧壁形成侧墙22；然后以侧墙22为掩膜，对半导体衬底20进行第一刻蚀形成逐渐变窄的沟槽23；再接着在沟槽23内填入氧化硅，CMP后去除部分以保留部分高度的氧化硅24；随后去除侧墙22，以硬掩膜层21为掩膜对沟槽23进行第二刻蚀以得到鳍式场效应晶体管的鳍部25，鳍部25位于沟槽23开口处的侧壁与位于底部处的侧壁分别与半导体衬底20平面所成角度α、β的范围为80度-85度、70度-80度。如此利用了沟槽23底部保留的部分高度的氧化硅24作为第二刻蚀的终止层，使得沟槽23之间形成的鳍部25的高度易于控制；此外，通过两次刻蚀，使得沟槽侧壁23的顶部部分为硅的551晶系（与半导体衬底20平面所成角度α的范围为80度-85度），其表面较为平滑，从而使得鳍部25的顶部具有较快的载流子迁移速度，沟槽23侧壁的底部处部分与半导体衬底20所在平面所成角度β的范围为70度-80度，易于后续材料填充且易于对沟道施加拉应力与压应力，使得鳍式场效应晶体管的响应时间短。
除了制作鳍式场效应晶体管的鳍部25，本实施例还提供了一种鳍式场效应晶体管的制作方法，即在制作完鳍部25后，还在鳍部25上预定位置进行离子注入形成源区与漏区，之后在源区与漏区之间的沟道区上形成栅极氧化层及栅极。
相应地，上述完成了鳍式场效应晶体管的制作。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种鳍部的制作方法，其特征在于，包括：
在半导体衬底上形成图形化的硬掩膜层；
在所述图形化的硬掩膜层的侧壁形成侧墙；
以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀形成逐渐变窄的沟槽；
在所述沟槽内填入氧化硅，而后去除沟槽内的部分氧化硅，并保留部分高度的氧化硅；
去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀以得到鳍式场效应晶体管的鳍部，所述鳍部位于沟槽开口处的侧壁与所述半导体衬底平面所成角度的范围为80度-85度，所述鳍部位于沟槽底部处的侧壁与所述半导体衬底平面所成角度的范围为70度-80度，且所述鳍部位于沟槽开口处的侧壁、位于沟槽底部处的侧壁分别与所述半导体衬底平面所成角度不等。
2.根据权利要求1所述的制作方法，其特征在于，所述硬掩膜层为氮化硅、氧化硅、氮化硅三层结构。
3.根据权利要求1或2所述的制作方法，其特征在于，所述图形化的硬掩膜层采用自对准双重曝光工艺形成。
4.根据权利要求1所述的制作方法，其特征在于，保留的氧化硅与去除的氧化硅的高度之比范围为：1-1:2。
5.根据权利要求1所述的制作方法，其特征在于，所述侧墙与图形化的硬掩膜层的宽度之比范围为：1-1:2。
6.根据权利要求1所述的制作方法，其特征在于，所述侧墙的材质为氮化硅。
7.根据权利要求1或6所述的制作方法，其特征在于，在所述图形化的硬掩膜层的侧壁形成侧墙，包括：先在所述图形化的硬掩膜层上形成氧化硅层，之后在所述侧壁的氧化硅层上形成氮化硅侧墙。
8.根据权利要求7所述的制作方法，其特征在于，氮化硅侧墙的去除采用热磷酸。
9.根据权利要求1所述的制作方法，其特征在于，第二刻蚀后，去除所述沟槽内保留的部分高度的氧化硅。
10.根据权利要求1所述的制作方法，其特征在于，去除沟槽内的部分氧化硅采用HF酸。
11.根据权利要求1所述的制作方法，其特征在于，去除沟槽内的部分氧化硅的速率为
12.根据权利要求1所述的制作方法，其特征在于，所述硬掩膜层在所述第二刻蚀完毕时消耗完毕。
13.根据权利要求9所述的制作方法，其特征在于，去除所述沟槽内保留的部分高度的氧化硅采用HF酸。
14.根据权利要求13所述的制作方法，其特征在于，去除所述沟槽内保留的部分高度的氧化硅还采用臭氧。
15.根据权利要求9或13或14所述的制作方法，其特征在于，去除所述沟槽内保留的部分高度的氧化硅的速率为
16.一种鳍式场效应晶体管的制作方法，其特征在于，包括：
根据权利要求1-15任意一项所述的制作方法制作鳍式场效应晶体管的鳍部；
在所述鳍部上预定位置进行离子注入形成源区与漏区；
在所述源区与漏区之间的沟道区上形成栅极氧化层及栅极。
17.一种根据权利要求16所述制作方法形成的鳍式场效应晶体管。
CN201210454786.5A 2012-11-13 2012-11-13 鳍部的制作方法、鳍式场效应晶体管及其制作方法 Active CN103811323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210454786.5A CN103811323B (zh) 2012-11-13 2012-11-13 鳍部的制作方法、鳍式场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210454786.5A CN103811323B (zh) 2012-11-13 2012-11-13 鳍部的制作方法、鳍式场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN103811323A CN103811323A (zh) 2014-05-21
CN103811323B true CN103811323B (zh) 2016-05-25

Family

ID=50707934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210454786.5A Active CN103811323B (zh) 2012-11-13 2012-11-13 鳍部的制作方法、鳍式场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN103811323B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332408A (zh) * 2014-10-17 2015-02-04 上海集成电路研发中心有限公司 一种鳍式场效应晶体管鳍部的制作方法
KR102479892B1 (ko) * 2015-09-18 2022-12-20 삼성전자주식회사 반도체 장치
CN107591327B (zh) * 2016-07-06 2019-12-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN109216257B (zh) * 2017-07-03 2020-12-15 无锡华润上华科技有限公司 Ldmos的隔离结构的制造方法
CN111627808B (zh) * 2019-02-28 2023-10-20 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN112309856B (zh) * 2019-07-24 2022-08-23 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303975A (zh) * 2007-05-07 2008-11-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法
CN101490821A (zh) * 2006-07-14 2009-07-22 美光科技公司 亚分辨率硅特征及其形成方法
CN102034868A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 半导体装置及场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490821A (zh) * 2006-07-14 2009-07-22 美光科技公司 亚分辨率硅特征及其形成方法
CN101303975A (zh) * 2007-05-07 2008-11-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法
CN102034868A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 半导体装置及场效应晶体管

Also Published As

Publication number Publication date
CN103811323A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
US8455313B1 (en) Method for fabricating finFET with merged fins and vertical silicide
US7402856B2 (en) Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
KR101229709B1 (ko) 인터디바이스 ｓｔｉ 영역의 제조 및 상이한 유전체 물질을 이용한 인트라디바이스 ｓｔｉ 영역
US9640441B2 (en) Voids in STI regions for forming bulk FinFETs
CN103811323B (zh) 鳍部的制作方法、鳍式场效应晶体管及其制作方法
US8519481B2 (en) Voids in STI regions for forming bulk FinFETs
US10964600B2 (en) Semiconductor structures
TWI641031B (zh) 鰭式場效電晶體的製造方法
CN105097701A (zh) 静态存储单元的形成方法
US9716096B1 (en) Semiconductor structure with feature spacer and method for manufacturing the same
KR20170032812A (ko) 반도체 디바이스 및 그 제조 방법
JP2013065672A (ja) 半導体装置および半導体装置の製造方法
CN104103516A (zh) 浅沟槽隔离结构及其形成方法
KR20130129867A (ko) 대안적인 채널 물질들로 핀펫 디바이스들을 형성하는 방법
CN105679824A (zh) 鳍式场效应晶体管及其制造方法
CN104347409B (zh) 半导体结构的形成方法
CN108807179B (zh) 半导体结构及其形成方法
CN106952819B (zh) 鳍式场效应晶体管的形成方法
CN103594362A (zh) 鳍式场效应晶体管及其制造方法
CN104332408A (zh) 一种鳍式场效应晶体管鳍部的制作方法
CN105632926A (zh) 鳍式场效应晶体管的形成方法
KR20090003726A (ko) Ｓｏｉ 소자 및 그의 제조방법
CN104103506A (zh) 半导体器件制造方法
CN110349913B (zh) 半导体结构及其形成方法
KR100833595B1 (ko) 돌기형 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170527

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: SMIC new IC technology research and development (Shanghai) Co., Ltd.

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation