CN101303975A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN101303975A
CN101303975A CNA2007101547504A CN200710154750A CN101303975A CN 101303975 A CN101303975 A CN 101303975A CN A2007101547504 A CNA2007101547504 A CN A2007101547504A CN 200710154750 A CN200710154750 A CN 200710154750A CN 101303975 A CN101303975 A CN 101303975A
Authority
CN
China
Prior art keywords
effect transistor
field effect
mask layer
fin
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101547504A
Other languages
English (en)
Other versions
CN100580888C (zh
Inventor
徐祖望
丁致远
钟堂轩
苏怡年
蔡嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101303975A publication Critical patent/CN101303975A/zh
Application granted granted Critical
Publication of CN100580888C publication Critical patent/CN100580888C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Abstract

本发明提供一种鳍式场效应晶体管及其形成方法，此鳍式场效应晶体管包括：半导体衬底，具有鳍状物结构，介于包含顶部与底部的两个沟槽之间；浅沟槽隔离物，形成于该沟槽的底部；栅极电极，位于该鳍状物结构以及该浅沟槽隔离物的上方，其中该栅极电极大体上垂直于该鳍状物结构；栅极介电层，沿着该鳍状物结构的侧壁形成；以及源极/漏极掺杂区域，形成于该鳍状物结构之中。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及一种半导体的制造技术，特别涉及一种场效应晶体管及其形成方法。
背景技术
例如双栅极金属氧化物半导体场效应应晶体管(metal oxide transistorfield transistor；MOSFET)结构的鳍式场效应晶体管(fin field transistor；FinFET)包括形成于直立式的硅鳍状物之中的通道。鳍式场效应晶体管的应用广泛，例如可使用于电子产品的例如数位处理上。如同其他晶体管装置一样，为了改善集成电路的效能及成本，鳍式场效应晶体管的尺寸也持续地缩小。当鳍式场效应晶体管装置进一步地微型化时，装置密度会增加。而为了制造需要较小尺寸的鳍式场效应晶体管的图案时，在制造的技术上，会变得愈来愈具挑战性。
鳍状物所需的宽度，已经超越现行可用的光刻技术的分辨率的或是分辨能力，因此，必须使用不同于标准光刻工艺(photolithography)的制造技术。这些技术通常会形成比起想要的最终尺寸还要大的硅结构，然后经由各种方式修整(trimming)硅结构的尺寸，直到想要的尺寸为止，然而这些技术仍有许多缺点而无法被接受。修整尺寸过大的硅鳍状物的方法之一为，利用反应性离子蚀刻法，由原来过度定义的尺寸修整而缩小硅鳍状物的尺寸，而由于技术节点(technology node)变得小于这个尺寸，因此，上述方法不可实行。再者，由于反应性离子蚀刻法会导致鳍状物具有粗糙的表面，此粗糙表面会导致完成的晶体管具有较差的电子性能。
Ahmed等人的美国专利第6,812,119号公开了一种双栅极鳍式场效应晶体管，其通过氧化鳍状物使鳍状物变窄。此用于双栅极鳍式场效应晶体管的鳍状物的形成方法包括形成第二半导体材料层于第一半导体材料层上，以及形成双覆盖物(cap)于上述第二导体材料层，此形成方法还包括在双覆盖物每一个邻接侧形成间隔件(spacer)，以及在上述双覆盖物下方的第一半导体材料层中形成双鳍状物。此形成方法也包括薄化上述双鳍状物以形成变窄的双鳍状物。
然而，先前技术仍有鳍状物过度定义(overdefined)的尺寸或者表面粗糙度衍生的相关问题。
发明内容
有鉴于此，本发明提供一种鳍式场效应晶体管及其形成方法，其目的在于改善现有技术对于鳍状物的过度定义尺寸进行修整而产生的工艺复杂度的问题，或者改善表面粗糙度所导致的鳍式场效应晶体管的电子效能不佳的问题。
根据上述目的，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在该半导体衬底上方形成第一掩模层；在该第一掩模层上方形成第二掩模层；在该第二掩模层上方形成光致抗蚀剂图案，其具有第一宽度；利用该光致抗蚀剂图案作为蚀刻掩模，并且蚀刻该第二掩模层；修整该光致抗蚀剂图案，以形成修整后的光致抗蚀剂图案，具有第二宽度，其小于该第一宽度；利用该修整后的光致抗蚀剂图案作为蚀刻掩模，并且蚀刻该第二掩模层以及该第一掩模层，以形成由该第一掩模层以及该第二掩模层构成的叠层掩模；以及蚀刻该半导体衬底以形成鳍状物结构，其介于两个沟槽之间。
根据本发明的鳍式场效应晶体管的形成方法，还包括：在形成所述光致抗蚀剂图案之前，在第二掩模层上方形成底部抗反射层。
根据本发明的鳍式场效应晶体管的形成方法，还包括：在所述半导体衬底上方形成第一氧化层；以及在第一掩模层上方形成第二氧化层。
根据本发明的鳍式场效应晶体管的形成方法，还包括：填入隔离层于所述沟槽之中；凹蚀所述隔离层，以留下浅沟槽隔离物以及形成凹陷部于所述浅沟槽隔离物的上方；以及在所述叠层掩模以及所述浅沟槽隔离物上方形成栅极电极，其中所述栅极电极大体上垂直于所述鳍状物结构。
根据本发明的鳍式场效应晶体管的形成方法，还包括：在凹蚀所述隔离层之前，使用所述叠层掩模为停止层，并平坦化所述隔离层。
根据本发明的鳍式场效应晶体管的形成方法，还包括去除所述叠层掩模的所述第二掩模层。
根据本发明的鳍式场效应晶体管的形成方法，还包括在凹蚀所述隔离层之后，沿着所述鳍状物结构的侧壁形成栅极介电层。
根据本发明的鳍式场效应晶体管的形成方法，其中所述第一掩模层以及所述第二掩模层由不同的材料构成。
根据本发明的鳍式场效应晶体管的形成方法，其中形成所述栅极电极的步骤包括：在所述叠层掩模以及所述浅沟槽隔离物上形成金属层；在所述金属层上形成硬掩模层，其中所述硬掩模层以及所述第一掩模层由不同材料构成；以及蚀刻所述金属层以形成所述栅极电极。
根据本发明的鳍式场效应晶体管的形成方法，其中所述修整后的光致抗蚀剂图案系由激光修整方式或蚀刻修整方式形成。
根据上述目的，本发明另提供一种鳍式场效应晶体管，包括：半导体衬底，具有鳍状物结构，介于包含顶部与底部的两个沟槽之间；浅沟槽隔离物，形成于该沟槽的底部；栅极电极，位于该鳍状物结构以及该浅沟槽隔离物的上方，其中该栅极电极大体上垂直于该鳍状物结构；栅极介电层，沿着该鳍状物结构的侧壁形成；以及源极/漏极掺杂区域，形成于该鳍状物结构之中。
根据本发明的鳍式场效应晶体管，还包括掩模层，介于所述鳍状物结构以及所述栅极电极之间。
根据本发明的鳍式场效应晶体管，还包括氧化层，介于所述掩模层以及所述鳍状物结构之间。
根据本发明的鳍式场效应晶体管，其中所述鳍状物结构朝着所述鳍状物结构的顶部逐渐变窄的结构。
根据本发明的鳍式场效应晶体管，其中所述浅沟槽隔离物具有圆化的顶部以及圆化的底部。
本发明可改善鳍式场效应晶体管的工艺复杂度和电子性能。
附图说明
图1至图11b为显示本发明一个实施例的鳍式场效应晶体管的制造流程的剖面图或立体图。
图12a至图13b显示本发明另一实施例的鳍式场效应晶体管的制造流程的剖面图或立体图。
其中，附图标记说明如下：
10～鳍式场效应晶体管
100～半导体衬底
102、102a、102b～第一氧化层
104、104a、104b～第一掩模层
106、106a～第二氧化层
108、108a、108b～第二掩模层
110、110a、110b～底部抗反射层
112～光致抗蚀剂图案
112a～修整后的光致抗蚀剂图案
120～叠层掩模
W1～第一宽度
W2～第二宽度
122～鳍状物结构
115～沟槽
θ～鳍状物结构122的侧壁与上表面的夹角
124～隔离层
124a～中间隔离层
124b～浅沟槽隔离物
125～凹陷部
126～栅极介电层
128～栅极电极
130～硬掩模
132～源极/漏极掺杂区域
具体实施方式
以下配合图式及各实施例以更详细地说明本发明。图1至图11b为显示本发明一个实施例的鳍式场效应晶体管的制造流程的剖面图或立体图。
如图1所示，提供例如硅衬底或硅锗衬底的半导体衬底100。接着，可视需要，利用热氧化法(thermal oxidation)在半导体衬底100上方形成厚度例如至的第一氧化层102，例如为二氧化硅层。第一氧化层102有助于提升半导体衬底100以及后续步骤形成的第一掩模层104之间的粘合度。
利用化学气相沉积法在第一氧化层102上方形成第一掩模层104，具体而言，例如以二氯硅烷(SiH2Cl2)以及氨气(NH3)为反应气体，并采用等离子加强型化学气相沉积法(plasma enhanced chemical vapor deposition；PECVD)或低压化学气相沉积法(low pressure chemical vapor deposition；LPCVD)来形成氮化硅层，以作为第一掩模层104。本发明另一实施例中，可利用氮化钛、碳化硅或碳氧化硅来取代氮化硅。再者，上述第一掩模层104的厚度介于至之间，例如为大约
Figure A20071015475000085
利用等离子加强化学气相沉积法，视需要在第一掩模层104上形成例如二氧化硅的第二氧化层106，其厚度例如为
Figure A20071015475000086
至
Figure A20071015475000087
第二氧化层106有助于提升第一掩模层104以及后续形成的第二掩模层108之间的粘合度。
其次，利用化学气相沉积法在第二氧化层106上方形成第二掩模层108，具体而言，例如以硅烷(SiH4)以及氨气(NH3)以及二氧化氮(NO2)为反应气体，并采用等离子加强型化学气相沉积法或低压化学气相沉积法来形成氮氧化硅(SiON)层，以作为第二掩模层108。本发明另一实施例中，可利用氮化钛、碳化硅或碳氧化硅来取代氮氧化硅(SiON)层。再者，上述第二掩模层108的厚度介于至
Figure A20071015475000089
之间，例如为大约第二掩模层108与第一掩模层104最好是采用不同的材料构成。
请参照图2以及图3，为了抑制驻波效应(standing wave effect)以及由薄膜干涉(film interference)造成的反射刻痕(reflective notching)，以提升关键尺寸的控制，可视需要在第二掩模层108上形成底部抗反射层(bottomanti-reflective coating)110。底部抗反射层110可包含以碳为主的有机材料或者例如肟化硅(silicon oxime，SiOxNy:Hz)、氮氧化硅或氮化硅等无机材料。本发明另一实施例中，可在形成底部抗反射层110之前，在第二掩模层108的表面还形成额外的二氧化硅层(图未显示)。接下来，利用包括光致抗蚀剂涂布、软烤、曝光、显影、硬烤等步骤的光刻工艺，在底部抗反射层110以及第二掩模层108的上方形成具有第一宽度W1的光致抗蚀剂图案112，上述第一宽度W1例如为
Figure A20071015475000091
至
Figure A20071015475000092
然后，利用光致抗蚀剂图案112作为蚀刻掩模，蚀刻底部抗反射层110与第二掩模层108，直到露出第二氧化层106，以留下底部抗反射层110a以及第二掩模层108a。也就是说，在第二掩模层108以及底部抗反射层110的蚀刻过程中，第二氧化层106是作为蚀刻停止层。接下来，请参照图4，利用激光修整方式、蚀刻修整方式、热修整方式或是湿式化学浸润方式以进行光致抗蚀剂图案112的修整步骤，以形成修整后的光致抗蚀剂图案112a。上述修整后的光致抗蚀剂图案112a具有小于第一宽度W1的第二宽度W2，修整后的光致抗蚀剂图案112a的厚度也可能小于光致抗蚀剂图案112的厚度。第二宽度W2大约介于
Figure A20071015475000093
至
Figure A20071015475000094
之间，较佳为
Figure A20071015475000095
至
Figure A20071015475000096
之间。然后，利用修整后的光致抗蚀剂图案112a作为蚀刻掩模，蚀刻底部抗反射层110a、第二掩模层108a、第二氧化层106、第一掩模层104以及第一氧化层102，直到露出半导体衬底100为止，以留下由第二掩模层108b、第二氧化层106a、第一掩模层104a、第一氧化层102a构成的叠层掩模(stackedmask)120。
图3显示第二掩模层108具体的蚀刻工艺，而图4显示蚀刻第二掩模层108后的光致抗蚀剂图案112的修整工艺。本发明另一实施例中，可先进行光致抗蚀剂图案112的修整工艺以形成修整后的光致抗蚀剂图案112a之后，再蚀刻第二掩模层108、第二氧化层106、第一掩模层104以及第一氧化层102。
请参照图4以及图5，利用蚀刻或是含有氧等离子的灰化工艺以去除修整后的光致抗蚀剂图案112a以及底部抗反射层110b，直到露出第二掩模层108b为止。使用Cl2、HBr及/或SF6为蚀刻气体，并采用变压器耦合式等离子(Transformer Coupled Plasma；TCP)蚀刻机台、电容耦合等离子(CapacitiveCoupling Plasma；CCP)蚀刻机台或者微波顺流(microwave downstream)蚀刻机台，来蚀刻半导体衬底100，此时利用叠层掩模120为蚀刻掩模，以留下沟槽115之间的鳍状物结构122，如图6a以及图6b所示，由于叠层掩模120的宽度小于光致抗蚀剂图案112的第一宽度W1，甚至小于修整后的光致抗蚀剂图案112a的第二宽度W2，所以，鳍状物结构122具有想要的较窄的寛度或尺寸。因此，不需要由原来过度定义的尺寸，进行修整步骤而缩小鳍状物结构122的尺寸，而能够使鳍式场效应晶体管的鳍状物结构具有较窄的尺寸。通过本发明的上述实施例，能够简化鳍式场效应晶体管的工艺复杂度，再者，通过本发明的上述实施例，能够避免因修整鳍状物结构而产生的过度蚀刻的问题。并且，能够避免因修整鳍状物结构而造成的表面粗糙度过大的问题，进行提升鳍式场效应晶体管的电子效能。
鳍状物结构122可以是朝着叠层掩模120为逐渐变窄(tapered)的结构，鳍状物结构122的侧壁与鳍状物结构122的上表面的延伸线的夹角可以是83度至89度之间。
接着，请参照图7，利用高密度等离子化学气相沉积法，并且使用例如硅烷(SiH4)与氧化二氮(N2O)为反应气体，以在半导体衬底100以及叠层掩模120上方形成填入沟槽115的隔离层124，其例如由二氧化硅材料构成。
其次，请参照第8图，进行化学机械研磨法(chemical mechanicalpolishing；CMP)以平坦化隔离层124，此时以叠层掩模120的第二掩模层108b作为研磨停止层，以留下中间隔离层124a。然后，请参照第9a图以及第9b图，进行中间隔离层124a的凹蚀步骤(recessing)，或者去除部分的中间隔离层124a以形成浅沟槽隔离物124b以及位于浅沟槽隔离物124b上方的凹陷部125，使得鳍状物结构122的顶部的侧壁暴露出来。凹陷部125的深度例如为大约
Figure A20071015475000101
至大约
Figure A20071015475000102
之间。接下来，利用干蚀刻或是湿蚀刻来去除第二掩模层108b以及第二氧化层106a。为了修补浅沟槽隔离物124b的轮廓，可视需要将形成有浅沟槽隔离物124b的半导体衬底100施以大约700℃至1000℃的回火步骤，使得浅沟槽隔离物124b具有圆化(rounded)的顶部角落及/或圆化的底部角落。本发明另一实施例中，可在进行上述中间隔离层124a的化学机械研磨的平坦化工艺中，去除一部分的叠层掩模120。亦即，可利用第一掩模层104a作为研磨停止层，然后，在平坦化中间隔离层124a的同时，去除第二掩模层108b以及第二氧化层106a。
接着，请参照图10a以及图10b，利用例如热氧化法，沿着鳍状物结构122的侧壁及上表面成长例如二氧化硅的栅极介电层126。本发明另一实施例中，栅极介电层126可包括氧化铝、氧化镧铝、氮氧化铪、氮氧化硅、氧化锆、氧化铪、氧化镧、氧化钇。栅极介电层126可以利用化学气相沉积法形成，可以是单一层也可以双层或者复合层。栅极介电层126的厚度例如为
Figure A20071015475000111
至
Figure A20071015475000112
较佳为
Figure A20071015475000113
至
Figure A20071015475000114
接着，以使用金属标靶的物理气相沉积法在栅极电极128上方形成例如金属层构成的导电层，然后在上述导电层上形成不同于第一掩模层104a的材料的硬掩模材料层，接着利用光刻工艺的蚀刻步骤来定义上述硬掩模材料层(hard mask material layer)以形成硬掩模130。在本发明一个实施例中，硬掩模130可包括氮氧化硅，再者，此硬掩模130大体上垂直于鳍状物结构122。接着，利用此硬掩模130作为蚀刻掩模，并且蚀刻上述导电层，以形成栅极电极128。栅极电极128的材料可包括钛、钽、钼、钌、钨、或铂或其合金，或者，氮化钛、氮化钽、氮化钼、氮化钨、硅化钛、硅化钽、硅化钼、硅化钨、氧化铟、氧化锡或氧化钌等。
接着，请参照图11a以及图11b，去除第一掩模层104a以及第一氧化层102a直到露出鳍状物结构122的上表面为止，以在栅极电极128的下方留下第一掩模层104b以及第一氧化层102b，此时，硬掩模130是作为蚀刻掩模，然后，利用反应性离子蚀刻或者湿式蚀刻以去除硬掩模130。接下来，从鳍状物结构122的上表面的方向，在鳍状物结构122的顶部植入离子或不纯物以形成源极/漏极掺杂区域132，而形成鳍式场效应晶体管10。
鳍式场效应晶体管10包括形成有鳍状物结构122的半导体衬底100，上述鳍状物结构122是介于沟槽115之间，且沟槽115具有顶部与底部。上述鳍式场效应晶体管10还包括浅沟槽隔离物124b，形成于沟槽115的底部，鳍式场效应晶体管10还包括栅极电极128，其位于鳍状物结构122以及浅沟槽隔离物124b的上方，其中上述栅极电极128大致上垂直于鳍状物结构122。上述鳍式场效应晶体管10还包括栅极介电层126，沿着鳍状物结构122的顶部的侧壁形成，鳍式场效应晶体管10也包括源极/漏极掺杂区域132，也称为“源极/漏极电极”，形成于鳍状物结构122中的顶部。鳍式场效应晶体管10可包括由第一掩模层104b以及第一氧化层102b构成的掩模层，此掩模层介于鳍状物结构122与栅极电极128之间。由于叠层掩模120的一部分可在凹蚀隔离层124之前去除，因此，比起先前技术，此第一掩模层104b以及第一氧化层102b构造具有相对小的厚度，因此，可降低鳍式场效应晶体管的高低起伏(topography)。再者，鳍状物结构122的厚度介于
Figure A20071015475000115
至
Figure A20071015475000116
之间，而沟槽115的顶部的深度大约介于
Figure A20071015475000121
至
Figure A20071015475000122
之间。鳍状物结构122是朝着顶部具有逐渐变窄的结构，较佳者，鳍状物结构122的侧壁与鳍状物结构122的上表面的延伸线的夹角可以是83度至89度之间。
图12a至图13b显示本发明另一实施例的鳍式场效应晶体管的制造流程的剖面图或立体图。
除了在形成栅极介电层126之前去除第一氧化层102a以及第一掩模层104a以露出鳍状物结构122的上表面以外，图12a至图13b所示的具体的鳍式场效应晶体管的制造流程与图9a至图11b所示的鳍式场效应晶体管的制造流程大致上类似。因此，栅极介电层126是沿着鳍状物结构122的侧壁以及上表面形成。
根据上述本发明实施例的鳍式场效应晶体管的制造流程，由于可用来作为浅沟槽隔离物的研磨停止层的第一掩模层104a以及用来转移修整后的光致抗蚀剂图案112a的形状的第二掩模层108b是由不同的材料构成，如此，可改善制造流程的整合度。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许变化与修改，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (15)

1.一种鳍式场效应晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上方形成第一掩模层；
在所述第一掩模层上方形成第二掩模层；
在所述第二掩模层上方形成光致抗蚀剂图案，其具有第一宽度；
利用所述光致抗蚀剂图案作为蚀刻掩模，并且蚀刻所述第二掩模层；
修整所述光致抗蚀剂图案，以形成修整后的光致抗蚀剂图案，具有第二宽度，其小于所述第一宽度；
利用所述修整后的光致抗蚀剂图案作为蚀刻掩模，并且蚀刻所述第二掩模层以及所述第一掩模层，以形成由所述第一掩模层以及所述第二掩模层构成的叠层掩模；以及
蚀刻所述半导体衬底以形成鳍状物结构，其介于两个沟槽之间。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，还包括：
在形成所述光致抗蚀剂图案之前，在第二掩模层上方形成底部抗反射层。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，还包括：
在所述半导体衬底上方形成第一氧化层；以及
在第一掩模层上方形成第二氧化层。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，还包括：
填入隔离层于所述沟槽之中；
凹蚀所述隔离层，以留下浅沟槽隔离物以及形成凹陷部于所述浅沟槽隔离物的上方；以及
在所述叠层掩模以及所述浅沟槽隔离物上方形成栅极电极，其中所述栅极电极大体上垂直于所述鳍状物结构。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，还包括：
在凹蚀所述隔离层之前，使用所述叠层掩模为停止层，并平坦化所述隔离层。
6.如权利要求4所述的鳍式场效应晶体管的形成方法，还包括去除所述叠层掩模的所述第二掩模层。
7.如权利要求4项所述的鳍式场效应晶体管的形成方法，还包括在凹蚀所述隔离层之后，沿着所述鳍状物结构的侧壁形成栅极介电层。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其中所述第一掩模层以及所述第二掩模层由不同的材料构成。
9.如权利要求4所述的鳍式场效应晶体管的形成方法，其中形成所述栅极电极的步骤包括：
在所述叠层掩模以及所述浅沟槽隔离物上形成金属层；
在所述金属层上形成硬掩模层，其中所述硬掩模层以及所述第一掩模层由不同材料构成；以及
蚀刻所述金属层以形成所述栅极电极。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其中所述修整后的光致抗蚀剂图案由激光修整方式或蚀刻修整方式形成。
11.一种鳍式场效应晶体管，包括：
半导体衬底，具有鳍状物结构，介于包含顶部与底部的两个沟槽之间；
浅沟槽隔离物，形成于所述沟槽的底部；
栅极电极，位于所述鳍状物结构以及所述浅沟槽隔离物的上方，其中所述栅极电极大体上垂直于所述鳍状物结构；
栅极介电层，沿着所述鳍状物结构的侧壁形成；以及
源极/漏极掺杂区域，形成于所述鳍状物结构之中。
12.如权利要求11所述的鳍式场效应晶体管，还包括掩模层，介于所述鳍状物结构以及所述栅极电极之间。
13.如权利要求12所述的鳍式场效应晶体管，还包括氧化层，介于所述掩模层以及所述鳍状物结构之间。
14.如权利要求11所述的鳍式场效应晶体管，其中所述鳍状物结构朝着所述鳍状物结构的顶部逐渐变窄的结构。
15.如权利要求11所述的鳍式场效应晶体管，其中所述浅沟槽隔离物具有圆化的顶部以及圆化的底部。
CN200710154750A 2007-05-07 2007-09-13 鳍式场效应晶体管形成方法 Active CN100580888C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/744,896 US8927353B2 (en) 2007-05-07 2007-05-07 Fin field effect transistor and method of forming the same
US11/744,896 2007-05-07

Publications (2)

Publication Number Publication Date
CN101303975A true CN101303975A (zh) 2008-11-12
CN100580888C CN100580888C (zh) 2010-01-13

Family

ID=39968750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710154750A Active CN100580888C (zh) 2007-05-07 2007-09-13 鳍式场效应晶体管形成方法

Country Status (2)

Country Link
US (3) US8927353B2 (zh)
CN (1) CN100580888C (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263017A (zh) * 2010-05-24 2011-11-30 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
CN102427029A (zh) * 2011-08-04 2012-04-25 上海华力微电子有限公司 一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺
CN102446974A (zh) * 2010-10-13 2012-05-09 台湾积体电路制造股份有限公司 Finfet及其制造方法
CN102956482A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102956686A (zh) * 2011-08-18 2013-03-06 中国科学院微电子研究所 一种硅基锗纳米结构衬底及其制备方法
CN103177950A (zh) * 2011-12-22 2013-06-26 台湾积体电路制造股份有限公司 制造鳍器件的结构和方法
CN103187280A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法
CN103199019A (zh) * 2012-01-05 2013-07-10 台湾积体电路制造股份有限公司 具有垂直鳍状件的鳍式场效应晶体管及其形成方法
CN103367442A (zh) * 2012-03-28 2013-10-23 台湾积体电路制造股份有限公司 鳍式场效应晶体管的栅极堆叠件
CN103681336A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN103681330A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍部及其形成方法
WO2014071649A1 (zh) * 2012-11-09 2014-05-15 中国科学院微电子研究所 鳍结构及其制造方法
CN103811323A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 鳍部的制作方法、鳍式场效应晶体管及其制作方法
CN103855027A (zh) * 2012-12-06 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN103855026A (zh) * 2012-12-06 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN103915343A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104752218A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105447555A (zh) * 2014-09-24 2016-03-30 保点系统有限公司 用于制造组合防盗和跟踪标签的过程
CN107026125A (zh) * 2015-12-31 2017-08-08 台湾积体电路制造股份有限公司 半导体器件的制造方法
CN107447254A (zh) * 2016-06-01 2017-12-08 台湾积体电路制造股份有限公司 制造具有钙钛矿单晶结构的材料的方法
WO2019014957A1 (en) * 2017-07-18 2019-01-24 Hong Kong Applied Science and Technology Research Institute Company Limited FIELD FIELD EFFECT TRANSISTOR
CN109411338A (zh) * 2017-08-15 2019-03-01 台湾积体电路制造股份有限公司 制造半导体元件的方法
CN109417094A (zh) * 2016-07-01 2019-03-01 英特尔公司 自-对准栅极边缘三栅极和finFET器件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171733B2 (en) 2011-01-25 2015-10-27 The Board Of Trustees Of The University Of Illinois Method of selectively etching a three-dimensional structure
JP2012234964A (ja) 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2012253086A (ja) * 2011-05-31 2012-12-20 Elpida Memory Inc 半導体装置及びその製造方法
CN103187445B (zh) * 2011-12-30 2016-06-29 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US20130193513A1 (en) * 2012-02-01 2013-08-01 International Business Machines Corporation Multi-Gate Field Effect Transistor with a Tapered Gate Profile
US8742509B2 (en) * 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
JP2014022388A (ja) 2012-07-12 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9093335B2 (en) * 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Calculating carrier concentrations in semiconductor Fins using probed resistance
CN103855011B (zh) * 2012-11-30 2017-10-17 中国科学院微电子研究所 FinFET及其制造方法
US20160056244A1 (en) * 2013-06-28 2016-02-25 Intel Corporation NANOSTRUCTURES AND NANOFEATURES WITH Si (111) PLANES ON Si (100) WAFERS FOR III-N EPITAXY
US9502408B2 (en) * 2013-11-14 2016-11-22 Globalfoundries Inc. FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
KR102105363B1 (ko) * 2013-11-21 2020-04-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102327143B1 (ko) 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
KR102352157B1 (ko) 2015-09-01 2022-01-17 삼성전자주식회사 집적회로 소자
US9666668B2 (en) 2015-10-27 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
KR102437295B1 (ko) 2015-11-09 2022-08-30 삼성전자주식회사 반도체 소자의 제조 방법
US10134893B2 (en) * 2017-02-22 2018-11-20 International Business Machines Corporation Fabrication of a vertical field effect transistor device with a modified vertical fin geometry
US10283608B2 (en) 2017-03-17 2019-05-07 Globalfoundries Inc. Low resistance contacts to source or drain region of transistor

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
US6885055B2 (en) * 2003-02-04 2005-04-26 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
KR100471189B1 (ko) 2003-02-19 2005-03-10 삼성전자주식회사 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법
US7183600B2 (en) * 2003-06-03 2007-02-27 Samsung Electronics Co., Ltd. Semiconductor device with trench gate type transistor and method of manufacturing the same
US6812119B1 (en) 2003-07-08 2004-11-02 Advanced Micro Devices, Inc. Narrow fins by oxidation in double-gate finfet
KR100496891B1 (ko) * 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
US7008866B2 (en) 2003-12-17 2006-03-07 Taiwan Semiconductor Manufacturing Co Ltd. Large-scale trimming for ultra-narrow gates
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
KR100612419B1 (ko) * 2004-10-19 2006-08-16 삼성전자주식회사 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법
JP4648096B2 (ja) 2005-06-03 2011-03-09 株式会社東芝 半導体装置の製造方法
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US7396711B2 (en) * 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US20070161255A1 (en) * 2006-01-06 2007-07-12 Wilfred Pau Method for etching with hardmask
JP2007194465A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体装置及びその製造方法
US7666796B2 (en) * 2006-03-23 2010-02-23 Intel Corporation Substrate patterning for multi-gate transistors
US8058161B2 (en) * 2006-09-29 2011-11-15 Texas Instruments Incorporated Recessed STI for wide transistors
US7880232B2 (en) * 2006-11-01 2011-02-01 Micron Technology, Inc. Processes and apparatus having a semiconductor fin
US7960760B2 (en) * 2006-12-28 2011-06-14 Texas Instruments Incorporated Electrically programmable fuse
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263017B (zh) * 2010-05-24 2013-05-01 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
CN102263017A (zh) * 2010-05-24 2011-11-30 中芯国际集成电路制造(上海)有限公司 制作半导体器件栅极的方法
CN102446974A (zh) * 2010-10-13 2012-05-09 台湾积体电路制造股份有限公司 Finfet及其制造方法
CN102446974B (zh) * 2010-10-13 2014-05-14 台湾积体电路制造股份有限公司 Finfet及其制造方法
CN102427029A (zh) * 2011-08-04 2012-04-25 上海华力微电子有限公司 一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺
CN102956686A (zh) * 2011-08-18 2013-03-06 中国科学院微电子研究所 一种硅基锗纳米结构衬底及其制备方法
CN102956482B (zh) * 2011-08-19 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102956482A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103177950A (zh) * 2011-12-22 2013-06-26 台湾积体电路制造股份有限公司 制造鳍器件的结构和方法
CN103177950B (zh) * 2011-12-22 2015-10-21 台湾积体电路制造股份有限公司 制造鳍器件的结构和方法
CN103187280A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法
CN103199019A (zh) * 2012-01-05 2013-07-10 台湾积体电路制造股份有限公司 具有垂直鳍状件的鳍式场效应晶体管及其形成方法
CN103367442A (zh) * 2012-03-28 2013-10-23 台湾积体电路制造股份有限公司 鳍式场效应晶体管的栅极堆叠件
CN103367442B (zh) * 2012-03-28 2016-01-13 台湾积体电路制造股份有限公司 鳍式场效应晶体管的栅极堆叠件
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN103681330A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍部及其形成方法
CN103681330B (zh) * 2012-09-10 2016-03-16 中芯国际集成电路制造(上海)有限公司 鳍部及其形成方法
CN103681336A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103681336B (zh) * 2012-09-18 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103811342A (zh) * 2012-11-09 2014-05-21 中国科学院微电子研究所 鳍结构及其制造方法
CN103811342B (zh) * 2012-11-09 2017-08-25 中国科学院微电子研究所 鳍结构及其制造方法
US9711409B2 (en) 2012-11-09 2017-07-18 Institute of Microelectronics, Chinese Academy of Sciences Fin arrangement and method for manufacturing the same
US20150200141A1 (en) * 2012-11-09 2015-07-16 Institute of Microelectronics, Chinese Academy of Sciences Fin arrangement and method for manufacturing the same
WO2014071649A1 (zh) * 2012-11-09 2014-05-15 中国科学院微电子研究所 鳍结构及其制造方法
CN103811323A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 鳍部的制作方法、鳍式场效应晶体管及其制作方法
CN103811323B (zh) * 2012-11-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 鳍部的制作方法、鳍式场效应晶体管及其制作方法
US9583593B2 (en) 2012-12-06 2017-02-28 Institute of Microelectronics, Chinese Academy of Sciences FinFET and method of manufacturing the same
CN103855027B (zh) * 2012-12-06 2017-01-25 中国科学院微电子研究所 FinFET及其制造方法
CN103855026B (zh) * 2012-12-06 2017-04-19 中国科学院微电子研究所 FinFET及其制造方法
CN103855026A (zh) * 2012-12-06 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN103855027A (zh) * 2012-12-06 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法
CN103915343B (zh) * 2013-01-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103915343A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104752218A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104752218B (zh) * 2013-12-30 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105447555A (zh) * 2014-09-24 2016-03-30 保点系统有限公司 用于制造组合防盗和跟踪标签的过程
CN107026125B (zh) * 2015-12-31 2022-11-11 台湾积体电路制造股份有限公司 半导体器件及半导体器件的制造方法
CN107026125A (zh) * 2015-12-31 2017-08-08 台湾积体电路制造股份有限公司 半导体器件的制造方法
CN107447254A (zh) * 2016-06-01 2017-12-08 台湾积体电路制造股份有限公司 制造具有钙钛矿单晶结构的材料的方法
US11615955B2 (en) 2016-06-01 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Material having single crystal perovskite, device including the same, and manufacturing method thereof
CN109417094A (zh) * 2016-07-01 2019-03-01 英特尔公司 自-对准栅极边缘三栅极和finFET器件
US11581315B2 (en) 2016-07-01 2023-02-14 Intel Corporation Self-aligned gate edge trigate and finFET devices
US10510743B2 (en) 2017-07-18 2019-12-17 Hong Kong Applied Science and Technology Research Institute Company, Limited Step fin field-effect-transistor (FinFET) with slim top of fin and thick bottom of fin for electro-static-discharge (ESD) or electrical over-stress (EOS) protection
WO2019014957A1 (en) * 2017-07-18 2019-01-24 Hong Kong Applied Science and Technology Research Institute Company Limited FIELD FIELD EFFECT TRANSISTOR
CN109411338A (zh) * 2017-08-15 2019-03-01 台湾积体电路制造股份有限公司 制造半导体元件的方法
US10818555B2 (en) 2017-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having planar transistor and FinFET
US11328958B2 (en) 2017-08-15 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having planar transistor and FinFET

Also Published As

Publication number Publication date
US20150137265A1 (en) 2015-05-21
US20080277745A1 (en) 2008-11-13
US8927353B2 (en) 2015-01-06
US11355642B2 (en) 2022-06-07
US10483397B2 (en) 2019-11-19
CN100580888C (zh) 2010-01-13
US20200052122A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
CN100580888C (zh) 鳍式场效应晶体管形成方法
CN101536166B (zh) 形成场效应晶体管的方法、多个场效应晶体管及包括多个存储器单元的动态随机存取存储器电路
CN103177950B (zh) 制造鳍器件的结构和方法
US8552526B2 (en) Self-aligned semiconductor trench structures
JP2007027753A (ja) 垂直チャンネルを持つ半導体素子の製造方法及びこれを利用した半導体素子
US7507651B2 (en) Method for fabricating semiconductor device with bulb shaped recess gate pattern
US20070190712A1 (en) Semiconductor device having a trench gate and method of fabricating the same
JP2009544150A (ja) 解像度以下のケイ素フィーチャおよびそれを形成するための方法
WO2013059010A1 (en) Replacement gate multigate transistor for embedded dram
US20120292716A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
US20140374809A1 (en) Pads including curved sides and related electronic devices, structures, and methods
US20080020582A1 (en) Method of forming an opening in a semiconductor device and method of manufacturing a semiconductor device using the same
CN103578988A (zh) 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
KR20160097609A (ko) 미세 패턴을 가지는 반도체 소자의 제조 방법
CN102194698B (zh) 半导体元件的形成方法
KR19990076582A (ko) Mos 트랜지스터 형성 방법
KR100435261B1 (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
CN104716035A (zh) 化学机械抛光的方法
CN109860291B (zh) 半导体结构及其形成方法
US20050082601A1 (en) Split gate field effect transistor with a self-aligned control gate
US7157343B2 (en) Method for fabricating semiconductor device
CN111384160B (zh) 场效应晶体管的制作方法、场效应晶体管及栅极结构
CN111435658B (zh) 形成存储器堆叠结构的方法
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
CN102543743A (zh) Mos器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant