CN114446869A - 半导体结构的形成方法及半导体结构 - Google Patents

半导体结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN114446869A
CN114446869A CN202011233498.8A CN202011233498A CN114446869A CN 114446869 A CN114446869 A CN 114446869A CN 202011233498 A CN202011233498 A CN 202011233498A CN 114446869 A CN114446869 A CN 114446869A
Authority
CN
China
Prior art keywords
area
substrate
dummy
forming
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011233498.8A
Other languages
English (en)
Other versions
CN114446869B (zh
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011233498.8A priority Critical patent/CN114446869B/zh
Priority claimed from CN202011233498.8A external-priority patent/CN114446869B/zh
Priority to PCT/CN2021/103874 priority patent/WO2022095484A1/zh
Priority to US17/604,477 priority patent/US20230101884A1/en
Publication of CN114446869A publication Critical patent/CN114446869A/zh
Application granted granted Critical
Publication of CN114446869B publication Critical patent/CN114446869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构的形成方法及半导体结构，包括：提供基底，基底包括中心区和位于中心区第一方向边缘的相对两外侧的虚置区，中心区包括成型区以及位于成型区第二方向边缘的相对两外侧的裁剪区；在基底上形成多个间隔设置的芯柱；在基底上形成环绕且覆盖芯柱侧壁的初始掩膜层；去除位于裁剪区的初始掩膜层，以形成位于成型区的若干间隔设置的掩膜侧墙条，且保留位于虚置区的初始掩膜层作为环状侧墙；去除位于中心区以及虚置区的芯柱；以掩膜侧墙条为掩膜刻蚀基底，形成多个功能结构，且以环状侧墙为掩膜刻蚀基底，形成位于多个功能结构两侧的伪功能结构。本发明实施例有利于提高伪功能结构的稳定性。

Description

半导体结构的形成方法及半导体结构
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的形成方法及半导体结构。
背景技术
随着各种电子产品朝小型化发展的趋势，存储器单元的设计也必须符合高集成度及高密度的要求。然而，由于光学邻近效应，容易在形成存储器单元的功能结构时，造成功能结构的边缘处图形不规则。
现有技术中在功能结构的一侧提供多个间隔设置的伪功能结构，解决由于光学邻近效应带来的功能结构边缘处图形不规则的问题，但由于多个间隔设置的伪功能结构互不连接，单个伪功能结构稳固性不够，容易发生形变，对半导体结构造成不良影响。
发明内容
本发明实施例提供一种半导体结构的形成方法及半导体结构，有利于解决伪功能结构不稳固的问题。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括中心区和位于所述中心区第一方向边缘的相对两外侧的虚置区，所述中心区包括成型区以及位于所述成型区第二方向边缘的相对两外侧的裁剪区；在所述基底上形成多个间隔设置的芯柱，位于所述中心区的所述芯柱横跨所述成型区以及所述裁剪区，每一所述虚置区形成有至少一个所述芯柱；在所述基底上形成环绕且覆盖所述芯柱侧壁的初始掩膜层；去除位于所述裁剪区的所述初始掩膜层，以形成位于所述成型区的若干间隔设置的掩膜侧墙条，且保留位于所述虚置区的所述初始掩膜层作为环状侧墙；去除位于所述中心区以及所述虚置区的所述芯柱；以所述掩膜侧墙条为掩膜刻蚀基底，形成多个功能结构，且以所述环状侧墙为掩膜刻蚀基底，形成位于多个所述功能结构两侧的伪功能结构。
另外，去除位于所述裁剪区的所述初始掩膜层的工艺步骤包括：形成图形层，所述图形层覆盖所述虚置区以及所述成型区的所述初始掩膜层，且露出所述裁剪区的所述初始掩膜层；以所述图形层为掩模，刻蚀去除所述裁剪区的所述初始掩膜层。
另外，位于所述虚置区的所述芯柱的长度短于位于所述中心区的所述芯柱的长度；形成的所述图形层在所述基底上的正投影的形状为矩形。
另外，位于所述虚置区的所述芯柱与位于所述中心区的所述芯柱的长度相同且端面齐平；形成的所述图形层在所述基底上的正投影的形状为工字型。
另外，先去除所述芯柱，后去除位于所述裁剪区的所述初始掩膜层。
另外，先去除位于所述裁剪区的所述初始掩膜层，后去除所述芯柱。
另外，采用湿法刻蚀工艺，去除所述芯柱。
另外，所述基底包括衬底以及位于所述衬底上的初始位线层；以所述掩膜侧墙条为掩膜刻蚀基底，包括：刻蚀所述初始位线层，形成所述功能结构，所述功能结构为位线结构；以所述环状侧墙为掩膜刻蚀基底，包括：刻蚀所述初始位线层，形成所述伪功能结构，所述伪功能结构为伪位线结构。
本发明实施例还提供一种半导体结构，包括：基底，所述基底包括中心区和位于所述中心区相对两侧的虚置区；多个间隔设置的功能结构，所述功能结构位于所述中心区的基底上；伪功能结构，所述伪功能结构位于所述虚置区的所述基底上，且所述伪功能结构为环状结构。
另外，所述伪功能结构为矩形环状结构。
另外，多个所述功能结构沿第一方向平行排布；且在沿所述第一方向上，所述功能结构的厚度大于或等于所述伪功能结构的厚度。
另外，所述功能结构沿第二方向延伸，且在沿所述第二方向上，所述伪功能结构的长度小于或等于所述功能结构的长度。
另外，所述伪功能结构包括顺次连接的第一侧边、第二侧边、第三侧边和第四侧边，且所述第一侧边与所述第三侧边相对，且所述第一侧边、所述第三侧边与所述功能结构平行。
另外，所述功能结构为位线结构或字线结构，所述伪功能结构为伪位线结构或伪字线结构。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法，形成位于功能结构两侧的伪功能结构，且伪功能结构为环状结构，光学邻近效应导致形成的半导体结构的边缘图形不规则处位于伪功能结构上，不会对功能结构产生影响，而且环状的伪功能结构结构稳定牢固，不容易发生形变。
虚置区的芯柱长度短于中心区的芯柱长度，形成的图形层在基底上的正投影的形状为矩形，通过控制不同区域的芯柱的长短，使得在后续的刻蚀去除裁剪区的初始膜层的步骤中，作为掩膜的图形层形成更简单，刻蚀步骤更方便进行。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1～图3为一种半导体结构的形成方法中各步骤对应的结构示意图；
图4～图11为本发明第一实施例提供的半导体结构的一种形成方法的各步骤对应的结构示意图；
图12～图17为本发明第二实施例提供的半导体结构的一种形成方法的各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术的伪功能结构不稳固。
图1～图3为一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，在基底100上形成芯柱130。
参考图2，在基底100上形成环绕且覆盖芯柱130侧壁的初始掩膜层140。初始掩膜层140为环绕芯柱130的环状结构。
参考图3，去除芯柱和部分初始掩膜层140，形成间隔设置的掩膜侧墙条，以掩膜侧墙条为掩膜形成间隔设置的功能结构161，功能结构161可以为位线。
半导体结构中形成功能结构161的边缘处的材料与功能结构161的材料不同，在形成功能结构161时，由于材料不同，光学邻近效应会导致形成的功能结构161的边缘处图形不规则，形成的功能结构边缘处结构不符合预期。
现有技术中有在功能结构161一侧形成与功能结构材料相同的、间隔设置的伪功能结构以消除光学邻近效应对功能结构的影响的方法，但是间隔设置的的伪功能结构不够稳固，容易发生形变，对整个半导体结构造成不良影响。
为解决上述问题，本发明实施提供一种半导体结构的形成方法，在形成功能结构的同时形成环形的伪功能结构，在消除光学邻近效应对功能结构造成的不良影响的同时，保证了伪功能结构的稳固性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
以下将结合附图对本发明实施例提供的半导体结构的形成方法进行详细说明。
图4～图11为本发明第一实施例提供的一种半导体结构的形成方法的各步骤对应的结构示意图；图4、图6～图11为俯视结构示意图，图5为图4沿AA1方向切割的截面示意图。
结合参考图4及图5，提供基底200，基底200包括中心区210和位于中心区210第一方向边缘的相对两外侧的虚置区220，中心区210包括成型区212以及位于成型区212第二方向边缘的相对两外侧的裁剪区211。
中心区210为半导体结构的功能区域，后续工艺中在中心区210形成功能结构；虚置区220为半导体结构的保护区域，后续工艺中在虚置区220形成伪功能结构，起到保护功能结构的作用；而中心区210又分为成型区212和裁剪区211，在后续形成功能结构的工艺中，位于裁剪区211的结构要被去除，以形成更符合半导体结构要求的功能结构。
本实施例中，基底200包括衬底202和初始位线层201。
衬底202可以为硅衬底、锗衬底、锗化硅衬底或者绝缘体上的硅衬底等；初始位线层201包括位于衬底202上的一层或多层导电层，初始位线层201的材料包括：多晶硅、钨金属、铜金属、铝金属、金金属或者银金属等其中一种或多种。初始位线层201还可包括一层或多层导电层绝缘层，比如氮化硅、二氧化硅等其中一种或多种。
在其他实施例中，基底可以包括衬底和初始字线层；可以理解的是，基底可以包括初始字线层或初始位线层中的任意一种。
参考图6，在基底200上形成多个间隔设置的芯柱230，位于中心区210(参见图4)的芯柱230横跨成型区212(参见图4)以及裁剪区211(参见图4)，每一虚置区220(参见图4)形成有至少一个芯柱230。
本实施例中，不同区域的芯柱230同时形成，且不同区域的芯柱230的材料相同，简化了工艺步骤。
芯柱230的材料与基底200的材料不同，具体可以为非晶硅或非晶碳。
形成芯柱230的方法可以为双层图形化工艺，先形成芯柱膜层，再刻蚀形成芯柱230。芯柱230可以作为后续形成初始掩膜层的核心层。
位于虚置区220(参见图4)的芯柱230的长度短于位于中心区210(参见图4)的芯柱230的长度。
因为位于虚置区220(参考图4)的芯柱230的长度不仅短于位于中心区210(参考图4)的芯柱230的长度，而且位于虚置区220的芯柱230的端部没有超过位于中心区210的芯柱230的端部，所以环绕芯柱230形成初始掩膜层，然后去除部分初始掩膜层时，所用的作为掩膜的图形层的形状在基底200上的正投影为矩形，图形层的形状简单容易形成，简化了工艺步骤。
参考图7，在基底200上形成环绕且覆盖芯柱230侧壁的初始掩膜层240。
形成初始掩膜层240的方法可以为自对准图形化法，以芯柱230作为核心层，在核心层上形成初始掩膜，然后用无掩膜刻蚀工艺去除芯柱230顶部和四周的初始掩膜，只保留环绕芯柱230侧壁的初始掩膜作为初始掩膜层240。
初始掩膜层240的材料与芯柱230和基底200的材料都不同，具体可以为：氮化硅、氧化硅或氧化钛，不限于此。
本实施例中，环绕虚置区220(参考图4)的芯柱230侧壁的初始掩膜层240至少位于虚置区220内，且在第一方向上，位于虚置区220的初始掩膜层240的厚度等于位于中心区210的初始掩膜层240的厚度。
在其他实施例中，在第一方向上，位于虚置区的初始掩膜层的厚度大于位于中心区的初始掩膜层的厚度，虚置区的初始掩膜层的厚度越大，以初始掩膜层为掩膜形成的伪功能结构的厚度也越大，伪功能结构的厚度越大，伪功能结构的稳固性越好。
参考图8，本实施例中，先去除位于虚置区220(参考图4)和中心区210(参考图4)的芯柱230，后去除位于裁剪区211(参考图4)的初始掩膜层240。在其他实施例中，先去除位于裁剪区的初始掩膜层，后去除芯柱。
本实施例中，可以采用湿法刻蚀工艺，去除芯柱230。在其他实施例中，也可以采用干法刻蚀工艺去除芯柱。
参考图9和图10，去除位于裁剪区211(参考图4)的初始掩膜层240，以形成位于成型区212(参考图4)的若干间隔设置的掩膜侧墙条241，且保留位于虚置区220(参考图4)的初始掩膜层240作为环状侧墙242。
虚置区形成的是环状侧墙242，以环状侧墙242作为掩膜刻蚀基底200形成伪功能结构，则形成的伪功能结构为环状结构，环状结构相对于分立结构更稳固。
参考图9，去除位于裁剪区211(参考图4)的初始掩膜层240的工艺步骤包括：形成图形层250，图形层250覆盖虚置区220(参考图4)以及成型区212(参考图4)的初始掩膜层240，且露出裁剪区211(参考图4)的初始掩膜层240；以图形层250为掩模，刻蚀去除裁剪区211(参考图4)的初始掩膜层240。
因为位于虚置区220(参考图4)的芯柱230长度短于位于中心区210(参考图4)的芯柱长度，且位于虚置区220的芯柱230的两端没有超过位于中心区210的芯柱230的两端，所以当需要图形层250覆盖位于虚置区220的芯柱230和位于成型区212的芯柱230时，图形层250在基底200上的正投影的形状为矩形。
参考图10和图11，以掩膜侧墙条241为掩膜刻蚀基底200，形成多个功能结构261，且以环状侧墙242为掩膜刻蚀基底200，形成位于多个功能结构261两侧的伪功能结构262。
本实施例中，以掩膜侧墙条241为掩膜刻蚀基底200，包括：刻蚀初始位线层201(参考图5)，形成功能结构261，功能结构261为位线结构；以环状侧墙242为掩膜刻蚀基底200，包括：刻蚀所述初始位线层201(参考图5)，形成伪功能结构262，伪功能结构262为伪位线结构。
在其他实施例中，以掩膜侧墙条为掩膜刻蚀基底，包括：刻蚀初始字线层，形成功能结构，功能结构为字线结构；以环状侧墙为掩膜刻蚀基底，包括：刻蚀所述初始字线层，形成伪功能结构，伪功能结构为伪字线结构。
因为功能结构261和伪功能结构262为刻蚀同一基底200形成，所以功能结构261和伪功能结构262材料相同，具体可以为钨金属或铜金属等。
刻蚀形成的伪功能结构262和功能结构261位于衬底202(参见图5)上。
本实施例中，形成了位于功能结构两侧的伪功能结构，且伪功能结构为环状结构，环状的伪功能结构可以保证光学邻近效应导致形成的半导体结构边缘图形不规则处在伪功能结构上，不对功能结构产生影响，而且环状的伪功能结构相对于分立的伪功能结构更稳固，不容易发生形变，不会对半导体结构造成不良影响。
图12～图17为本发明第二实施例提供的一种半导体结构的形成方法的各步骤对应的结构示意图。
本发明第二实施例提供的一种半导体结构的形成方法与第一实施例提供的半导体结构的形成方法大致相同，主要区别点在于第一中，形成的位于虚置区的芯柱长度短于位于中心区的芯柱长度。而本发明第二实施例中，位于虚置区的芯柱的长度与位于中心区的芯柱的长度相同且端面齐平。以下将结合附图对本实施例进行详细说明。
参考图12，在基底300上形成多个间隔设置的芯柱330，位于中心区210(参见图4)的芯柱330横跨成型区212(参见图4)以及裁剪区211(参见图4)，每一虚置区220(参见图4)形成有至少一个芯柱330。位于虚置区220(参见图4)的芯柱330的长度与位于中心区210(参见图4)的芯柱330的长度相同且端面齐平。
因为不同区域的芯柱330长度相同且端面齐平，所以在形成芯柱330的工艺中，掩膜版的图形简单，简化了工艺步骤。
参考图13，在基底300上形成环绕且覆盖芯柱330侧壁的初始掩膜层340。本实施例中，位于虚置区220(参考图4)的芯柱330的长度与位于中心区210(参考图4)的芯柱330长度相同，所以在第二方向上，不同区域形成的初始掩膜层340的长度也相同。
参考图14，去除芯柱330。
参考图15，形成图形层350，图形层350覆盖虚置区220(参考图4)以及成型区212(参考图4)的初始掩膜层340，且露出裁剪区211(参考图4)的初始掩膜层340；以图形层350为掩模，刻蚀去除裁剪区211(参考图4)的初始掩膜层340。
因为位于虚置区220(参考图4)的芯柱330长度与位于中心区210(参考图4)的芯柱330长度相同且两端齐平，所以当需要图形层350覆盖位于虚置区220的芯柱330和位于成型区212的芯柱330时，图形层350在基底300上的正投影的形状为工字型。
参考图16，去除位于裁剪区211(参考图4)的初始掩膜层340，以形成位于成型区212(参考图4)的若干间隔设置的掩膜侧墙条341，且保留位于虚置区220(参考图4)的初始掩膜层340作为环状侧墙342。
在第二方向上，环状侧墙342的长度大于掩膜侧墙条341。
参考图16和图17，以掩膜侧墙条341为掩膜刻蚀基底300，形成多个功能结构361，且以环状侧墙342为掩膜刻蚀基底300，形成位于多个功能结构361两侧的伪功能结构362。
在第二方向上，伪功能结构362的长度大于功能结构361，伪功能结构362的长度越长，这表明伪功能结构362所占据区域越大，在形成半导体结构时，光学邻近效应造成的边缘图形不规则区域越容易落到伪功能结构362所在区域。
本实施例提供的半导体结构的形成方法，与第一实施例相比，在第二方向上，伪功能结构比功能结构长，扩大了伪功能结构所占区域，使得在形成半导体结构时，光学邻近效应造成的边缘图形不规则区域更容易落到伪功能结构所在区域，进一步保证了形成的功能结构的结构符合预期效果。
本发明第三实施例提供一种基于上述半导体结构形成方法形成的半导体结构。
参考图11，本实施例提供的半导体结构，包括：基底200，基底200包括中心区210(参见图4)和位于中心区210(参见图4)相对两侧的虚置区220(参见图4)；多个间隔设置的功能结构261，功能结构261位于中心区210(参见图4)的基底200上；伪功能结构262，伪功能结构262位于虚置区220(参见图4)的基底200上，且伪功能结构262为环状结构。
本实施例中，伪功能结构262为矩形环状结构。在其他实施例中，在不影响伪功能结构的稳定性的前提下，伪功能结构还可以为其他环状结构，比如：圆形环状结构或椭圆形环状结构。
多个功能结构261沿第一方向平行排布，且在沿第一方向上，功能结构261的厚度大于或等于伪功能结构262的厚度。因为功能结构为半导体结构用到的有效结构，伪功能结构仅为保护措施，所以伪功能结构所用材料和所占空间相对较少。可以理解的是，在其他实施例中，沿第一方向上，伪功能结构的厚度也可以大于功能结构的厚度。
本实施例中，功能结构261沿第二方向延伸，且在沿第二方向上，伪功能结构262的长度小于或等于功能结构261的长度。
在其他实施例中，参考图14，功能结构361沿第二方向延伸，且在沿第二方向上，伪功能结构362的长度大于功能结构361的长度。在第二方向上，伪功能结构362的长度大于功能结构361，伪功能结构362的长度越长，这表明伪功能结构362所占据区域越大，在形成半导体结构时，光学邻近效应造成的边缘图形不规则区域越容易落到伪功能结构362所在区域。
本实施例中，伪功能结构262包括顺次连接的第一侧边、第二侧边、第三侧边和第四侧边，且第一侧边与第三侧边相对，且第一侧边、第三侧边与功能结构261平行。在其他实施例中。也可以为伪功能结构的第二侧边、第四侧边与功能结构平行，第一侧边、第三侧边与功能结构不平行。
功能结构261为位线结构或字线结构，伪功能结构262为伪位线结构或伪字线结构。
本实施例提供一种半导体结构，具有位于功能结构相对两侧的环状的伪功能结构，因为伪功能结构位于功能结构的边缘，光学邻近效应导致的边缘图形不规则区域位于伪功能结构中，不会对功能结构产生影响，而且由于伪功能结构是环状结构，相对于分立的伪功能结构稳固性更好，不容易变形对半导体结构产生不良影响。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括中心区和位于所述中心区第一方向边缘的相对两外侧的虚置区，所述中心区包括成型区以及位于所述成型区第二方向边缘的相对两外侧的裁剪区；
在所述基底上形成多个间隔设置的芯柱，位于所述中心区的所述芯柱横跨所述成型区以及所述裁剪区，每一所述虚置区形成有至少一个所述芯柱；
在所述基底上形成环绕且覆盖所述芯柱侧壁的初始掩膜层；
去除位于所述裁剪区的所述初始掩膜层，以形成位于所述成型区的若干间隔设置的掩膜侧墙条，且保留位于所述虚置区的所述初始掩膜层作为环状侧墙；
去除位于所述中心区以及所述虚置区的所述芯柱；
以所述掩膜侧墙条为掩膜刻蚀基底，形成多个功能结构，且以所述环状侧墙为掩膜刻蚀基底，形成位于多个所述功能结构两侧的伪功能结构。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述裁剪区的所述初始掩膜层的工艺步骤包括：形成图形层，所述图形层覆盖所述虚置区以及所述成型区的所述初始掩膜层，且露出所述裁剪区的所述初始掩膜层；以所述图形层为掩模，刻蚀去除所述裁剪区的所述初始掩膜层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，位于所述虚置区的所述芯柱的长度短于位于所述中心区的所述芯柱的长度；形成的所述图形层在所述基底上的正投影的形状为矩形。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，位于所述虚置区的所述芯柱与位于所述中心区的所述芯柱的长度相同且端面齐平；形成的所述图形层在所述基底上的正投影的形状为工字型。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，先去除所述芯柱，后去除位于所述裁剪区的所述初始掩膜层。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，先去除位于所述裁剪区的所述初始掩膜层，后去除所述芯柱。
7.根据权利要求5或6所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，去除所述芯柱。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的初始位线层；以所述掩膜侧墙条为掩膜刻蚀基底，包括：刻蚀所述初始位线层，形成所述功能结构，所述功能结构为位线结构；以所述环状侧墙为掩膜刻蚀基底，包括：刻蚀所述初始位线层，形成所述伪功能结构，所述伪功能结构为伪位线结构。
9.一种半导体结构，其特征在于，包括：
基底，所述基底包括中心区和位于所述中心区相对两侧的虚置区；
多个间隔设置的功能结构，所述功能结构位于所述中心区的基底上；
伪功能结构，所述伪功能结构位于所述虚置区的所述基底上，且所述伪功能结构为环状结构。
10.根据权利要求9所述的半导体结构，其特征在于，所述伪功能结构为矩形环状结构。
11.根据权利要求9所述半导体结构，其特征在于，多个所述功能结构沿第一方向平行排布；且在沿所述第一方向上，所述功能结构的厚度大于或等于所述伪功能结构的厚度。
12.根据权利要求9所述的半导体结构，其特征在于，所述功能结构沿第二方向延伸，且在沿所述第二方向上，所述伪功能结构的长度小于或等于所述功能结构的长度。
13.根据权利要求9所述的半导体结构，其特征在于，所述伪功能结构包括顺次连接的第一侧边、第二侧边、第三侧边和第四侧边，且所述第一侧边与所述第三侧边相对，且所述第一侧边、所述第三侧边与所述功能结构平行。
14.根据权利要求9所述的半导体结构，其特征在于，所述功能结构为位线结构或字线结构，所述伪功能结构为伪位线结构或伪字线结构。
CN202011233498.8A 2020-11-06 2020-11-06 半导体结构的形成方法及半导体结构 Active CN114446869B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011233498.8A CN114446869B (zh) 2020-11-06 半导体结构的形成方法及半导体结构
PCT/CN2021/103874 WO2022095484A1 (zh) 2020-11-06 2021-06-30 半导体结构的形成方法及半导体结构
US17/604,477 US20230101884A1 (en) 2020-11-06 2021-06-30 Forming method of semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011233498.8A CN114446869B (zh) 2020-11-06 半导体结构的形成方法及半导体结构

Publications (2)

Publication Number Publication Date
CN114446869A true CN114446869A (zh) 2022-05-06
CN114446869B CN114446869B (zh) 2024-06-07

Family

ID=

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056228A1 (en) * 2004-09-10 2006-03-16 Till Schloesser Transistor, memory cell array and method of manufacturing a transistor
US20100203734A1 (en) * 2009-02-12 2010-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US20120032266A1 (en) * 2010-08-05 2012-02-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120289039A1 (en) * 2011-05-13 2012-11-15 Kabushiki Kaisha Toshiba Pattern forming method
CN103871968A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN104425506A (zh) * 2013-08-29 2015-03-18 株式会社东芝 非易失性半导体存储器器件
CN105097528A (zh) * 2014-05-04 2015-11-25 中国科学院微电子研究所 一种finfet制造方法
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns
CN110690117A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858544A (zh) * 2018-08-22 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20200090929A1 (en) * 2007-07-30 2020-03-19 Micron Technology, Inc. Methods for device fabrication using pitch reduction
CN111508897A (zh) * 2019-01-31 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060056228A1 (en) * 2004-09-10 2006-03-16 Till Schloesser Transistor, memory cell array and method of manufacturing a transistor
US20200090929A1 (en) * 2007-07-30 2020-03-19 Micron Technology, Inc. Methods for device fabrication using pitch reduction
US20100203734A1 (en) * 2009-02-12 2010-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US20120032266A1 (en) * 2010-08-05 2012-02-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20120289039A1 (en) * 2011-05-13 2012-11-15 Kabushiki Kaisha Toshiba Pattern forming method
CN103871968A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN104425506A (zh) * 2013-08-29 2015-03-18 株式会社东芝 非易失性半导体存储器器件
CN105097528A (zh) * 2014-05-04 2015-11-25 中国科学院微电子研究所 一种finfet制造方法
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns
CN110690117A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858544A (zh) * 2018-08-22 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111508897A (zh) * 2019-01-31 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
WO2022095484A1 (zh) 2022-05-12
US20230101884A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
CN101154597B (zh) 鳍状晶体管的制造方法
KR100910870B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US8835314B2 (en) Method for fabricating semiconductor memory device
WO2022166154A1 (zh) 存储器的制备方法及存储器
KR102112941B1 (ko) 전도성 라인들을 포함하는 반도체 디바이스들 및 반도체 디바이스들을 형성하는 방법
CN109309091A (zh) 图案化方法
US20220328494A1 (en) Memory forming method and memory
CN114446869A (zh) 半导体结构的形成方法及半导体结构
CN114446869B (zh) 半导体结构的形成方法及半导体结构
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
KR100529391B1 (ko) 반도체 메모리 장치 및 그 제조 방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
US20220254782A1 (en) Method for manufacturing memory and memory
US20010031530A1 (en) Method for fabricating an open can-type stacked capacitor on an uneven surface
KR100310543B1 (ko) 반도체소자의 형성방법
KR100419748B1 (ko) 반도체소자의제조방법
CN116390484A (zh) 半导体结构的制造方法及半导体结构
KR100997435B1 (ko) 새들형 트랜지스터를 구비하는 반도체 소자의 제조 방법
KR950000852B1 (ko) 반도체소자의 제조방법
KR0140476B1 (ko) 반도체 소자의 저장전극 제조방법
KR960006747B1 (ko) 스택캐패시터 제조방법
KR100917057B1 (ko) 반도체 소자의 커패시터 형성방법
KR0144922B1 (ko) 고밀도 반도체 메모리장치의 제조방법
KR940009617B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
CN115332061A (zh) 栅极结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant