CN115332061A - 栅极结构的制作方法 - Google Patents
栅极结构的制作方法 Download PDFInfo
- Publication number
- CN115332061A CN115332061A CN202211250270.9A CN202211250270A CN115332061A CN 115332061 A CN115332061 A CN 115332061A CN 202211250270 A CN202211250270 A CN 202211250270A CN 115332061 A CN115332061 A CN 115332061A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- hard mask
- etching
- gate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229920000642 polymer Polymers 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种栅极结构的制作方法。该制作方法包括：提供基底，基底上表面包括沿第一方向伸长且跨越多个有源区的多个第一区域、跨越第一区域的多个第二区域、以及位于相邻两个第一区域之间的第三区域；在基底的上表面形成栅极材料层和硬掩模层；刻蚀去除第二区域上的硬掩模层形成凹槽，在凹槽的内表面形成聚合物层；刻蚀去除第三区域上的硬掩模层，且在该刻蚀过程中，聚合物层作为牺牲层，且第三区域上的栅极材料层的上表面露出时，露出凹槽底面的栅极材料层的上表面；以第一区域上保留的硬掩模层为掩模，刻蚀栅极材料层以形成栅极。如此，栅极的制造成本较低，且避免了有机底层结构层的刻蚀工艺窗口较窄的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅极结构的制作方法。
背景技术
目前，在40nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示，双重图形化技术（Double Patterning Technology，简称DPT）、极紫外线技术（EUV）、电子术直写（EBL）等技术方案都被业界寄予了厚望。其中，双重图形化技术是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后分别制作光刻版，并逐次完成相应曝光和刻蚀工艺，最终合并形成最初需求的高密度图形。
图1为一种半导体结构的布局图（Layout）。如图1所示，半导体结构包括基底100，基底100中形成有有源区（AA）和隔离有源区的隔离区，可将基底100的上表面划分出第一区域100a、第二区域100b和第三区域100c，第一区域100a跨越多个有源区，第二区域100b位于有源区之间的隔离区上且跨越第一区域100a，相邻两个第一区域100a之间的区域为第三区域100c，第二区域100b部分与第一区域100a交叠，第二区域100b的其余部分与第三区域100c交叠。在该基底100上制作栅极时，利用了双重图形化技术，具体包括以下S01至S04。
图2示出了半导体结构上形成硬掩模层后的平面图，图3示出了沿图2中BC线所示位置的局部剖视图。
步骤S01，参考图2和图3，在基底100上依次形成栅氧化层101、多晶硅层102和硬掩模层103，以及在硬掩模层103上形成图形化的第一光刻胶层（图中未示出）。
步骤S02，如图4所示，以第一光刻胶层为掩模，刻蚀去除第三区域100c上的硬掩模层103且保留第一区域100a上的硬掩模层103，其中，为了示图清晰可分辨，图4未示出多晶硅层102。
图5示出了基底上形成有机底层结构层和SHB层后沿图4中BC线所示位置的局部剖视图。图6示出了刻蚀有机底层结构层和SHB层后沿图4中BC线所示位置的局部剖视图。图7示出了基底上形成有机底层结构层和SHB层后沿图4中DE线所示位置的局部剖视图。图8示出了刻蚀有机底层结构层和SHB层后沿图4中DE线所示位置的局部剖视图。
步骤S03，参考图5和图7，在基底100上依次形成有机底层结构层104（OrganicDielectric Layer，ODL）、SHB（Si-O-based Hard Mask）层105和图形化的第二光刻胶层106，第二光刻胶层106具有与第二区域100b对应的开口107；以第二光刻胶层106为掩模，向下刻蚀SHB层105和有机底层结构层104，如图6所示，露出第二区域100b上的硬掩模层103；由于第三区域100c上的有机底层结构层104比相邻的第一区域100a上的有机底层结构层104厚，如图8的虚线框所示，第二区域100b与第三区域100c交叠位置上保留有部分厚度的有机底层结构层104；如图6和图8所示，在刻蚀SHB层105和有机底层结构层104的过程中，第二光刻胶层106被损耗去除，且位于第二光刻胶层106下方的SHB层105也会损耗部分厚度。
步骤S04，继续向下刻蚀去除第二区域100b上的硬掩模层103，使得第一区域100a上的硬掩模层103被隔断，如图9所示，至此硬掩模层103的图形化处理完成，其中，去除第二区域100b上的硬掩模层103的过程中，第二区域100b与第三区域100c交叠位置上保留的有机底层结构层104保护下方的多晶硅层，图9未示出多晶硅层；接着，以硬掩模层103为掩模，对多晶硅层102进行图形化处理，形成多晶硅栅极。
在上述形成多晶硅栅极的过程中，在步骤S03中，如果图8所示的虚线框内有机底层结构层104保留的厚度过厚，步骤S04刻蚀去除第二区域100b上的硬掩模层103时，聚合物（polymer）容易堆积在有机底层结构层104的侧壁上，会增加硬掩模层残留，进而会造成多晶硅层残留而导致多晶硅栅极桥连（Bridge）；而步骤S03中，如果图8所示的虚线框内有机底层结构层104保留的厚度过薄，步骤S04刻蚀去除第二区域100b上的硬掩模层103时，容易损伤多晶硅层102，如图10所示，后续在刻蚀多晶硅层102时容易过刻蚀而损伤多晶硅层102下的栅氧化层101，增加了有源区点蚀（pitting）的概率，影响半导体器件的性能。可见，在上述形成多晶硅栅极的过程中，有机底层结构层104的刻蚀工艺窗口较窄，工艺稳定性较差；而且，由于有机底层结构层和SHB层的成本较高，形成多晶硅栅极的过程中使用了有机底层结构层和SHB层，提高了生产成本。
发明内容
本发明提供一种栅极结构的制作方法，不需要使用有机底层结构层和SHB层，制造成本较低且栅极材料层和第二区域的硬掩模层的刻蚀工艺窗口较大。
为了实现上述目的，本发明提供一种栅极结构的制作方法。所述栅极结构的制作方法包括：
提供基底，所述基底中具有隔离区和由所述隔离区限定的多个有源区；所述基底的上表面包括沿第一方向伸长的多个第一区域、沿第二方向伸长的多个第二区域、以及位于相邻两个所述第一区域之间的第三区域，每个所述第一区域跨越多个所述有源区，每个所述第二区域跨越所述第一区域，每个所述第二区域的部分与所述第一区域重叠且其余部分与所述第三区域重叠；
在所述基底的上表面形成栅极材料层以及位于所述栅极材料层上的硬掩模层；
在所述硬掩模层上形成图形化的第一掩模层，以所述图形化的第一掩模层为掩模，刻蚀去除每个所述第二区域上的硬掩模层形成凹槽，所述凹槽的底面位于所述栅极材料层的上表面；在所述凹槽内形成聚合物层，所述聚合物层覆盖所述凹槽的内表面；
形成图形化的第二掩模层，以所述图形化的第二掩模层为掩模，刻蚀去除所述第三区域上的硬掩模层并露出所述第三区域上的栅极材料层的上表面；在刻蚀去除所述第三区域上的硬掩模层的过程中，所述聚合物层作为牺牲层保护下方的栅极材料层，且所述第三区域上的栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面；以及
以所述第一区域上保留的硬掩模层为掩模，刻蚀所述栅极材料层以形成栅极。
可选的，所述刻蚀去除每个所述第二区域上的硬掩模层形成凹槽的步骤中，通过调整刻蚀气体和刻蚀气体比例，以在形成所述凹槽的同时在所述凹槽的内表面形成所述聚合物层。
可选的，所述形成图形化的第二掩模层的方法包括：形成覆盖所述硬掩模层和所述聚合物层的无定形碳层、覆盖所述无定形碳层的底部抗反射层、以及覆盖所述底部抗反射层的第二光刻胶层；以及对所述第二光刻胶层进行曝光和显影，形成图形化的第二掩模层。
可选的，所述刻蚀去除所述第三区域上的硬掩模层的方法包括：以所述图形化的第二掩模层为掩模，刻蚀所述第三区域上的底部抗反射层、无定形碳层和硬掩模层直至露出所述第三区域上栅极材料层的上表面。
可选的，通过调整所述无定形碳层的厚度和/或调整刻蚀去除所述第三区域上的硬掩模层的过程中的刻蚀条件，使得所述第三区域上栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面。
可选的，利用刻蚀去除所述第三区域上的硬掩模层的过程中存在的刻蚀损耗，使得所述第三区域上栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面。
可选的，所述无定形碳层的厚度为1000埃~1200埃，所述底部抗反射层的厚度为300埃~450埃。
可选的，在所述基底的上表面形成所述栅极材料层之前，在所述基底的上表面形成栅氧化层。
可选的，所述栅极材料层包括多晶硅层。
本申请的栅极结构的制作方法中，首先刻蚀去除第二区域上的硬掩模层形成凹槽，并在凹槽的内表面形成聚合物层，然后刻蚀去除所述第三区域上的硬掩模层并露出所述第三区域上的栅极材料层的上表面，如此完成硬掩模层的图形化，不需要使用有机底层结构层（即ODL）和SHB层，有助于降低制造成本；在刻蚀去除所述第三区域上的硬掩模层的过程中，聚合物层作为牺牲层保护下方的栅极材料层，如此可以减少刻蚀第三区域的硬掩模层时损伤栅极材料层的概率，避免了有机底层结构层的刻蚀工艺窗口较窄的问题，增大了第二区域上硬掩模层的刻蚀工艺窗口和栅极材料层的刻蚀工艺窗口，有利于减少有源区点蚀的概率，提高工艺的稳定性和生产良率。
进一步的，在刻蚀去除每个所述第二区域上的硬掩模层形成凹槽的步骤中，通过调整刻蚀气体和刻蚀气体比例，在形成所述凹槽的同时于所述凹槽的内表面形成聚合物层，如此可以节约生产时间。
附图说明
图1为一种半导体结构的布局图。
图2示出了半导体结构上形成硬掩模层后的平面图。
图3示出了沿图2中BC线所示位置的局部剖视图。
图4为半导体结构去除第三区域上的硬掩模层后的平面图。
图5示出了基底上形成有机底层结构层和SHB层后沿图4中BC线所示位置的局部剖视图。
图6示出了刻蚀有机底层结构层和SHB层后沿图4中BC线所示位置的局部剖视图。
图7示出了基底上形成有机底层结构层和SHB层后沿图4中DE线所示位置的局部剖视图。
图8示出了刻蚀有机底层结构层和SHB层后沿图4中DE线所示位置的局部剖视图。
图9为去除第二区域上的硬掩模层后的平面图。
图10为刻蚀多晶硅层后的局部剖视图。
图11为本发明一实施例的栅极结构的制作方法的流程图。
图12为本发明一实施例中基底的俯视平面图。
图13为本发明一实施例中在基底的上表面形成硬掩模层后的俯视平面图。
图14为本发明一实施例中在基底的上表面形成硬掩模层后的局部剖面示意图。
图15为本发明一实施例中在硬掩模层上形成图形化的第一掩模层后的局部剖面示意图。
图16为本发明一实施例中刻蚀去除第二区域上的硬掩模层后的俯视平面图。
图17为沿图16中BC线所示位置的局部剖面示意图。
图18为本发明一实施例中在基底上形成图形化的第二掩模层后的俯视平面图。
图19为沿图18中BC线所示位置的局部剖面示意图。
图20为沿图18中DE线所示位置的局部剖面示意图。
图21为本发明一实施例中去除第三区域上的硬掩模层后沿图18中BC线所示位置的局部剖面示意图。
图22为本发明一实施例中去除第三区域上的硬掩模层后沿图18中DE线所示位置的局部剖面示意图。
图23为本发明一实施例中刻蚀栅极材料层后沿图18中BC线所示位置的局部剖面示意图。
图24为本发明一实施例中刻蚀栅极材料层后沿图18中DE线所示位置的局部剖面示意图。
附图标记说明：
（图1至图10）100-基底；100a-第一区域；100b-第二区域；100c-第三区域；101-栅氧化层；102-多晶硅层；103-硬掩模层；104-有机底层结构层；105-SHB层；106-第二光刻胶层；107-开口；
（图12至图24）200-基底；200a-第一区域；200b-第二区域；200c-第三区域；201-栅氧化层；202-栅极材料层；203-硬掩模层；204-图形化的第一掩模层；205-凹槽；206-聚合物层；207-无定形碳层；208-底部抗反射层；209-图形化的第二掩模层。
具体实施方式
以下结合附图和具体实施例对本发明提出的栅极结构的制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了降低生产成本和增大第二区域的硬掩模层的刻蚀工艺窗口，本申请提供一种栅极结构的制作方法。图11为本发明一实施例的栅极结构的制作方法的流程图。如图11所示，所述栅极结构的制作方法包括：
S10，提供基底，所述基底中具有隔离区和由所述隔离区限定的多个有源区；所述基底的上表面包括沿第一方向伸长的多个第一区域、沿第二方向伸长的多个第二区域、以及位于相邻两个所述第一区域之间的第三区域，每个所述第一区域跨越多个所述有源区，每个所述第二区域跨越所述第一区域，每个所述第二区域的部分与所述第一区域重叠且其余部分与所述第三区域重叠；
S20，在所述基底的上表面形成栅极材料层以及位于所述栅极材料层上的硬掩模层；
S30，在所述硬掩模层上形成图形化的第一掩模层，以所述图形化的第一掩模层为掩模，刻蚀去除每个所述第二区域上的硬掩模层形成凹槽，所述凹槽的底面位于所述栅极材料层的上表面；在所述凹槽内形成聚合物层，所述聚合物层覆盖所述凹槽的内表面；
S40，形成图形化的第二掩模层，以所述图形化的第二掩模层为掩模，刻蚀去除所述第三区域上的硬掩模层并露出所述第三区域上的栅极材料层的上表面；在刻蚀去除所述第三区域上的硬掩模层的过程中，所述聚合物层作为牺牲层保护下方的栅极材料层，且所述第三区域上的栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面；
S50，以所述第一区域上保留的硬掩模层为掩模，刻蚀所述栅极材料层以形成栅极。
图12至图24均为本发明一实施例中栅极结构的制作方法的分步骤示意图，以下结合图12至图24对本申请的栅极结构的制作方法进行说明。
图12为本发明一实施例中基底的俯视平面图。如图12所示，基底200中具有隔离区（即图12中有源区之间的空白区域）和由所述隔离区限定的多个有源区（AA）；基底200的上表面包括沿第一方向（如图12中的水平方向）伸长的多个第一区域200a、沿第二方向（如图12中的竖直方向）伸长的多个第二区域200b、以及位于相邻两个所述第一区域200a之间的第三区域200c，每个所述第一区域200a跨越多个所述有源区，每个所述第二区域200b跨越所述第一区域200a，每个所述第二区域200b的部分与所述第一区域200a重叠且其余部分与所述第三区域200c重叠。也可以说，将基底200的上表面划分出第一区域200a、第二区域200b和第三区域200c。
作为示例，第一方向可以与第二方向相互垂直，例如第一方向为图12的水平方向，第二方向为图12的竖直方向，有源区（AA）沿第二方向伸长，第二区域200b位于隔离区的上方。
本实施例中，基底200可以为硅基底。但不限于此，基底200还可以是锗基底、硅锗基底、绝缘体上硅 (Silicon On Insulator，SOI)或绝缘体上锗(Germanium OnInsulator，GOI )等，基底200中还可以根据设计需求注入一定的掺杂粒子以改变电学参数。
图13为本发明一实施例中在基底的上表面形成硬掩模层后的俯视平面图。图14为本发明一实施例中在基底的上表面形成硬掩模层后的局部剖面示意图。如图13和图14所示，在基底200的上表面形成栅极材料层202以及位于所述栅极材料层202上的硬掩模层203。
本实施例中，栅极材料层202可以为多晶硅层，但不限于此。栅极材料层202还可以是其他的金属栅极材料层。如图14所示，硬掩模层203包括自下而上依次堆叠的第一氧化物层、氮化物层和第二氧化物层。第一氧化物层和第二氧化物层的材料可以包括氧化硅。氮化物层的材料可以包括氮化硅或氮氧化硅。
所述栅极材料层202的厚度可以为700埃~900埃，例如为800埃。第一氧化物层的厚度可以为30埃~45埃，例如为37埃。氮化物层的厚度可以为300埃~400埃，例如为350埃。第二氧化物层的厚度可以为200埃~300埃，例如为225埃；第二氧化物层203c可以通过使用原硅酸四乙酯（TEOS）的化学气相沉积（PECVD）工艺形成。
参考图14所示，在基底200的上表面形成栅极材料层202之前，在基底200的上表面形成栅氧化层201。栅氧化层201的材料可以包括氧化硅。栅氧化层201可以通过热氧化工艺形成，但不限于此。栅氧化层201也可以通过本领域公知的其它方法形成。
图15为本发明一实施例中在硬掩模层上形成图形化的第一掩模层后的局部剖面示意图。如图15所示，在所述硬掩模层203上形成图形化的第一掩模层204。具体的，形成图形化的第一掩模层204的方法包括：在硬掩模层203上涂布光刻胶形成第一光刻胶层，对第一光刻胶层进行曝光和显影，形成图形化的第一掩模层204，图形化的第一掩模层204具有与第二区域200b位置对应的开口。
图16为本发明一实施例中刻蚀去除第二区域上的硬掩模层后的俯视平面图。图17为沿图16中BC线所示位置的局部剖面示意图。如图16和图17所示，以所述图形化的第一掩模层204为掩模，刻蚀去除每个所述第二区域200b上的硬掩模层203直至露出栅极材料层202的上表面，形成凹槽205，即所述凹槽205的底面位于所述栅极材料层202的上表面；在所述凹槽205内形成聚合物层206，所述聚合物层206覆盖所述凹槽205的内表面。
在刻蚀硬掩模层203形成凹槽205时，第二区域200b上的栅极材料层202的厚度损失很小，例如第二区域200b上的栅极材料层202的厚度损失小于50埃。
如图17所示，本实施例中，聚合物层206覆盖凹槽205的内表面但并未填满凹槽205，但不限于此。
本实施例中，在刻蚀去除每个所述第二区域200b上的硬掩模层203形成凹槽205的步骤中，通过调整刻蚀气体和刻蚀气体比例，以在形成所述凹槽205的同时于所述凹槽205的内表面形成聚合物层206，如此形成聚合物层206不需要额外的沉积工艺，可以节省生产时间和简化工艺流程，但不限于此。在其它实施例中，可以通过本领域公知的方法形成聚合物层206。
在去除第二区域200b上的硬掩模层203之后，参考图17所示，去除图形化的第一掩模层204。例如，可以采用灰化工艺去除所述图形化的第一掩模层204。
图18为本发明一实施例中在基底上形成图形化的第二掩模层后的俯视平面图。图19为沿图18中BC线所示位置的局部剖面示意图。图20为沿图18中DE线所示位置的局部剖面示意图。如图18、图19和图20所示，在基底200上形成图形化的第二掩模层209，图形化的第二掩模层209覆盖第一区域200a且露出第三区域200c。
具体的，形成图形化的第二掩模层209的方法可以包括：形成覆盖所述硬掩模层203和聚合物层206的无定形碳层207、覆盖所述无定形碳层207的底部抗反射层208、以及覆盖所述底部抗反射层208的第二光刻胶层；对所述第二光刻胶层进行曝光和显影，形成图形化的第二掩模层209。在第二光刻胶层下设置底部抗反射层208和无定形碳层207，可以减少曝光过程中光在第二光刻胶层的下表面的反射，以使曝光的大部分能量都被第二光刻胶层吸收，有助于提高图形化的第二掩模层209的图形精度。无定形碳层207的厚度可以为1000埃~1200埃，例如为1100埃。底部抗反射层208的厚度可以为300埃~450埃，例如为370埃。
在形成图形化的第二掩模层209后，以所述图形化的第二掩模层209为掩模，刻蚀去除所述第三区域200c上的硬掩模层203。
图21为本发明一实施例中去除第三区域上的硬掩模层后沿图18中BC线所示位置的局部剖面示意图。图22为本发明一实施例中去除第三区域上的硬掩模层后沿图18中DE线所示位置的局部剖面示意图。参考图18、图19、图20、图21和图22所示，刻蚀去除所述第三区域200c上的硬掩模层203的方法可以包括：以所述图形化的第二掩模层209为掩模，刻蚀所述第三区域200c上的底部抗反射层208、无定形碳层207和硬掩模层203直至露出所述第三区域200c上栅极材料层202的上表面。在刻蚀去除第三区域200c上的硬掩模层203的过程中，聚合物层206作为牺牲层保护下方的栅极材料层202，且所述第三区域200c上的栅极材料层202的上表面露出时，露出所述凹槽205底面的栅极材料层202的上表面。
在刻蚀去除第三区域200c上的硬掩模层203的过程中，会对第一区域200a上的图形化的第二掩模层209、底部抗反射层208和无定形碳层207造成刻蚀损耗，优选的，利用刻蚀去除所述第三区域200c上的硬掩模层203的过程中存在的刻蚀损耗，使得所述第三区域200c上栅极材料层202的上表面露出时，聚合物层206被完全消耗，即聚合物层206被刻蚀去除，露出所述第二区域200b上栅极材料层202的上表面，即露出凹槽205底面的栅极材料层的上表面，如此在去除第三区域200c上的硬掩模层后，不需要额外的刻蚀工艺来去除聚合物层206，有利于简化工艺流程，节约生产成本，而且可以避免额外的刻蚀工艺对栅极材料层202表面造成的损伤，以及可以避免额外的刻蚀工艺对栅极材料层202表面的平整度造成的不良影响。
本实施例中，可以通过调整所述无定形碳层207的厚度和/或调整刻蚀去除所述第三区域200c上的硬掩模层203的过程中的刻蚀条件，使得所述第三区域200c上栅极材料层202的上表面露出时，露出所述凹槽205底面的栅极材料层202的上表面，但不限于此。还可以配合调整图形化的第二掩模层209的厚度和底部抗反射层208的厚度等来实现第三区域200c上栅极材料层202的上表面露出时，露出凹槽205底面的栅极材料层202的上表面的目的。
需要说明的是，本实施例中，在刻蚀去除所述第三区域200c上的硬掩模层203露出栅极材料层202的上表面的过程中，损耗第二区域200b上的聚合物层206的同时可能会伴随第一区域200a上的硬掩模层203的厚度损失。
在去除第三区域200c上的硬掩模层203和聚合物层206后，以第一区域200a上保留的硬掩模层203为掩模，刻蚀所述栅极材料层202以形成栅极。
图23为本发明一实施例中刻蚀栅极材料层后沿图18中BC线所示位置的局部剖面示意图。图24为本发明一实施例中刻蚀栅极材料层后沿图18中DE线所示位置的局部剖面示意图。刻蚀栅极材料层202结束时，如图23所示，第二区域200b上的栅极材料层202被去除，第一区域200a与第二区域200b不交叠的区域上的栅极材料层202被保留作为栅极。如图24所示，刻蚀栅极材料层202结束时，所述第三区域200c上的栅极材料层202被去除。
在栅极材料层202刻蚀结束后，去除剩余的硬掩模层203。
本申请的栅极结构的制作方法中，首先刻蚀去除第二区域200b上的硬掩模层203形成凹槽205，并在凹槽205的内表面形成聚合物层206，然后刻蚀去除所述第三区域200c上的硬掩模层203并露出所述第三区域200c上的栅极材料层的上表面，如此完成硬掩模层的图形化，不需要使用有机底层结构层（即ODL）和SHB层，有助于降低制造成本；在刻蚀去除所述第三区域200c上的硬掩模层的过程中，聚合物层作为牺牲层保护下方的栅极材料层202，如此可以减少刻蚀第三区域200c的硬掩模层时损伤栅极材料层202的概率，避免了有机底层结构层的刻蚀工艺窗口较窄的问题，增大了第二区域上硬掩模层的刻蚀工艺窗口和栅极材料层的刻蚀工艺窗口，有利于减少有源区点蚀的概率，提高工艺的稳定性和生产良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种栅极结构的制作方法，其特征在于，包括：
提供基底，所述基底中具有隔离区和由所述隔离区限定的多个有源区；所述基底的上表面包括沿第一方向伸长的多个第一区域、沿第二方向伸长的多个第二区域、以及位于相邻两个所述第一区域之间的第三区域，每个所述第一区域跨越多个所述有源区，每个所述第二区域跨越所述第一区域，每个所述第二区域的部分与所述第一区域重叠且其余部分与所述第三区域重叠；
在所述基底的上表面形成栅极材料层以及位于所述栅极材料层上的硬掩模层；
在所述硬掩模层上形成图形化的第一掩模层，以所述图形化的第一掩模层为掩模，刻蚀去除每个所述第二区域上的硬掩模层形成凹槽，所述凹槽的底面位于所述栅极材料层的上表面；在所述凹槽内形成聚合物层，所述聚合物层覆盖所述凹槽的内表面；
形成图形化的第二掩模层，以所述图形化的第二掩模层为掩模，刻蚀去除所述第三区域上的硬掩模层并露出所述第三区域上的栅极材料层的上表面；在刻蚀去除所述第三区域上的硬掩模层的过程中，所述聚合物层作为牺牲层保护下方的栅极材料层，且所述第三区域上的栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面；以及
以所述第一区域上保留的硬掩模层为掩模，刻蚀所述栅极材料层以形成栅极。
2.如权利要求1所述的制作方法，其特征在于，所述刻蚀去除每个所述第二区域上的硬掩模层形成凹槽的步骤中，通过调整刻蚀气体和刻蚀气体比例，以在形成所述凹槽的同时于所述凹槽的内表面形成所述聚合物层。
3.如权利要求1所述的制作方法，其特征在于，所述形成图形化的第二掩模层的方法包括：
形成覆盖所述硬掩模层和所述聚合物层的无定形碳层、覆盖所述无定形碳层的底部抗反射层、以及覆盖所述底部抗反射层的第二光刻胶层；以及
对所述第二光刻胶层进行曝光和显影，形成图形化的第二掩模层。
4.如权利要求3所述的制作方法，其特征在于，所述刻蚀去除所述第三区域上的硬掩模层的方法包括：
以所述图形化的第二掩模层为掩模，刻蚀所述第三区域上的底部抗反射层、无定形碳层和硬掩模层直至露出所述第三区域上栅极材料层的上表面。
5.如权利要求4所述的制作方法，其特征在于，通过调整所述无定形碳层的厚度和/或调整刻蚀去除所述第三区域上的硬掩模层的过程中的刻蚀条件，使得所述第三区域上栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面。
6.如权利要求3所述的制作方法，其特征在于，所述无定形碳层的厚度为1000埃~1200埃，所述底部抗反射层的厚度为300埃~450埃。
7.如权利要求1所述的制作方法，其特征在于，利用刻蚀去除所述第三区域上的硬掩模层的过程中存在的刻蚀损耗，使得所述第三区域上栅极材料层的上表面露出时，露出所述凹槽底面的栅极材料层的上表面。
8.如权利要求1所述的制作方法，其特征在于，在所述基底的上表面形成所述栅极材料层之前，在所述基底的上表面形成栅氧化层。
9.如权利要求1所述的制作方法，其特征在于，所述硬掩模层包括自下而上依次堆叠的第一氧化物层、氮化物层和第二氧化物层。
10.如权利要求1所述的制作方法，其特征在于，所述栅极材料层包括多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211250270.9A CN115332061B (zh) | 2022-10-13 | 2022-10-13 | 栅极结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211250270.9A CN115332061B (zh) | 2022-10-13 | 2022-10-13 | 栅极结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115332061A true CN115332061A (zh) | 2022-11-11 |
| CN115332061B CN115332061B (zh) | 2022-12-16 |
Family
ID=83915047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211250270.9A Active CN115332061B (zh) | 2022-10-13 | 2022-10-13 | 栅极结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332061B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555177A (ja) * | 1991-06-11 | 1993-03-05 | Sony Corp | ドライエツチング方法 |
| US20050164455A1 (en) * | 2003-10-31 | 2005-07-28 | Woo-Soon Jang | Method of manufacturing a semiconductor device |
| US20050176193A1 (en) * | 2004-01-15 | 2005-08-11 | Tae-Woong Kang | Method of forming a gate of a semiconductor device |
| CN101640174A (zh) * | 2008-07-31 | 2010-02-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的刻蚀方法和金属互连层的形成方法 |
| CN102259820A (zh) * | 2010-05-27 | 2011-11-30 | 上海华虹Nec电子有限公司 | 空腔结构和该结构的制备方法及压敏传感器的制作方法 |
| JP2014053361A (ja) * | 2012-09-05 | 2014-03-20 | Ps4 Luxco S A R L | 半導体装置の製造方法 |
| CN104022066A (zh) * | 2014-04-22 | 2014-09-03 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN104752160A (zh) * | 2013-12-31 | 2015-07-01 | 苏州同冠微电子有限公司 | 一种利用普通多晶刻蚀设备刻蚀沟槽的方法 |
| CN104752185A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN105552031A (zh) * | 2014-10-22 | 2016-05-04 | 德州仪器公司 | 栅极槽过蚀刻控制 |
| CN108231934A (zh) * | 2016-12-20 | 2018-06-29 | 北京汉能创昱科技有限公司 | 一种太阳能电池组件及其制备方法 |
| US20200020785A1 (en) * | 2018-07-16 | 2020-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing Pattern Loading in the Etch-Back of Metal Gate |
| CN114141782A (zh) * | 2021-11-18 | 2022-03-04 | 上海华虹宏力半导体制造有限公司 | 3d sonos存储器结构及工艺方法 |
| CN114520148A (zh) * | 2020-11-20 | 2022-05-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2022
- 2022-10-13 CN CN202211250270.9A patent/CN115332061B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555177A (ja) * | 1991-06-11 | 1993-03-05 | Sony Corp | ドライエツチング方法 |
| US20050164455A1 (en) * | 2003-10-31 | 2005-07-28 | Woo-Soon Jang | Method of manufacturing a semiconductor device |
| US20050176193A1 (en) * | 2004-01-15 | 2005-08-11 | Tae-Woong Kang | Method of forming a gate of a semiconductor device |
| CN101640174A (zh) * | 2008-07-31 | 2010-02-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的刻蚀方法和金属互连层的形成方法 |
| CN102259820A (zh) * | 2010-05-27 | 2011-11-30 | 上海华虹Nec电子有限公司 | 空腔结构和该结构的制备方法及压敏传感器的制作方法 |
| JP2014053361A (ja) * | 2012-09-05 | 2014-03-20 | Ps4 Luxco S A R L | 半導体装置の製造方法 |
| CN104752185A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN104752160A (zh) * | 2013-12-31 | 2015-07-01 | 苏州同冠微电子有限公司 | 一种利用普通多晶刻蚀设备刻蚀沟槽的方法 |
| CN104022066A (zh) * | 2014-04-22 | 2014-09-03 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
| CN105552031A (zh) * | 2014-10-22 | 2016-05-04 | 德州仪器公司 | 栅极槽过蚀刻控制 |
| CN108231934A (zh) * | 2016-12-20 | 2018-06-29 | 北京汉能创昱科技有限公司 | 一种太阳能电池组件及其制备方法 |
| US20200020785A1 (en) * | 2018-07-16 | 2020-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing Pattern Loading in the Etch-Back of Metal Gate |
| CN114520148A (zh) * | 2020-11-20 | 2022-05-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN114141782A (zh) * | 2021-11-18 | 2022-03-04 | 上海华虹宏力半导体制造有限公司 | 3d sonos存储器结构及工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115332061B (zh) | 2022-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102628726B1 (ko) | 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물 | |
| KR101087835B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| CN111370299B (zh) | 半导体结构及其形成方法 | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR101150639B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR101105431B1 (ko) | 미세 패턴 제조 방법 | |
| KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20090170031A1 (en) | Method of forming a pattern of a semiconductor device | |
| US11769691B2 (en) | Semiconductor device and formation method thereof | |
| KR101867503B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2002359352A (ja) | 半導体装置の製造方法および半導体装置 | |
| US7981803B2 (en) | Method of forming micro pattern of semiconductor device | |
| KR100535030B1 (ko) | 반도체소자의 제조방법 | |
| CN115332062A (zh) | 栅极结构的制作方法 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| US11081353B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN115332061B (zh) | 栅极结构的制作方法 | |
| CN115332060B (zh) | 栅极结构的制作方法 | |
| CN115223863B (zh) | 半导体结构的制作方法 | |
| CN113327843B (zh) | 半导体结构的形成方法 | |
| CN112908836B (zh) | 半导体结构及其形成方法 | |
| CN112018034B (zh) | 半导体结构及其形成方法 | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| KR20100004705A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |