JPH0555177A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPH0555177A
JPH0555177A JP3301281A JP30128191A JPH0555177A JP H0555177 A JPH0555177 A JP H0555177A JP 3301281 A JP3301281 A JP 3301281A JP 30128191 A JP30128191 A JP 30128191A JP H0555177 A JPH0555177 A JP H0555177A
Authority
JP
Japan
Prior art keywords
etching
layer
wafer
film
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3301281A
Other languages
English (en)
Other versions
JP3225559B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30128191A priority Critical patent/JP3225559B2/ja
Publication of JPH0555177A publication Critical patent/JPH0555177A/ja
Application granted granted Critical
Publication of JP3225559B2 publication Critical patent/JP3225559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【目的】 Si系材料,Al系材料の異方性エッチング
を、炭素系ポリマー以外の物質で側壁保護を行いなが
ら、しかも実用的なウェハ温度域で実現する。 【構成】 ゲート電極加工において、多結晶シリコン層
3をS2 Cl2 /N2 混合ガスを用いて20℃でエッチ
ングする。Cl* を主エッチング種としてエッチングが
進行する一方で、S2 Cl2 から生成するSとN2 との
反応によりポリチアジル(SN)x を主体とする側壁保
護膜5が形成され、異方性形状を有するゲート電極3a
を形成できる。側壁保護膜5は、レジスト・マスク4の
アッシングと同時に昇華または分解除去されるので、パ
ーティクル汚染源とならない。段差部に発生するエッチ
ング残渣を除去するためにラジカル・モードでオーバー
エッチングを行っても、側壁保護膜5の優れた安定性ゆ
え、高異方性が維持される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
炭素系ポリマー以外の物質で側壁保護を行いながら異方
性エッチングを可能とする方法に関する。さらに本発明
は、特にたとえば多層配線プロセスにおいて段差の大き
いウェハ上で配線材料層の大幅なオーバーエッチングを
行う際にも、エッチング残渣や再付着物の発生、および
パターン断面形状の劣化等を防止する方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、単結晶シリコン,多結晶シリコン,高融点金属
シリサイド,ポリサイド等のシリコン系材料層、あるい
はAl系材料層のエッチングにおいても、高異方性,高
速性,高選択性,低汚染性等の諸要求のいずれをも犠牲
にすることなく達成する技術が強く望まれている。
【0003】たとえば、単結晶シリコンの代表的なエッ
チング・プロセスは、微細素子分離やセル容量面積の確
保を目的としてトレンチを形成するためのトレンチ加工
である。トレンチ加工では、後工程におけるトレンチの
埋め込みや容量の制御を正確に行うために、高異方性が
要求される。一方、多結晶シリコン,高融点金属シリサ
イド,ポリサイド等の代表的なエッチング・プロセス
は、ゲート電極加工である。ゲート電極加工では、パタ
ーン幅がトランジスタのソース/ドレイン領域を自己整
合的に形成する場合のチャネル長や、LDD構造におけ
るサイドウォールの寸法精度に直接影響するので、やは
り高異方性が要求される。また、薄いゲート酸化膜に対
する高選択性も要求される。
【0004】さらに、Al系材料層のエッチング・プロ
セスとは、言うまでもなく各種の配線加工である。Al
系材料層のエッチングに特有の問題点としては、アフタ
ーコロージョンをいかに防止するかが挙げられる。
【0005】ところで、デバイス構造の三次元化が進行
すると必然的にウェハの表面段差が増大するが、これに
伴って近年では大幅なオーバーエッチングが要求される
ようになっている。大きな段差上では形成される各種材
料層の層厚が不均一になり易い上、ウェハ表面の形状効
果により段差の底部等の狭隘な部位ではエッチング種の
入射量の減少や、エッチング反応生成物の蒸気圧の低下
が生じ易くなる。これらの原因により、ジャスト・エッ
チングが終了した段階では、段差の底部にストリンガと
呼ばれるエッチング残渣がしばしば残存する。これを除
去するためには、オーバーエッチングが不可欠とされ
る。
【0006】ただし、オーバーエッチング時には、高異
方性と高選択性との両立が一般に困難となる。これは、
被エッチング面積の減少と共に相対的に過剰となったラ
ジカルがウェハの表面でマイグレーションを起こし、パ
ターン側壁部を攻撃してパターンの断面形状を劣化させ
るからである。しかし、このような異方性の低下を懸念
してイオン・アシスト反応が主体となるようなエッチン
グ条件を設定すると、今度は下地にダメージが発生した
り、あるいはスパッタされた下地がパターン側壁部に再
付着するという問題が発生する。特に酸化シリコン(S
iO2 )系の層間絶縁膜を下地としてAl系材料層のエ
ッチングを行う場合、このような下地の再付着物は残留
塩素を吸蔵してアフタコロージョンを促進する要因とな
り易いので、できるだけ再付着は防止したいところであ
る。
【0007】上述のような問題の解決に従来から重要な
役割を果たしてきたものは、炭素系ポリマーによる側壁
保護である。シリコン系材料層のエッチングは、これま
でCFC113(C2 Cl3 3 )等に代表されるクロ
ロフルオロカーボン(CFC)ガスがエッチング・ガス
として広く用いられてきた。いわゆるフロン・ガスの一
種である上記CFCガスは、1分子内にFとClとを構
成元素として有するため、条件次第でF* ,Cl* 等の
ラジカルによるラジカル反応と、C+ ,CFx + ,CC
x + ,Cl+ 等のイオンによるイオン・アシスト反応
の両方によりエッチングを進行させることができる。こ
の場合、放電解離条件下で生成するCFCガスのフラグ
メントが重合してプラズマ中に炭素系ポリマーが生成
し、これがウェハ表面のパターン側壁部に堆積して側壁
保護効果を発揮することにより、高異方性が達成される
のである。
【0008】この炭素系ポリマーによる側壁保護を強化
すれば、高異方性と高選択性を両立させることができ
る。つまり、実用的なエッチング速度を損なわない範囲
で入射イオン・エネルギーを低下させて高選択性を達成
し、これにより起こり得る異方性の低下は側壁保護を強
化することにより回避しようとする考え方である。その
典型的な例は、第36回応用物理学関係連合講演会(1
989年春季)講演予稿集第2分冊571ページ,演題
番号1p−L−5に述べられており、タングステン・ポ
リサイド膜をC2 Cl3 3 (フロン113)/SF6
混合ガスとSiO2 マスクを用いてエッチングしてい
る。
【0009】Al系材料層の場合は、炭素系ポリマーは
レジスト・マスクから供給される。Al系材料層のエッ
チングは、BCl3 /Cl2 混合ガスに代表される塩素
系ガスを使用して行われている。AlとClの反応は自
発的に進行するため、異方性を確保するためには低ガス
圧かつ高バイアスといった条件下でイオンの平均自由行
程を延長させてエッチングを行う。このとき、高い入射
エネルギーを有するイオンにスパッタされたレジスト・
マスクの分解生成物が炭素系ポリマーを形成し、これが
パターン側壁部に付着して側壁保護効果を発揮するので
ある。
【0010】一方、上述のような炭素系ポリマーの側壁
保護作用により高異方性を達成するのではなく、被エッ
チング基板(ウェハ)の低温化によりこれを達成しよう
とする技術も提案されている。これは、いわゆる低温エ
ッチングと呼ばれるプロセスであり、ウェハの温度を0
℃以下に保持することにより、深さ方向のエッチング速
度をイオン・アシスト効果により実用レベルに維持した
まま、パターン側壁部におけるラジカル反応を凍結また
は抑制してアンダカット等の形状異常を防止しようとす
る技術である。たとえば、第35回応用物理学関係連合
講演会(1988年春季年会)講演予稿集第495ペー
ジ,演題番号28a−G−2には、ウェハを−130℃
に冷却し、SF6 ガスを用いてシリコン・トレンチ・エ
ッチングおよびn+ 型多結晶シリコン層のエッチングを
行った例が報告されている。
【0011】なお、一般にドライエッチングのプロセス
では、特にウェハを冷却しなければプラズマ輻射熱や反
応熱等によりウェハの温度は200℃付近まで上昇する
ので、ウェハの温度を室温程度に制御する場合も広義の
低温エッチングに含めることがある。
【0012】
【発明が解決しようとする課題】しかしながら、上述の
炭素系ポリマーを側壁保護に利用する方法については、
次のような問題点が指摘されている。その第一は、シリ
コン系材料層のエッチング・ガスであるCFCガスが周
知のように地球のオゾン層破壊の一因であり、その一部
は近い将来に製造および使用が禁止される運びとなって
いることである。したがって、ドライエッチングの分野
においてもCFCガスの代替品を見出し、その効果的な
利用方法を確立することが急務となっている。
【0013】第二は、シリコン系材料層のエッチングに
おいて、CFCガスに含まれる炭素がSiO2 系材料層
に対する選択性を劣化させるという問題である。この問
題点は、第36回応用物理学関係連合講演会(1989
年春季),講演予稿集第2分冊572ページ,演題番号
1p−L−7、あるいは月刊セミコンダクターワールド
(プレスジャーナル社刊)1990年1月号,81〜8
4ページ等の文献に報告されている。ゲート酸化膜のよ
うなSiO2 系材料層の表面に炭素が吸着すると、原子
間結合エネルギーの大きいC−O結合(257kcal
/mole)が生成してSi−O結合が弱められたり、
あるいはSiO2 がSiに還元されてハロゲン系のエッ
チング種に引き抜かれ易くなってしまうのである。この
ことは、薄いゲート酸化膜を下地としてゲート電極加工
を行う場合に、重大な問題となる。
【0014】第三は、炭素系ポリマーによるパーティク
ル汚染およびアフターコロージョンの懸念である。すな
わち、半導体装置のデザイン・ルールが今後さらに微細
化されると、気相中から堆積する炭素ポリマーも重大な
パーティクル汚染源となることが十分に予想される。ま
た、特にAl系材料層のエッチングでは、パターン側壁
部に付着した炭素系ポリマーに塩素もしくは塩素系化合
物が吸蔵され、これらの残留塩素がアフターコロージョ
ンを促進する原因となってしまう。近年では、Al系材
料層にエレクトロマイグレーション対策としてCuが添
加されたり、あるいはAl系材料層がバリヤメタルや反
射防止膜等の異種材料層と積層されるなど、アフターコ
ローション防止の観点からは不利な要因が増えているの
で、炭素系ポリマーに代わる側壁保護物質が望まれると
ころである。
【0015】CFCガス以外の堆積性のガスを使用する
ことも一部で検討されているが、今後、半導体装置のデ
ザイン・ルールの微細化がさらに進行すると、従来では
問題とならなかったような粒径のパーティクルでも、深
刻な歩留りの低下につながる虞れが大きい。
【0016】これに対し、前述の低温エッチングは脱C
FC対策の有効な手段のひとつと期待されているが、高
異方性の達成をラジカル反応の凍結もしくは抑制のみに
頼ろうとすると、前述のように液体窒素を要するレベル
の低温冷却が必要となる。しかしこれでは、大型で特殊
な冷却装置が必要となること、真空シール材の信頼性等
が低下すること等のハードウェア面の問題が生ずる。ま
た、ウェハの冷却および室温に戻すまでの加熱に時間が
かかりスループットが低下することも懸念され、経済性
や生産性を損なう虞れが大きい。
【0017】そこで本発明は、炭素系ポリマーに代わる
別の材料で側壁保護を行うことができ、大幅なオーバー
エッチングを行う際にも高異方性,低ダメージ性を維持
でき、しかも低汚染性で経済性に優れる実用的なドライ
エッチング方法を提供することを目的とする。
【0018】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
である。すなわち、本願の第1の発明にかかるドライエ
ッチング方法は、窒素系化合物と放電解離条件下でプラ
ズマ中に遊離のSを生成し得るイオウ系化合物とを含む
エッチング・ガスを用いて基板上の被エッチング材料層
をエッチングすることを特徴とする。
【0019】本願の第2の発明にかかるドライエッチン
グ方法は、窒素系化合物と放電解離条件下でプラズマ中
に遊離のSを生成し得るイオウ系化合物とを含むエッチ
ング・ガスを用いて段差を有する基板上の被エッチング
材料層をエッチングする工程と、前記段差の底部に残留
した前記被エッチング材料層の残渣をラジカル反応が主
体となるエッチング条件により除去する工程とを有する
ことを特徴とする。
【0020】
【作用】本発明者は、上述の目的を達成するため、次の
ような解決方針を立てた。すなわち、パーティクル汚染
を防止する観点から、側壁保護物質としてはある特定の
条件下でのみ堆積し、不要時には昇華,分解,あるいは
揮発性物質の生成等の手段のいずれかにより容易に除去
できる物質を利用する。しかも、上記側壁保護物質とし
ては、イオン衝撃や過剰なラジカルに対して十分な耐性
を有するものを選択する必要がある。また、オーバーエ
ッチングは、下地への悪影響を回避し、また段差底部の
ような狭隘な部分に残るエッチング残渣を除去するため
に、ラジカル反応が主体となる条件で行う。このとき、
過剰なラジカルの攻撃からパターン側壁部を保護する意
味からも、側壁保護物質としては高い耐性を有するもの
が必要である。
【0021】上記の方針にしたがって検討を進める過程
で本発明者が側壁保護物質として注目した化合物は、窒
化イオウ系化合物である。上記窒化イオウ系化合物とし
ては、後述するごとく種々の化合物が知られているが、
本発明において特に優れた側壁保護効果を期待される代
表的な化合物はポリチアジル(SN)x である。(S
N)x の性質,構造等については、J.Am.Che
m.Soc.,Vol.29,p.6358〜6363
(1975)に詳述されている。常圧下では208℃、
減圧下では140〜150℃付近まで安定に存在するポ
リマー状物質であり、結晶状態ではS−N−S−N−…
の繰り返し共有結合からなる主鎖が平行に配向してい
る。したがって、この(SN)xを主体とする窒化イオ
ウ系化合物層は、F* 等の侵入を有効に阻止することが
できる。また、加速されたイオンが入射したとしても、
結合角や立体配座の変化等に由来していわゆるスポンジ
効果が発揮され、イオン衝撃を吸収もしくは緩和するこ
とができる。しかも、(SN)x は減圧下で140〜1
50℃付近まで加熱すれば容易に分解または昇華し、完
全に除去することができる。
【0022】本発明では、この(SN)x を生成させる
ために、窒素系化合物と放電解離によりプラズマ中に遊
離のイオウを生成し得るイオウ系化合物とを含むエッチ
ング・ガスを使用する。これは、両化合物の反応により
気相中に窒化イオウ系化合物を生成させ、これをウェハ
の表面に堆積させて側壁保護を行わせるためである。す
なわち、最も単純に考えれば、窒素系化合物の放電解離
によりプラズマ中に生成したNと、イオウ系化合物の放
電解離によりプラズマ中に生成したSとが結合して、ま
ずチアジル(N≡S)が形成される。このチアジルは、
酸素類似体である一酸化窒素(NO)の構造から類推さ
れるごとく不対電子を持っており、容易に重合して(S
N)2 ,(SN)4 ,さらには(SN)n を生成する。
(SN)2 は20℃付近で容易に重合して(SN)4
よび(SN)n を生成し、自身は30℃付近で分解す
る。(SN)4 は融点178℃,分解温度206℃の環
状物質である。(SN)x は化学的に安定で130℃ま
では分解しない。したがって、おおよそウェハ温度が1
30℃以下に制御されていれば、(SN)x はウェハ上
で安定に存在できる。
【0023】この他、プラズマ中にF* ,Cl* ,Br
* 等のハロゲン・ラジカルが存在している場合には、上
記(SN)x のS原子上にハロゲン原子が結合したハロ
ゲン化チアジルも生成し得る。また、F* の生成量を制
御するために水素系ガスが添加されている場合には、チ
アジル水素も生成し得る。さらに、条件によってはS4
2 (融点23℃),S112 (融点150〜155
℃),S152 (融点137℃),S162 (融点12
2℃)等のように分子内のS原子数とN原子数が不均衡
な環状窒化イオウ化合物、あるいはこれら環状窒化イオ
ウ化合物のN原子上にH原子が結合したS7 NH(融点
113.5℃),1,3−S6 (NH)2 (融点130
℃),1,4−S6(NH)2 (融点133℃),1,
5−S6 (NH)2 (融点155℃),1,3,5−S
5 (NH)3 (融点124℃),1,3,6−S5 (N
H)3 (融点131℃),S4 (NH)4 (融点145
℃)等のイミド型の化合物等も生成可能である。
【0024】上述の窒化イオウ系化合物はすべて、通常
のドライエッチング装置のウェハ載置電極上における温
度条件下では、ウェハ上で安定に存在することができ、
ラジカルによる攻撃からパターン側壁部を保護するに十
分な側壁保護膜を形成する。本願の第1の発明では、窒
化イオウ系化合物の堆積過程とエッチング過程とが競合
する系でエッチングを行うことにより、高異方性加工が
可能となる。
【0025】また、本願の第2の発明では、上記のよう
なエッチングを行った後にラジカル反応が主体となるエ
ッチング条件でオーバーエッチングを行うわけである
が、上記窒化イオウ系化合物の側壁保護効果が極めて優
れているので、既に形成されたパターンの異方性形状が
損なわれる虞れがない。しかも、上記窒化イオウ系化合
物は、ウェハをおおよそ130℃以上に加熱すれば分解
する。あるいは、通常のO2 プラズマ・アッシングによ
りレジスト・マスクを除去する際に、昇華、燃焼もしく
は分解反応により該レジスト・マスクと同時に除去する
こともできる。このときの反応生成物はN2 ,NOx
SOx 等の気体、もしくはSの固体蒸気であり、何らパ
ーティクル汚染の原因となるものではない。
【0026】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0027】実施例1 本実施例は、本願の第1の発明をゲート電極加工に適用
し、S2 Cl2 /N2 混合ガスを用いて多結晶シリコン
層をエッチングした例である。このプロセスを、図1を
参照しながら説明する。本実施例でエッチング・サンプ
ルとしたウェハは、図1(a)に示されるように、単結
晶シリコン基板1上にSiO2 からなるゲート酸化膜2
を介してn+ 型不純物を含有する厚さ約0.3μmの多
結晶シリコン層3が積層され、さらにその上に所定の形
状にパターニングされたレジスト・マスク4が形成され
てなるものである。ここで、上記レジスト・マスク4
は、たとえばノボラック系ポジ型フフォトレジスト材料
(東京応化工業社製;商品名TSMR−V3)の塗膜に
対してg線露光および現像処理を行うことにより、約
0.5μmのパターン幅に形成した。
【0028】次に、上記多結晶シリコン層3をエッチン
グするため、上記のウェハをRFバイアス印加型の有磁
場マイクロ波プラズマ・エッチング装置のウェハ載置電
極にセットした。上記ウェハ載置電極は冷却配管を内蔵
しており、装置外部に設置されるチラー等の冷却設備か
ら適当な冷媒の供給を受けることにより、ウェハを所定
の温度に冷却できるようになされている。ここではエタ
ノール冷媒を使用した。エッチング条件の一例を下記に
示す。
【0029】 S2 Cl2 流量 10SCCM N2 流量 10SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 30W(2MHz) ウェハ温度 20℃
【0030】ここで、上記S2 Cl2 は、本発明者が先
に特願平3−210516号明細書においてシリコン系
材料層もしくはAl系材料層のエッチンク・ガスとして
提案した塩化イオウのひとつであり、極めて有効な脱C
FC対策を提供するものである。S2 Cl2 から生成す
るCl* は、多結晶シリコン層3の主エッチング種とし
て寄与し、このラジカル反応がSFx + ,S+ ,N+
のイオンによりアシストされる機構でエッチングが進行
した。一方、S2 Cl2 から生成するSとN2 とが反応
して(SN)x 等の窒化イオウ系化合物がプラズマ中に
生成した。これらの窒化イオウ系化合物は、20℃に維
持されたウェハの表面のうち、イオンの垂直入射が原理
的に起こらないパターンの側壁部に堆積し、図1(b)
に示されるような側壁保護膜5を形成した。この結果、
良好な異方性形状を有するゲート電極3aが形成され
た。
【0031】なお、N2 は、自身が生成するN* により
2 2 から生成するF* の一部を捕捉してNF3 等の
形で系外へ除去し、エッチング反応系のS/F比を高め
て窒化イオウ系化合物の生成を促進することにも寄与し
ている。上述のプロセスでは、高選択性も達成された。
これは、レジスト・マスク4の上面やゲート酸化膜2の
露出面等のイオンの垂直入射面において、窒化イオウ系
化合物の堆積とスパッタ除去とが競合するので、エッチ
ング速度が大幅に低下するからである。また、気相中か
らの生成物を側壁保護に利用しているため、異方性加工
に必要な入射イオン・エネルギーが低減できているから
である。本実施例において、レジスト・マスクに対する
選択比は約10、ゲート酸化膜に対する選択比は約30
であった。
【0032】次に、ウェハをプラズマ・アッシング装置
に移設し、通常のO2 プラズマ・アッシングを行う条件
でレジスト・マスク4を除去した。この工程では、プラ
ズマ輻射熱や反応熱による加熱効果に加えてO* による
直接的な燃焼反応が起こるので、図1(c)に示される
ように、窒化イオウ系化合物からなる側壁保護膜5は分
解,燃焼,昇華等の機構によりNOx,N2 ,SOx
S等の形で速やかに除去された。したがって、ウェハ上
に何らパーティクル汚染を発生させることはなかった。
【0033】あるいは、窒化イオウ系化合物の多くは1
50℃程度に加熱すれば分解するので、まずウェハを加
熱して側壁保護膜5を除去してからO2 プラズマ・アッ
シングによりレジスト・マスク4を除去するようにして
も良い。なお、本発明では、エッチング中に生成する窒
化イオウ系化合物をエッチング装置内部に過剰に堆積さ
せない対策を施しておくと、極めてクリーンなプロセス
を実現することができる。たとえば、エッチング・チャ
ンバの内壁部等のように、ウェハ温度に直接影響を与え
ないエッチング装置の内部部材を、内蔵ヒータ等により
150℃以上に加熱しておくことは、パーティクル汚染
を防止するための有効な手段である。
【0034】実施例2 本実施例は、本願の第1の発明をゲート電極加工に適用
し、S2 Cl2 /N2 /H2 S混合ガスを用いて多結晶
シリコン層をエッチングした例である。このプロセス
を、前出の図1(a)に加えて図2を参照しながら説明
する。本実施例でサンプルとして使用したウェハは、図
1(a)に示したものと同じである。このウェハをRF
バイアス印加型の有磁場マイクロ波プラズマ・エッチン
グ装置にセットし、一例として下記の条件で多結晶シリ
コン層3をエッチングした。
【0035】 S2 Cl2 流量 10SCCM N2 流量 10SCCM H2 S流量 3SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 30W(2MHz) ウェハ温度 20℃
【0036】上記のエッチング条件では、実施例1で使
用したエッチング・ガスの組成にH2 Sが添加されてい
る。このH2 Sは、自身が放出するH* でCl* を捕捉
すると同時に遊離のSも放出し、エッチング反応系の見
掛け上のS/X比〔S原子数とハロゲン(X)原子数の
比〕を効率的に上昇させることに寄与している。このた
め、図2に示されるように、(SN)x を主体とする側
壁保護膜5の形成が促進され、ゲート電極3bの断面形
状はテーパー化した。
【0037】このように、本発明では窒化イオウ系化合
物の堆積量を制御することにより、形成されるパターン
の断面形状を変化させることも可能である。たとえば、
上述のようなテーパー化をCCDの製造工程において1
層目ポリシリコン層に対して行えば、層間絶縁膜の段差
被覆性(ステップ・カバレッジ)が改良され、2層目以
降のポリシリコン層のエッチング時にストリンガの発生
を防止することが容易となる。
【0038】実施例3 本実施例は、本願の第1の発明をゲート電極加工に適用
し、S2 2 /N2 混合ガスおよびS2 Br2 /N2
合ガスを用いた2段階エッチングによりタングステン・
ポリサイド膜をエッチングした例である。このプロセス
を、図3を参照しながら説明する。
【0039】本実施例で使用したウェハは、図3(a)
に示されるように、単結晶シリコン基板11上にSiO
2 からなるゲート酸化膜12を介してポリサイド膜15
が積層され、さらにその上に所定の形状にパターニング
されたレジスト・マスク16が形成されてなるものであ
る。ここで、上記ポリサイド膜15は、下層側から順に
n型不純物を含有する厚さ約0.1μmの多結晶シリコ
ン層13と厚さ約0.1μmのタングステン・シリサイ
ド(WSix )層14とが順次積層されたものである。
【0040】上記のウェハをRFバイアス印加型の有磁
場マイクロ波プラズマ・エッチング装置にセットし、一
例として下記の条件で、まず上層側の上記WSix 層1
4をエッチングした。 S2 2 流量 10SCCM N2 流量 10SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 30W(2MHz) ウェハ温度 20℃
【0041】ここで、上記S2 2 は、本発明者が先に
特願平3−210516号明細書においてシリコン系材
料層等のエッチングに使用したフッ化イオウのひとつで
ある。S2 2 から生成するF* は、WSix 層14の
主エッチング種として寄与し、このラジカル反応がSF
x + ,S+ 等のイオンによりアシストされる機構でエッ
チングが進行する。また、前述の機構にもとづいて窒化
イオウ系化合物による側壁保護膜17が形成された。こ
の結果、図3(b)に示されるように、良好な異方性形
状を有するWSix パターン14aが形成された。
【0042】ところで、WSix 層のエッチングには従
来からF系ガスが使用されているが、これはCl系ガス
やBr系ガスでは生成するWClx やWBrx の蒸気圧
が低く、エッチングが進行しないか、あるいは進行して
もこれらの生成物の過剰な付着により異方性エッチング
が困難となるからである。しかし、F系ガスを用いる場
合、F* による異方性低下が大きな障害となるため、従
来はCFCガスに由来する炭素系ポリマーで側壁保護を
行うか、あるいは−60℃にも及ぶウェハの低温冷却を
行って高異方性を確保していたわけである。
【0043】これに対して本発明では、窒化イオウ系化
合物による強固な側壁保護膜17が常温付近で容易に形
成できるため、従来よりも遙かに実用的なエッチング・
プロセスが実現する。
【0044】次に、下層側の多結晶シリコン層13をエ
ッチングするため、エッチング条件を一例として下記の
ように切り換えた。 S2 Br2 流量 10SCCM N2 流量 10SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W RFバイアス・パワー 30W(400kHz) ウェハ温度 20℃ ここで、エッチング・ガス組成のうちS2 2 をS2
2 に変更したのは、エッチング反応系からF* を排除
し、S2 Br2 から生成するBr* を主エッチング種と
することにより、下地のゲート酸化膜12に対する選択
性を向上させるためである。窒化イオウ系化合物の生成
機構は上述のとおりである。この結果、図3(c)に示
されるように、良好な異方性形状を有するゲート電極1
5aが形成された。図中、エッチング後の各材料層パタ
ーンは、エッチング前の各材料層の符号に添字aを付し
て表示してある。
【0045】ここまでのプロセスにおいて、レジスト・
マスク16に対する選択比は約8、ゲート酸化膜12に
対する選択比は約100であった。対レジスト選択比が
実施例1よりもやや低下しているのは、WSix 層14
のエッチング時にS2 2 から生成するF* によりレジ
スト・マスク16が若干エッチングされたからである。
【0046】最後に、O2 プラズマ・アッシングを行っ
たところ、図3(d)に示されるように、レジスト・マ
スク16と側壁保護膜17とが除去された。このとき、
何らパーティクル汚染は発生しなかった。
【0047】実施例4 本実施例は、本願の第2の発明をSRAMのビット線加
工に適用し、S2 2 /N2 混合ガスを用いてタングス
テン・ポリサイド膜をジャスト・エッチング状態までエ
ッチングした後、SF6 ガスを用いてオーバーエッチン
グを行うことにより残渣を除去した例である。このプロ
セスを、図4ないし図7を参照しながら説明する。
【0048】図4は、エッチング前のウェハの一構成例
を示す概略断面図である。すなわち、予めシャロー・ト
レンチ型の素子分離領域22が形成された単結晶シリコ
ン基板21上にSiO2 からなるゲート酸化膜を介して
1層目ポリサイド膜によるワード線25が形成されてい
る。このワード線25は下層側の多結晶シリコン層23
と上層側のWSix 層24とが積層されてなるものであ
る。さらに、ウェハの全面はたとえばCVDによりSi
2 を堆積させることにより形成された層間絶縁膜26
に被覆されており、その上には2層目ポリサイド膜29
が形成されている。この2層目ポリサイド膜29は下層
側の多結晶シリコン層27と上層側のWSix 層28と
が積層されてなるものであり、ビット線の一部を構成す
る。さらに、上記2層目ポリサイド膜29の上には、レ
ジスト・マスク30が形成されている。このレジスト・
マスク30は、たとえばウェハの表面段差を吸収できる
厚さに化学増幅系ネガ型3成分系フォトレジスト(シプ
レー社製;商品名SAL−601)を塗布し、KrFエ
キシマ・レーザ・ステッパを使用して選択露光を行った
後、アルカリ現像処理を経て形成されたものである。
【0049】上述のウェハをRFバイアス印加型の有磁
場マイクロ波プラズマ・エッチング装置にセットし、一
例として下記の条件で上記2層目ポリサイド膜29をエ
ッチングした。 S2 2 流量 35SCCM N2 流量 15SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 100W(2MHz) ウェハ温度 −30℃ このエッチング過程では、図5に示されるように、2層
目ポリサイド膜29のエッチングは側壁保護膜31の形
成を伴いながら異方的に進行した。この結果、ほぼ垂直
壁を有するビット線29aが形成された。なお、パター
ニング後の各材料層は、もとの符号(数字)に添字aを
付けて表記してある。
【0050】しかし、このウェハは大きな表面段差を有
しているため、2層目ポリサイド膜29の不要部分は完
全には除去されず、段差の底部あるいはパターンの密な
部位において残渣29bが発生していた。この残渣29
bは多結晶シリコン層27を主体としているが、場所に
よりWSix 層28の一部も含んでいる。このように残
渣29bが発生するのは、上述の部位がいずれも狭隘で
あって、エッチング種の入射確率や反応生成物の蒸気圧
が低下し易いためである。
【0051】そこで、上記残渣29bを除去するため、
エッチング条件を一例として下記のように変更した。 SF6 流量 50SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 0W ここでは、ラジカル反応が主体となるエッチング条件を
設定している。すなわち、SF6 はフッ化イオウの中で
も最もS/F比が低く、1分子から大量のF* を生成さ
せる。この大量のF* により、図6に示されるように、
残渣29bは速やかに除去された。このとき、前述のジ
ャスト・エッチングまでの工程で形成された側壁保護膜
31が、ラジカルの側方攻撃あるいはイオンの入射に対
して化学的にも物理的にも極めて優れた耐性を示すの
で、ビット線29aの断面形状が劣化することはなかっ
た。しかも、RFバイアス・パワーが印加されていない
ので、発散磁界以外にはウェハ方向へイオンを加速する
要因がなく、下地である層間絶縁膜26がスパッタ・ア
ウトされてパターン側壁部に再付着することもなかっ
た。
【0052】この後、ウェハをプラズマ・アッシング装
置に移送し、通常の条件にしたがってO2 プラズマ・ア
ッシングを行った。この結果、図7に示されるように、
レジスト・マスク30が除去されると同時に側壁保護膜
31も分解もしくは燃焼し、N2 ,NOx ,SOx ,S
等の形で除去された。
【0053】実施例5 本実施例は、前述の実施例4に続いて本発明を同じくS
RAMのビット線加工に適用し、S2 Cl2 /N2 混合
ガスを用いてAl系配線材料層をジャスト・エッチング
状態までエッチングした後、Cl2/SF6 混合ガスを
用いてオーバーエッチングを行うことにより残渣を除去
した例である。このプロセスを、図8ないし図11を参
照しながら説明する。
【0054】図8は、エッチング前のウェハの一構成例
を示す概略断面図である。すなわち、前述の図7に示す
ウェハの全面にSiO2 からなる層間絶縁膜32が形成
され、ビット線29aに臨んでビア・ホール32aが開
口されている。該ビア・ホール32aは、たとえば選択
CVD法により成長されたタングステン・プラグ層33
により平坦に埋め込まれている。さらに、スパッタリン
グ法により全面に厚さ約0.5μmのAl系配線材料層
34が被着形成され、その上には、レジスト・マスク3
5が形成されている。
【0055】ここで、上記Al系配線材料層34は前述
の2層目ポリサイド膜29からなるビット線29aと共
に最終的なビット線を構成する部分であり、低抵抗化を
図るために厚さ約0.4μmのAl−1%Si層を主体
としている。実際には、このAl−1%Si層と層間絶
縁膜32との間に厚さ約0.1μmのTiWバリヤメタ
ルが介在されているが、図面上では簡略化するためにA
l−1%Si層とTiWバリヤメタルとを一体化し、単
層膜状のAl系配線材料層34として表した。
【0056】また、上記レジスト・マスク35は、たと
えばノボラック系ポジ型フォトレジスト(東京応化工業
社製;商品名TSMR−V3)を塗布し、g線により選
択露光を行った後、アルカリ現像処理を経て形成された
ものである。
【0057】このウェハをRFバイアス印加型の有磁場
マイク波プラズマ・エッチング装置にセットし、一例と
して下記の条件で上記Al配線材料層34をエッチング
した。 S2 Cl2 流量 80SCCM N2 流量 20SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 100W(2MHz) ウェハ温度 25℃ 上述の条件では、S2 Cl2 から生成するCl* が主エ
ッチング種となってAl系配線材料層34のエッチング
が進行する一方、前述の機構にしたがって(SN)n
パターン側壁部に堆積した。
【0058】上述の機構により、図9に示されるよう
に、Al系配線材料層34のエッチングは側壁保護膜3
6の形成を伴いながら異方的に進行し、ほぼ垂直壁を有
するビット線34aが形成された。しかしこのとき、A
l系配線材料層34の不要部分は完全には除去されず、
段差の底部あるいはパターンの密な部位において残渣3
4bが発生していた。この残渣34bは、TiWバリヤ
メタルを主体としているが、場所によりAl−1%Si
層の一部も含んでいる。
【0059】そこで、上記残渣34bを除去するため、
エッチング条件を一例として下記のように変更した。 Cl2 流量 50SCCM SF6 流量 50SCCM ガス圧 1.3Pa(10mTorr) マイクロ波パワー 850W(2.45GHz) RFバイアス・パワー 0W ここでは、Cl2 から生成するCl* がAlとTiを塩
化物の形で除去し、またSF6 から生成するF* がWを
フッ化物の形で除去することにそれぞれ寄与し、図10
に示されるように、残渣34bが速やかに除去された。
このとき、前述のジャスト・エッチングまでの工程で形
成された側壁保護膜36が強固な側壁保護効果を有する
ため、ビット線34aの断面形状が劣化することはなか
った。
【0060】しかも、RFバイアス・パワーが印加され
ていないので、下地の層間絶縁膜32がスパッタ・アウ
トされてパターン側壁部に再付着することもなかった。
このことは、Al系材料層のパターニングにおいて特に
重要である。それは、再付着物が形成されなければ、残
留塩素がその内部に吸蔵されることもなく、アフタコロ
ージョン耐性が大幅に向上するからである。
【0061】最後に、ウェハをプラズマ・アッシング装
置に移送し、通常の条件にしたがってO2 プラズマ・ア
ッシングを行った。この結果、図11に示されるよう
に、レジスト・マスク35が除去されると同時に側壁保
護膜36も昇華、分解もしくは燃焼除去された。
【0062】以上、本発明を5つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば放電解離条件下でプラズマ中に
遊離のSを生成し得るイオウ系化合物としては、被エッ
チング材料層の種類に応じて他の化合物を使用すること
もできる。たとえば被エッチング材料層がシリコン系化
合物である場合には、上述のS2 2 の他にもSF2
SF4 ,S2 10等のフッ化イオウ、S3 Cl2 ,S2
Cl2 ,SCl2 等の塩化イオウ、S3 Br2 ,S2
2 ,SBr2 等の臭化イオウ、あるいはSOF2 ,S
OCl2 ,SOBr2 等を使用することができる。被エ
ッチング材料層がAl系化合物である場合には、上記の
化合物のうちFを構成元素とする化合物を除外すれば使
用することができる。
【0063】一方、窒素系化合物としては、上述のN2
の他にもN2 2 ,NF3 ,NCl3 ,NBr3 ,NO
2 等を使用することができる。NH3 は上記イオウ系化
合物と反応して除去が困難な硫化アンモニウムを副生す
るので、好ましくない。また、エッチング反応系の見掛
け上のS/X比を上昇させるための化合物として、上記
実施例2ではH2 Sを使用したが、これ以外にもH2
シラン系化合物等を使用することができる。特に、シラ
ン系化合物を使用する場合には、放電解離条件下で生成
するH* とSi* が共にX* (ハロゲン・ラジカル)の
捕捉に寄与するので、大きなS/X比の上昇効果が期待
できる。
【0064】さらに、スパッタリング効果,冷却効果,
希釈効果を得る目的でエッチング・ガスにHe,Ar等
の希ガスを添加しても良い。
【0065】
【発明の効果】以上の説明からも明らかなように、本発
明のドライエッチング方法によれば、従来の炭素系ポリ
マーに代わり窒化イオウ系化合物を利用して側壁保護を
行うことができる。したがって、シリコン系化合物層の
エッチングに関しては有効な脱CFC対策を提供するこ
とができ、またAl系材料層のエッチングに関しては対
レジスト選択性やアフターコロージョン耐性を向上させ
ることができる。しかも、窒化イオウ系化合物は通常の
ドライエッチング装置のウェハ載置電極上における温度
条件下でウェハ上に堆積可能であり、また炭素系ポリマ
ーに比べて低汚染性である。さらに、上記窒化イオウ系
化合物の側壁保護効果が極めて良好であるため、ラジカ
ル・モードで大幅なオーバーエッチングを行う際にも、
高異方性,低ダメージ性を維持することができる。
【0066】したがって、本発明は微細なデザイン・ル
ールにもとづいて設計され、高集積度および高性能を有
する半導体装置の製造に好適であり、その産業上の価値
は極めて大きい。
【図面の簡単な説明】
【図1】本発明を多結晶シリコン・ゲート電極加工に適
用したプロセス例をその工程順にしたがって示す概略断
面図であり、(a)は多結晶シリコン層の上にレジスト
・マスクが形成された状態、(b)は多結晶シリコン層
のエッチングによりゲート電極が形成された状態、
(c)はレジスト・マスクと側壁保護膜が除去された状
態をそれぞれ表す。
【図2】本発明を多結晶シリコン・ゲート電極加工に適
用した他のプロセス例において、側壁保護膜の過剰な堆
積によりテーパー形状を有するゲート電極が形成された
状態を示す概略断面図である。
【図3】本発明をポリサイド・ゲート電極加工に適用し
たプロセス例をその工程順にしたがって示す概略断面図
であり、(a)はポリサイド膜の上にレジスト・マスク
が形成された状態、(b)はWSix 層がエッチングさ
れた状態、(c)は多結晶シリコン層のエッチングによ
りゲート電極が形成された状態、(d)はレジスト・マ
スクと側壁保護膜が除去された状態をそれぞれ表す。
【図4】本発明をSRAMのビット線加工に適用したプ
ロセス例において、2層目ポリサイド膜の上にレジスト
・マスクが形成された状態を示す概略断面図である。
【図5】図4の2層目ポリサイド膜がパターニングさ
れ、残渣が形成された状態を示す概略断面図である。
【図6】図5の残渣が除去された状態を示す概略断面図
である。
【図7】図6のレジスト・マスクおよび側壁保護膜が除
去された状態を示す概略断面図である。
【図8】本発明をSRAMのビット線加工に適用したプ
ロセス例において、Al系配線材料層の上にレジスト・
マスクが形成された状態を示す概略断面図である。
【図9】図8の配線材料層がパターニングされ、残渣が
形成された状態を示す概略断面図である。
【図10】図9の残渣が除去された状態を示す概略断面
図である。
【図11】図10のレジスト・マスクおよび側壁保護膜
が除去された状態を示す概略断面図である。
【符号の説明】
1,11,21 ・・・単結晶シリコン基板 2,12 ・・・ゲート酸化膜 3,13,23,27・・・多結晶シリコン層 3a ・・・(多結晶シリコン層によ
る)ゲート電極 4,16,30,35・・・レジスト・マスク 5,17,31,36・・・側壁保護膜 14,24,28 ・・・WSix 層 15a ・・・(ポリサイド膜による)ゲ
ート電極 25 ・・・ワード線 26,32 ・・・層間絶縁膜 29 ・・・2層目ポリサイド膜 29a ・・・(2層目ポリサイド膜によ
る)ビット線 29b ・・・(2層目ポリサイド膜の)
残渣 34 ・・・Al系配線材料層 34a ・・・(Al系配線材料層によ
る)ビット線 34b ・・・(Al系配線材料層の)残
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/302 G 7353−4M J 7353−4M 21/3205 29/784 H05H 1/18 9014−2G 8225−4M H01L 29/78 301 G

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 窒素系化合物と放電解離条件下でプラズ
    マ中に遊離のイオウを生成し得るイオウ系化合物とを含
    むエッチング・ガスを用いて基板上の被エッチング材料
    層をエッチングすることを特徴とするドライエッチング
    方法。
  2. 【請求項2】 窒素系化合物と放電解離条件下でプラズ
    マ中に遊離のイオウを生成し得るイオウ系化合物とを含
    むエッチング・ガスを用いて表面に段差を有する基板上
    の被エッチング材料層をエッチングする工程と、 前記段差の底部に残留した前記被エッチング材料層の残
    渣をラジカル反応が主体となるエッチング条件により除
    去する工程とを有することを特徴とするドライエッチン
    グ方法。
JP30128191A 1991-06-11 1991-10-22 ドライエッチング方法 Expired - Fee Related JP3225559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30128191A JP3225559B2 (ja) 1991-06-11 1991-10-22 ドライエッチング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-165141 1991-06-11
JP16514191 1991-06-11
JP30128191A JP3225559B2 (ja) 1991-06-11 1991-10-22 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH0555177A true JPH0555177A (ja) 1993-03-05
JP3225559B2 JP3225559B2 (ja) 2001-11-05

Family

ID=26489985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30128191A Expired - Fee Related JP3225559B2 (ja) 1991-06-11 1991-10-22 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3225559B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2704689A1 (fr) * 1993-04-15 1994-11-04 Samsung Electronics Co Ltd Procédé de formation de motif fin dans un dispositif à semi-conducteur.
JPH07183381A (ja) * 1993-12-21 1995-07-21 Sony Corp 半導体装置の製造方法
KR100236077B1 (ko) * 1996-12-03 1999-12-15 김영환 반도체 소자 제조방법
CN115332061A (zh) * 2022-10-13 2022-11-11 合肥晶合集成电路股份有限公司 栅极结构的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2704689A1 (fr) * 1993-04-15 1994-11-04 Samsung Electronics Co Ltd Procédé de formation de motif fin dans un dispositif à semi-conducteur.
JPH07183381A (ja) * 1993-12-21 1995-07-21 Sony Corp 半導体装置の製造方法
KR100236077B1 (ko) * 1996-12-03 1999-12-15 김영환 반도체 소자 제조방법
CN115332061A (zh) * 2022-10-13 2022-11-11 合肥晶合集成电路股份有限公司 栅极结构的制作方法
CN115332061B (zh) * 2022-10-13 2022-12-16 合肥晶合集成电路股份有限公司 栅极结构的制作方法

Also Published As

Publication number Publication date
JP3225559B2 (ja) 2001-11-05

Similar Documents

Publication Publication Date Title
KR0176715B1 (ko) 드라이에칭방법
JP3248222B2 (ja) ドライエッチング方法
US5314576A (en) Dry etching method using (SN)x protective layer
JP3191407B2 (ja) 配線形成方法
JPH05160081A (ja) ドライエッチング方法
JP3220992B2 (ja) ドライエッチング方法
JP3198586B2 (ja) ドライエッチング方法
JP3225559B2 (ja) ドライエッチング方法
JP3111643B2 (ja) ドライエッチング方法
JP3353462B2 (ja) ドライエッチング方法
JP3326868B2 (ja) アルミニウム系パターンの形成方法
JP3111640B2 (ja) ドライエッチング方法
JP3318777B2 (ja) ドライエッチング方法
JP3166242B2 (ja) ドライエッチング方法
JP3246145B2 (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法
JP3120569B2 (ja) ドライエッチング方法
JP3440599B2 (ja) ビアホール形成方法
JP3008543B2 (ja) ドライエッチング方法
JPH08274077A (ja) プラズマエッチング方法
JP3200949B2 (ja) ドライエッチング方法
JPH04234116A (ja) ドライエッチング方法
JP3271085B2 (ja) エッチング方法
JP3185408B2 (ja) ドライエッチング方法
JPH05299391A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010731

LAPS Cancellation because of no payment of annual fees