CN116390484A - 半导体结构的制造方法及半导体结构 - Google Patents
半导体结构的制造方法及半导体结构 Download PDFInfo
- Publication number
- CN116390484A CN116390484A CN202310553591.4A CN202310553591A CN116390484A CN 116390484 A CN116390484 A CN 116390484A CN 202310553591 A CN202310553591 A CN 202310553591A CN 116390484 A CN116390484 A CN 116390484A
- Authority
- CN
- China
- Prior art keywords
- active
- layer
- filling layer
- semiconductor structure
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title description 23
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 331
- 238000005530 etching Methods 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 18
- 230000009286 beneficial effect Effects 0.000 abstract description 13
- 239000000463 material Substances 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000001788 irregular Effects 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 8
- 230000015654 memory Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开实施例提供一种半导体结构的制造方法及半导体结构,半导体结构的制造方法包括:提供位于基底上的堆叠结构,堆叠结构包括交替设置的牺牲层和有源层,且包括依次邻接的第一部分、第三部分和第二部分;图形化第一部分和第二部分中的有源层,且去除这两个部分中的牺牲层,第一部分和第二部分中剩余有源层分别构成多个第一有源柱和第二有源柱;形成填充满相邻第一有源柱之间以及相邻第二有源柱之间的间隙的第一填充层;图形化第三部分中的有源层,且去除此部分中的牺牲层,剩余有源层构成多个第三有源柱,第三有源柱接触第一有源柱和第二有源柱;形成填充满相邻第三有源柱之间间隙的第二填充层。本公开实施例有利于解决半导体结构的漏电问题。
Description
技术领域
本公开实施例涉及半导体技术领域,特别涉及一种半导体结构的制造方法及半导体结构。
背景技术
随着动态存储器的集成密度朝着更高的方向发展,对动态存储器阵列结构中晶体管的排布方式以及晶体管的尺寸产生了更高的要求。例如,目前动态存储器中栅极结构的形貌以及栅极结构之间的间隔距离取决于形成栅极结构的工艺条件,但形成栅极结构的工艺条件无法精准的控制栅极结构的形貌,可能导致不同栅极结构的形貌不同,影响动态存储器的性能。此外,动态存储器中堆叠的有源柱的结构稳定也有待提高。
发明内容
本公开实施例提供一种半导体结构的制造方法及半导体结构,至少有利于解决填充相邻有源柱间隙的填充层侧壁不规整的问题。
根据本公开一些实施例,本公开实施例一方面提供一种半导体结构的制造方法,包括:提供基底,所述基底上形成有堆叠结构,所述堆叠结构包括交替设置的牺牲层和有源层,且所述堆叠结构包括沿第一方向依次邻接的第一部分、第三部分和第二部分;图形化所述第一部分和所述第二部分中的所述有源层,且去除所述第一部分和所述第二部分中的所述牺牲层,所述第一部分中剩余的所述有源层构成沿第二方向和第三方向间隔排布的多个第一有源柱,所述第二部分中剩余的所述有源层构成沿所述第二方向和所述第三方向间隔排布的多个第二有源柱,所述第一有源柱和所述第二有源柱沿第一方向延伸,所述第一方向、所述第二方向及所述第三方向三者两两相交;形成第一填充层,所述第一填充层填充满相邻所述第一有源柱之间的间隙,且填充满相邻所述第二有源柱之间的间隙;图形化所述第三部分中的所述有源层,且去除所述第三部分中的所述牺牲层,所述第三部分中剩余的所述有源层构成沿所述第二方向和所述第三方向间隔排布的多个第三有源柱,所述第三有源柱沿所述第一方向的两端分别与一所述第一有源柱和一所述第二有源柱接触连接;形成第二填充层,所述第二填充层填充满相邻所述第三有源柱之间的间隙。
在一些实施例中,形成所述第一有源柱和所述第二有源柱的步骤包括:形成第一掩膜层,所述第一掩膜层覆盖所述第三部分的整个顶面,且还覆盖所述第一部分和所述第二部分的部分顶面,其中,位于所述第一部分和所述第二部分上的所述第一掩膜层内具有间隔排布的多个第一开口,所述第一开口沿所述第一方向延伸,且所述第一部分正上方的每个所述第一开口均在所述第二部分正上方的一所述第一开口的延伸方向上;以所述第一掩膜层为掩膜,沿所述第一开口向下刻蚀所述堆叠结构,所述第一部分和所述第二部分剩余的所述有源层分别构成所述第一有源柱和所述第二有源柱;去除所述第一部分和所述第二部分中的剩余所述牺牲层。
在一些实施例中,形成所述第三有源柱的步骤包括:图形化所述第一掩膜层,以在所述第三部分上方的所述第一掩膜层中形成多个第二开口,且每个所述第二开口均与沿所述第一方向两侧的所述第一开口相连通;以所述第一掩膜层为掩膜,沿所述第二开口向下刻蚀所述堆叠结构,以形成所述第三有源柱;去除所述第三部分中的剩余所述牺牲层。
在一些实施例中,在去除所述第一部分和所述第二部分中的剩余所述牺牲层之前,还包括:形成初始填充层,所述初始填充层填充满所述第一部分和所述第二部分的间隙;以所述第一掩膜层为掩膜,沿所述第一开口向下刻蚀所述初始填充层,并保留覆盖所述第三部分侧壁的所述初始填充层。
在一些实施例中,在去除所述第一部分和所述第二部分中的剩余所述牺牲层之前,还包括:形成保护层,所述保护层覆盖所述第三部分的侧壁。
在一些实施例中,在形成所述第一有源柱和所述第二有源柱之后,所述第一部分和所述第二部分中有部分所述牺牲层残留在所述第三部分的所述牺牲层的侧壁上;形成所述第三有源柱之后,所述第三部分的侧壁有部分所述牺牲层残留。
在一些实施例中,去除所述第三部分中的所述牺牲层之后,还包括:去除所述第三部分侧壁上残留的所述牺牲层。
在一些实施例中,所述堆叠结构还包括环绕所述第一部分、所述第二部分和所述第三部分的第四部分;在图形化所述第一部分和所述第二部分中的所述有源层之前,还包括:去除所述第四部分,以露出所述第四部分正对的基底;侧向去除剩余所述堆叠结构边缘的部分所述牺牲层,以使剩余所述牺牲层与所述有源层围成第一缺口;形成支撑结构,所述支撑结构覆盖剩余所述堆叠结构的侧面,且还填充满所述第一缺口。
根据本公开一些实施例,本公开实施例另一方面还提供一种半导体结构,半导体结构具有沿第一方向依次邻接的第一区、第三区及第二区,包括:基底,所述基底横跨所述第一区、所述第三区及所述第二区;多个有源柱,在所述基底上沿第二方向和第三方向间隔排布,且所述有源柱沿第一方向延伸,所述有源柱在所述基底上的正投影位于所述基底内,其中,所述有源柱包括沿所述第一方向依次相连的第一有源柱、第三有源柱和第二有源柱,所述第一有源柱位于第一区中,所述第三有源柱位于与所述第一区邻接的第三区中,所述第二有源柱位于与所述第三区邻接的第二区中,所述第一方向、所述第二方向及所述第三方向三者两两相交;第一填充层,所述第一填充层填充满相邻所述第一有源柱间的间隙、和相邻所述第二有源柱间的间隙;第二填充层,所述第二填充层填充满相邻所述第三有源柱之间的间隙。
在一些实施例中,还包括:支撑结构,位于所述基底的上,且覆盖每一所述有源柱沿所述第一方向上相对的侧面,所述支撑结构还位于沿所述第三方向排布的相邻所述有源柱的端部之间。
本公开实施例提供的技术方案至少具有以下优点:
将堆叠结构分为依次邻接的第一部分、第三部分和第二部分,先对第一部分和第二部分进行处理以分别形成第一有源柱和第二有源柱,此步骤中,需去除第一部分和第二部分中的牺牲层和部分有源层,第三部分可以起到对形成的第一有源柱和第二有源柱的支撑作用,避免第一有源柱和第二有源柱坍塌,此外,第一部分邻近第三部分的侧壁以及第二部分邻近第三部分的侧壁可能会有部分牺牲层和有源层残留;形成第一填充层,第一填充层填充满相邻第一有源柱之间的间隙以及相邻第二有源柱间的间隙;对第三部分进行处理以形成第三有源柱,此步骤中,第一填充层可起到对第三有源柱的支撑作用,且在去除第三部分中的牺牲层和部分有源层的过程中,可以去除第一部分和第二部分残留的牺牲层和有源层,然后形成填充相邻第三有源柱之间间隙的第二填充层。如此,填充的第一填充层和第二填充层的边缘较规整,有利于降低后续基于第一填充层和第二填充层形成的栅极和电容等结构不规则的可能性;若第一填充层和第二填充层的边缘区域不规整,部分区域的第一填充层或者第二填充层尺寸较小,较小的尺寸会导致第一填充层或者第二填充层介电性能较差,进而可能会发生漏电现象,而本公开实施例提供的半导体结构的制造方法,第一填充层和第二填充层的边缘较规整,能够降低漏电现象发生的可能性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1至图26为本公开一实施例提供的半导体结构的制造方法各步骤对应的结构示意图;
图27为本公开另一实施例提供的一种半导体结构的俯视图;
图28为沿图27中AA1剖面的剖视图,以及沿图27中BB1剖面的剖视图;
图29为本公开另一实施例提供的另一种半导体结构的俯视图;
图30为沿图29中AA1剖面的剖视图,以及沿图29中BB1剖面的剖视图。
具体实施方式
由背景技术可知,目前制造栅极结构和有源柱的技术有待改善。
本公开实施例提供一种半导体结构的制造方法,将堆叠结构分为依次邻接的第一部分、第三部分和第二部分,先去除第一部分和第二部分中的牺牲层和部分有源层,以分别形成第一有源柱和第二有源柱,采用第一填充层填充相邻第一有源柱之间的间隙及相邻第二有源柱之间的间隙,然后去除第三部分中的牺牲层和部分有源层,以形成第三有源柱,并在相邻第三有源柱之间的间隙中填充满第二填充层;在形成第一有源柱和第二有源柱的步骤中,第三部分可以起到对形成的第一有源柱和第二有源柱的支撑作用,避免第一有源柱和第二有源柱坍塌,然而,在形成第一有源柱和第二有源柱之后,第一部分邻近第三部分的侧壁以及第二部分邻近第三部分的侧壁可能会有部分牺牲层和有源层残留;在形成第三有源柱的步骤中,第一有源柱、第二有源柱及第一填充层可起到对第三有源柱的支撑作用,且可以去除第一部分和第二部分残留的牺牲层和有源层。如此,填充的第一填充层和第二填充层的侧壁较规整,有利于降低后续基于第一填充层和第二填充层形成的栅极和电容等结构不规则的可能性;若第一填充层和第二填充层的侧壁不规整,部分区域的第一填充层或者第二填充层尺寸较小,较小的尺寸会导致第一填充层或者第二填充层介电性能较差,进而可能会发生漏电现象,而本公开实施例提供的半导体结构的制造方法,第一填充层和第二填充层的侧壁较规整,能够降低漏电现象发生的可能性。
下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案。
图1至图26为本公开一实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
参考图1至图2,其中,图2中左图为沿图1中AA1剖面的剖视图,图2中右图为沿图1中BB1剖面的剖视图。提供基底100,基底100上形成有堆叠结构,堆叠结构包括交替设置的牺牲层101和有源层102,且堆叠结构包括沿第一方向X依次邻接的第一部分10、第三部分30和第二部分20。
基底100的材料可以为元素半导体材料或者晶态无机化合物半导体材料。元素半导体材料可以硅或者锗;晶态无机化合物半导体材料可以为碳化硅、锗化硅、砷化镓或者镓化铟等。
牺牲层101的材料可以为锗化硅、氮化硅或者氧化硅等;有源层102的材料可以为硅、锗等半导体材料或氧化铟锌(IZO)、氧化锌(ZnxO)、氧化铟镓锌(IGZO)、氧化铟镓硅(IGSO)等金属氧化物半导体材料。
待形成的半导体结构包括依次邻接的第一区1、第二区2和第三区3,基底100和堆叠结构横跨第一区1、第二区2和第三区3,第一部分10位于第一区1中,第二部分20位于第二区2中,第三部分30位于第三区3中,后续步骤通过对堆叠结构进行处理,以形成位于第一区1中的第一有源柱、位于第二区2中的第二有源柱以及位于第三区3中的第三有源柱。
在一些实施例中,待形成的半导体结构还可以包括第四区4,第四区4环绕第一区1、第二区2及第三区3,部分基底100位于第四区4中,堆叠结构还可以包括环绕第一部分10和第二部分20的第四部分40,第四部分40位于第四区4中。
后续步骤还包括图形化第一部分10和第二部分20中的有源层,且去除第一部分10和第二部分20中的牺牲层101,以形成分别位于第一区1和第二区2中的第一有源柱和第二有源柱。
参考图3至图8,其中,图4中左图为沿图3中AA1的剖视图,图4中右图为沿图3中BB1的剖视图,图6中左图为沿图5中AA1的剖视图,图6中右图为沿图5中BB1的剖视图,图8中左图为沿图7中AA1剖面的剖视图,图8中右图为沿图7中BB1剖面的剖视图。在图形化第一部分10和第二部分20中的有源层102之前,还可以包括:去除第四部分40,以露出第四部分40正对的基底100;形成支撑结构108,支撑结构108覆盖剩余堆叠结构的侧面,支撑结构108可以用于支撑后续步骤形成的第一有源柱和第二有源柱,避免第一有源柱和第二有源柱坍塌,有利于提高制造半导体结构工艺的良率。
其中,支撑结构108的材料可以为氧化硅、氮化硅或者氮氧化硅。
在一些实施例中,在去除第四部分40的步骤中,还可去除与第四部分40正对的部分厚度的基底100,以避免刻蚀不足致使与第四部分40中最底层的牺牲层101未被完全去除,且后续形成的支撑结构108可以嵌入基底100,与基底100之间具有更大接触面积,从而支撑结构108更稳固。
去除第四部分40步骤可以包括:形成第二掩膜层113,第二掩膜层113位于第一部分10和第二部分20的顶面,且露出第三部分30的顶面;以第二掩膜层113为掩膜,刻蚀第三部分30。
第二掩膜层113的材料可以为氮化硅、氧化硅或者氮氧化硅。
在形成支撑结构108的工艺步骤中,支撑结构108还覆盖第二掩膜层113的侧面。
在形成支撑结构108之后,保留第二掩膜层113,后续步骤还可以对第二掩膜层113进行图形化处理,以形成第一掩膜层,第一掩膜层用于进行第一有源柱和第二有源柱的制造,如此,无需去除第二掩膜层113,继续利用第二掩膜层113进行后续第一有源柱和第二有源柱的制造,能够降低工艺成本。
参考图7至图8,在一些实施例中,在去除第四部分40之后,还可以侧向去除剩余堆叠结构边缘的部分牺牲层101,以使剩余牺牲层101与有源层102围成第一缺口105;形成支撑结构108的步骤中,支撑结构108还填充满第一缺口105,如此,增大了支撑结构108与有源层102之间的接触面积,从而支撑结构108与后续步骤形成的第一有源柱和第二有源柱之间具有更大的接触面积,有利于提高支撑结构108对第一有源柱和第二有源柱的支撑能力。
参考图9至图18,其中,图10中左图为沿图9中AA1剖面的剖视图,图10中右图为沿图9中BB1剖面的剖视图,图12中左图为沿图11中AA1剖面的剖视图,图12中右图为沿图11中BB1剖面的剖视图,图14中左图为沿图13中AA1剖面的剖视图,图14中右图为沿图13中BB1剖面的剖视图,图16中左图为沿图15中AA1剖面的剖视图,图16中右图为沿图15中BB1剖面的剖视图,图18中左图为沿图17中AA1剖面的剖视图,图18中右图为沿图17中BB1剖面的剖视图。图形化第一部分10和第二部分20中的有源层,且去除第一部分10和第二部分20中的牺牲层101,第一部分10中剩余的有源层102构成沿第二方向Y和第三方向Z间隔排布的多个第一有源柱103,第二部分20中剩余的有源层102构成沿第二方向Y和第三方向Z间隔排布的多个第二有源柱104,第一有源柱103和第二有源柱104沿第一方向X延伸,第一方向X、第二方向Y及第三方向Z三者两两相交。
在一些实施例中,形成第一有源柱103和第二有源柱104的步骤可以包括:形成第一掩膜层115,第一掩膜层115覆盖第三部分30的整个顶面,且还覆盖第一部分10和第二部分20的部分顶面,其中,第一部分10和第二部分20的第一掩膜层115内具有间隔排布的多个第一开口106,第一开口106沿第一方向X延伸,且第一部分10正上方的每个第一开口106均在第二部分20正上方的一第一开口106的延伸方向上,即,露出第一部分10部分顶面的每个第一开口106均在露出第二部分20部分顶面的一第一开口106的延伸方向上;以第一掩膜层115为掩膜,沿第一开口106向下刻蚀堆叠结构,第一部分10和第二部分20剩余的有源层102分别构成第一有源柱103和第二有源柱104;去除第一部分10和第二部分20中的剩余牺牲层101。
其中,第一掩膜层115的材料可以为氮化硅、氧化硅或者氮氧化硅。
参考图13至图16,去除第一部分10和第二部分20中的剩余牺牲层101之前,还可以包括:形成初始填充层111,初始填充层111填充满第一部分10和第二部分20的间隙;以第一掩膜层115为掩膜,沿第一开口106向下刻蚀初始填充层111,并保留覆盖第三部分30侧壁的初始填充层111。在去除第一部分10和第二部分20中的剩余牺牲层101,也即横向刻蚀第一部分10和第二部分20中剩余的牺牲层101步骤中,第三部分30侧壁的初始填充层111能够保护第三部分30中的膜层不受侵蚀,且后续步骤还会形成第一填充层,第一填充层用于填充相邻第一有源柱103之间间隙以及相邻第二有源柱104之间间隙,如此,后续形成的第一填充层的侧壁较规整,从而后续基于第一填充层形成的结构能够具有较规整的形貌,能够减少因部分区域第一填充层尺寸较小导致漏电的问题,有利于提高形成的半导体结构的电学性能。
参考图11至图12,在去除第一部分10和第二部分20中的剩余牺牲层101之前,还可以包括形成保护层110,保护层110覆盖第三部分30的侧壁。可以理解的是,由于后续步骤还包括形成第一填充层,第一填充层填充相邻第一有源柱103间间隙以及相邻第二有源柱104间间隙,然后对第三部分的有源层102进行图形化处理,并去除第三部分30中的牺牲层101,以形成位于第三区3中的第三有源柱,通过形成有保护层110,保护层110能够形成第三有源柱的步骤中,保护第一填充层不受侵蚀,降低第一填充层侧壁不规整的可能性,从而后续基于第一填充层形成的结构能够具有较规整的形貌,能够减少因部分区域第一填充层尺寸较小导致漏电的问题,有利于提高形成的半导体结构的电学性能。
保护层的材料可以为氧化硅、氮化硅或者氮氧化硅。
由于在去除第一部分10和第二部分20中的剩余牺牲层101之后进行第三有源柱的制作,在一些实施例中,可以在形成初始填充层111之前形成保护层110,如此,保护层110位于初始填充层111与第三部分20之间,保护层110能够贴合第三部分20的侧壁。
其中,保护层110的材料与初始填充层111的材料不同。例如,保护层110的材料可以为氮化硅、初始填充层111的材料可以为氧化硅。如此,在形成第三有源柱的步骤中,还可能会侵蚀保护层110,通过设置保护层110的材料与初始填充层111的材料不同,以降低初始填充层111被侵蚀的可能性,从而保证初始填充层111侧壁较规整。
可以理解的是,在形成第一有源柱103和第二有源柱104之后,第一部分10和第二部分20中可能有部分牺牲层101残留在第三部分30的牺牲层101的侧壁上,残留的牺牲层101会导致后续填充相邻第一有源柱103之间间隙的第一填充层的边缘形状不规整。且在形成第一有源柱103和第二有源柱104的过程中,第一区1和第二区2中可能有部分应被去除的有源层102残留在第三部分30侧壁,残留的有源层102也会导致后续形成的第一填充层的边缘不规整,后续步骤还需去除残留的有源层102和牺牲层101。
参考图19至图20,其中,图20中左图为沿图19中AA1剖面的剖视图,图20中右图为沿图19中BB1剖面的剖视图。形成第一填充层109,第一填充层109填充满相邻第一有源柱103之间的间隙,且填充满相邻第二有源柱104之间的间隙,第一填充层109用于在后续制造第三有源柱的过程中支撑第一有源柱103和第二有源柱104,避免第一有源柱103和第二有源柱104坍塌。
第一填充层106的材料可以为氧化硅、氮化硅或者氮氧化硅。
可以理解的是,后续还会在第一区1中形成栅极等结构,为形成栅极等结构,还需对第一填充层106,以形成沟槽,然后形成栅极等结构填充满沟槽。在一些实施例中,可以设置第一填充层106的材料与初始填充层111的材料不同。在一些实施例中,可以设置第一填充层106的材料与初始填充层111的材料相同,如此,在对第一填充层106和初始填充层111进行刻蚀处理以形成栅极沟槽的步骤中,能够降低侵蚀初始填充层111的可能性,保证沟槽具有较规整的形貌,从而有利于形成形貌规整的栅极等结构。在一些实施例中,也可以设置第一填充层106的材料与初始填充层111的材料相同。
在一些实施例中,在形成第一填充层109之前,可以保留第一掩膜层115,第一填充层106还填充满第一开口106。
在一些实施例中,可以设置第一填充层106的材料与第一掩膜层115的材料不同,例如,第一填充层106的材料可以为氧化硅,第一掩膜层115的材料可以为氮化硅,后续可以继续采用第一掩膜层115制作位于第一填充层106中的栅极,通过设置第一填充层106的材料与第一掩膜层115的材料不同,在刻蚀第一填充层106制作待形成栅极的沟槽过程中,能够使得第一掩膜层115中的第一填充层106的开口较规整,从而形成的栅极结构较规整,有利于保证形成的半导体结构的电学性能。可以理解的是,也可以设置第一填充层106的材料与第一掩膜层115的材料相同,后续可以更换掩膜层进行栅极的制作。
参考图21至图26,其中,图22中左图为沿图21中AA1剖面的剖视图,图22中右图为沿图21中BB1剖面的剖视图,图24中左图为沿图23中AA1剖面的剖视图,图24中右图为沿图23中BB1剖面的剖视图。图形化第三部分30中的有源层102,且去除第三部分30中的牺牲层101,第三部分30中剩余的有源层102构成沿第二方向Y和第三方向Z间隔排布的多个第三有源柱112,第三有源柱112沿第一方向X的两端分别与一第一有源柱103和一第二有源柱104接触连接。
在图形化第三部30中的有源层102,且去除第三部分30中的牺牲层101的过程中,可以去除第一区1和第二区2残留在第三部分30侧壁的牺牲层101和有源层102,如此,后续形成的用于填充相邻第三有源柱112间隙的第二填充层的侧壁较规整,而后续需基于第一填充层106和第二填充层形成栅极、电容等结构,从而后续形成的栅极、电容等结构的形状较规整,有利于提高形成的半导体结构的电学性能。此外,在形成第三有源柱112的步骤中,由于前述步骤还在第三部分30的侧壁上形成有保护层110,保护层110能够保护第一区1和第二区2中的第一填充层106不被侵蚀,以保证第一填充层106具有较规整的侧壁,且保证后续形成的第二填充层侧壁较规整,如此,从而后续形成的栅极、电容等结构的形状较规整,有利于提高形成的半导体结构的电学性能。
形成第三有源柱112的步骤可以包括:图形化第一掩膜层115,以在第三部分30上方的第一掩膜层115中形成多个第二开口114,且每个第二开口114均与沿第一方向X两侧的第一开口106相连通;以第一掩膜层115为掩膜,沿第二开口114向下刻蚀堆叠结构,以形成第三有源柱112;去除第三部分30中剩余的牺牲层101。
后续步骤还包括在相邻第三有源柱112之间形成第二填充层116,第二填充层116用于支撑第三有源柱112。可以理解的是,在形成第三有源柱112之后,第三部分30的侧壁有部分牺牲层101残留。在形成第二填充层之前,还可以包括去除第三部分30侧壁上残留的牺牲层101,从而后续形成的第二填充层112可以具有较规整的侧壁。
在一些实施例中,采用同一刻蚀工艺刻蚀第一填充层106和残留的牺牲层101,一方面,去除残留的牺牲层101可以使得后续形成的第二填充层侧壁较规整,另一方面,还刻蚀第一填充层106,可以对第一填充层106的侧壁进行修整,如此,使得后续基于第一填充层106和第二填充层112形成的栅极、电容等结构形状较规整,且避免由于第一填充层106和第二填充层厚薄不均匀导致的半导体结构漏电的问题,从而有利于提高形成的半导体结构的电学性能。
例如,第一填充层106的材料可以为氧化硅,牺牲层101的材料可以为锗化硅,其中,刻蚀工艺对第一填充层108和牺牲层101的刻蚀选择比为1~2,例如,刻蚀选择比可以为1、1.3、1.7或者2,在此刻蚀选择比范围内,第一填充层106和牺牲层101被刻蚀的速率较相近,能够均匀刻蚀残留的牺牲层101和第一填充层108,以保证剩余第一填充层108的侧壁较规整。
参考图25至图26,图26中左图为沿图25中AA1剖面的剖视图,图26中右图为沿图25中BB1剖面的剖视图。形成第二填充层116,第二填充层116填充满相邻第三有源柱112之间的间隙。
第二填充层116的材料可以为氧化硅、氮化硅或者氮氧化硅。可以理解的是,后续还会在第一填充层106中形成栅极等结构,例如,在第一区1的第一填充层106中形成栅极,在第二区2的第一填充层106中形成电容。在一些实施例中,可以设置第二填充层116的材料与第一填充层106的材料不同,以降低在刻蚀第一填充层106制作待形成栅极等结构的沟槽过程中,第二填充层116被侵蚀的可能性,且在此步骤中,第二填充层116能够用于支撑第一有源柱103、第二有源柱104及第三有源柱112。
后续步骤还可以包括:在第一区1的第一填充层106中形成栅极;在第二区2的第一填充层106中形成电容。
上述公开实施例提供的半导体结构的制造方法,将堆叠结构分区域进行处理,首先去除第一部分10和第二部分20中的牺牲层101和部分有源层102,以在第一区1中形成第一有源柱103,在第二区2中形成第二有源柱104,在此步骤中,第三部分30能够起到对第一有源柱103和第二有源柱104的支撑作用;形成第一填充层106,第一填充层106填充相邻第一有源柱102之间的间隙,以及相邻第二有源柱104之间的间隙;再去除第三部分30中的牺牲层101和部分有源层102,以在第三区3中形成第三有源柱112,此步骤中,第一填充层106、第一有源柱103及第二有源柱104起到对第三有源柱112的支撑作用;后续步骤还包括在第一填充层106中形成栅极等结构,在此步骤中,第二填充层116能够起到对第一有源柱103和第二有源柱104的支撑作用,避免第一有源柱103和第二有源柱104坍塌,有利于提高形成的半导体结构的良率。
此外,在形成第一有源柱103和第二有源柱104的步骤中,第一区1及第二区2中可能有部分牺牲层101和有源层102残留在第三部分30侧壁,残留的牺牲层101和有源层102会导致第一填充层103的侧壁不规整,在形成第三有源柱112的步骤中,可以同步去除残留的牺牲层101和有源层102,以修整第一填充层103的侧壁,且后续形成的第二填充层116可以较规整的侧壁,如此,降低了不同区域的第一填充层、第二填充层的厚度差异,能够减少形成的半导体结构由于填充层厚度差异导致的漏电现象,且后续形成于第一填充层106中的栅极117、电容118等结构的形貌较规整,有利于提高形成的半导体结构的电学性能。
相应的,本公开另一实施例还提供一种半导体结构,本公开另一实施例提供的半导体结构可由前述实施例提供的半导体结构的制造方法制成。以下将结合附图对本公开另一实施例提供的半导体结构进行详细说明,与前一实施例相同或者相应的部分,可参考前述实施例的相应说明,以下将不做详细赘述。
图27为本公开另一实施例提供的一种半导体结构的俯视图,图28中左图为沿图27中AA1剖面的剖视图,图28中右图为沿图27中BB1剖面的剖视图,图29为本公开另一实施例提供的另一种半导体结构的俯视图,图30中左图为沿图29中AA1剖面的剖视图,图30中右图为沿图29中BB1剖面的剖视图。
参考图27至图28,半导体结构具有沿第一方向X依次邻接的第一区、第三区3和第二区2,半导体结构包括基底100,基底100横跨第一区1、第三区3和第二区2。半导体结构包括多个有源柱,在基底100上沿第二方向Y和第三方向Z间隔排布,且有源柱沿第一方向X延伸,有源柱在基底100上的正投影位于基底100内,其中,有源柱包括沿第一方向X依次相连的第一有源柱103、第三有源柱112和第二有源柱104,第一有源柱103位于第一区1中,第三有源柱112位于与第一区1邻接的第三区3中,第二有源柱104位于与第三区3邻接的第二区2中,第一方向X、第二方向Y及第三方向Z三者两两相交。半导体结构包括第一填充层106,第一填充层106填充满相邻第一有源柱103间的间隙、和相邻第二有源柱104间的间隙。半导体结构包括第二填充层104,第二填充层104填充满相邻第三有源柱112之间的间隙。
第一填充层106的材料可以为氮化硅、氧化硅或者氮氧化硅。第二填充层116的材料可以为氮化硅、氧化硅或者氮氧化硅。
半导体结构还可以包括栅极,栅极位于第一区1中的第一填充层106中。半导体结构还可以包括电容,电容位于第二区2中的第一填充层106中,第二填充层107可以用于隔离栅极与电容,防止栅极与电容之间发生漏电的问题。
在一些实施例中,可以设置第二填充层116的材料与第一填充层106的材料不同,以降低在刻蚀第一填充层106制作待形成栅极等结构的沟槽过程中,第二填充层116被侵蚀的可能性,且在此步骤中,第二填充层116能够用于支撑第一有源柱103、第二有源柱104及第三有源柱112,避免第一有源柱103、第二有源柱104及第三有源柱112坍塌,有利于提高形成的半导体结构的良率。
参考图29至图30,在一些实施例中,半导体结构还可以包括第四区4,第四区4环绕第一区1、第二区2及第三区3。半导体结构还可以包括支撑结构108,支撑结构108位于第四区4的基底100上,且覆盖每一有源柱沿第一方向X相对的侧面,支撑结构108能够在制造第一有源柱103、第二有源柱104及的过程中,起到对第一有源柱103和第二有源柱110的支撑作用,避免第一有源柱103和第二有源柱110坍塌,从而能够提高形成半导体结构的良率。
在一些实施例中,第四区4中基底100的顶面可以低于其余区中基底100的底面,也即支撑结构108还可以嵌入基底100中,以提高支撑结构108对有源柱的支撑能力。
在一些实施例中,支撑结构108还可以位于沿第三方向Z排布的相邻有源柱的端部之间,如此,支撑结构108与有源柱之间的接触面积更大,能够提高支撑结构108对有源柱的支撑作用。
半导体结构还可以包括保护层110,保护层110位于第一填充层106与第二填充层116之间,且覆盖沿第二方向间隔排布的有源柱之间的第二填充层116沿第一方向X相对的侧壁上,保护层110用于在形成第三有源柱112步骤中,保护第一填充层106不被刻蚀,从而保证第一填充层106可以具有较规整的侧壁,避免部分区域的第一填充层106被刻蚀后导致半导体结构漏电,且位于第一填充层106中的器件可以较规整的侧壁,有利于提高半导体结构的电学性能。
半导体结构还可以包括初始填充层111,初始填充层111覆盖保护层110,且位于保护层110与第一填充层106之间,用于在形成第一有源柱103和第二有源柱104步骤中保护第三区3中的膜层。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。任何本领域技术人员,在不脱离本公开的精神和范围内,均可作各种改动与修改,因此本公开的保护范围应当以权利要求限定的范围为准。
Claims (10)
1.一种半导体结构的制造方法,其特征在于,包括:
提供基底,所述基底上形成有堆叠结构,所述堆叠结构包括交替设置的牺牲层和有源层,
且所述堆叠结构包括沿第一方向依次邻接的第一部分、第三部分和第二部分;
图形化所述第一部分和所述第二部分中的所述有源层,且去除所述第一部分和所述第二部分中的所述牺牲层,所述第一部分中剩余的所述有源层构成沿第二方向和第三方向间隔排布的多个第一有源柱,所述第二部分中剩余的所述有源层构成沿所述第二方向和所述第三方向间隔排布的多个第二有源柱,所述第一有源柱和所述第二有源柱沿第一方向延伸,所述第一方向、所述第二方向及所述第三方向三者两两相交;
形成第一填充层,所述第一填充层填充满相邻所述第一有源柱之间的间隙,且填充满相邻所述第二有源柱之间的间隙;
图形化所述第三部分中的所述有源层,且去除所述第三部分中的所述牺牲层,所述第三部分中剩余的所述有源层构成沿所述第二方向和所述第三方向间隔排布的多个第三有源柱,所述第三有源柱沿所述第一方向的两端分别与一所述第一有源柱和一所述第二有源柱接触连接;
形成第二填充层,所述第二填充层填充满相邻所述第三有源柱之间的间隙。
2.根据权利要求1所述的半导体结构的制造方法,其特征在于,形成所述第一有源柱和所述第二有源柱的步骤包括:
形成第一掩膜层,所述第一掩膜层覆盖所述第三部分的整个顶面,且还覆盖所述第一部分和所述第二部分的部分顶面,其中,位于所述第一部分和所述第二部分上的所述第一掩膜层内具有间隔排布的多个第一开口,所述第一开口沿所述第一方向延伸,且所述第一部分正上方的每个所述第一开口均在所述第二部分正上方的一所述第一开口的延伸方向上;
以所述第一掩膜层为掩膜,沿所述第一开口向下刻蚀所述堆叠结构,所述第一部分和所述第二部分剩余的所述有源层分别构成所述第一有源柱和所述第二有源柱;
去除所述第一部分和所述第二部分中的剩余所述牺牲层。
3.根据权利要求2所述的半导体结构的制造方法,其特征在于,形成所述第三有源柱的步骤包括:
图形化所述第一掩膜层,以在所述第三部分上方的所述第一掩膜层中形成多个第二开口,
且每个所述第二开口均与沿所述第一方向两侧的所述第一开口相连通;
以所述第一掩膜层为掩膜,沿所述第二开口向下刻蚀所述有源层,以形成所述第三有源柱;
去除所述第三部分中的所述牺牲层。
4.根据权利要求2所述的半导体结构的制造方法,其特征在于,在去除所述第一部分和所述第二部分中的剩余所述牺牲层之前,还包括:
形成初始填充层,所述初始填充层填充满所述第一部分和所述第二部分的间隙;
以所述第一掩膜层为掩膜,沿所述第一开口向下刻蚀所述初始填充层,并保留覆盖所述第三部分侧壁的所述初始填充层。
5.根据权利要求1或4所述的半导体结构的制造方法,其特征在于,在去除所述第一部分和所述第二部分中的剩余所述牺牲层之前,还包括:形成保护层,所述保护层覆盖所述第三部分的侧壁。
6.根据权利要求1所述的半导体结构的制造方法,其特征在于,在形成所述第一有源柱和所述第二有源柱之后,所述第一部分和所述第二部分中有部分所述牺牲层残留在所述第三部分的所述牺牲层的侧壁上;形成所述第三有源柱之后,所述第三部分的侧壁有部分所述牺牲层残留。
7.根据权利要求6所述的半导体结构的制造方法,其特征在于,去除所述第三部分中的所述牺牲层之后,还包括:去除所述第三部分侧壁上残留的所述牺牲层。
8.根据权利要求1所述的半导体结构的制造方法,其特征在于,所述堆叠结构还包括环绕所述第一部分、所述第二部分和所述第三部分的第四部分;
在图形化所述第一部分和所述第二部分中的所述有源层之前,还包括:去除所述第四部分,以露出所述第四部分正对的基底;侧向去除剩余所述堆叠结构边缘的部分所述牺牲层,以使剩余所述牺牲层与所述有源层围成第一缺口;形成支撑结构,所述支撑结构覆盖剩余所述堆叠结构的侧面,且还填充满所述第一缺口。
9.一种半导体结构,其特征在于,半导体结构具有沿第一方向依次邻接的第一区、第三区及第二区,包括:
基底,所述基底横跨所述第一区、所述第三区及所述第二区;
多个有源柱,在所述基底上沿第二方向和第三方向间隔排布,且所述有源柱沿第一方向延伸,所述有源柱在所述基底上的正投影位于所述基底内,其中,所述有源柱包括沿所述第一方向依次相连的第一有源柱、第三有源柱和第二有源柱,所述第一有源柱位于第一区中,所述第三有源柱位于与所述第一区邻接的第三区中,所述第二有源柱位于与所述第三区邻接的第二区中,所述第一方向、所述第二方向及所述第三方向三者两两相交;
第一填充层,所述第一填充层填充满相邻所述第一有源柱间的间隙、和相邻所述第二有源柱间的间隙;
第二填充层,所述第二填充层填充满相邻所述第三有源柱之间的间隙。
10.根据权利要求9所述的半导体结构,其特征在于,还包括:支撑结构,位于所述基底上,且覆盖每一所述有源柱沿所述第一方向上相对的侧面,所述支撑结构还位于沿所述第三方向排布的相邻所述有源柱的端部之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310553591.4A CN116390484A (zh) | 2023-05-15 | 2023-05-15 | 半导体结构的制造方法及半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310553591.4A CN116390484A (zh) | 2023-05-15 | 2023-05-15 | 半导体结构的制造方法及半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116390484A true CN116390484A (zh) | 2023-07-04 |
Family
ID=86975336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310553591.4A Pending CN116390484A (zh) | 2023-05-15 | 2023-05-15 | 半导体结构的制造方法及半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116390484A (zh) |
-
2023
- 2023-05-15 CN CN202310553591.4A patent/CN116390484A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100956601B1 (ko) | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 | |
US9613967B1 (en) | Memory device and method of fabricating the same | |
TW201803021A (zh) | 在一對導線間側向地形成向上延伸導體之方法 | |
KR101096186B1 (ko) | 패턴의 무너짐을 방지하는 반도체장치 제조 방법 | |
CN110289265B (zh) | 3d nand存储器的形成方法 | |
KR20130134719A (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
CN113394229B (zh) | 3d nand存储器及其形成方法 | |
KR102644533B1 (ko) | 수직형 반도체 소자 | |
CN110289263B (zh) | 3d nand存储器及其形成方法 | |
JP2017045825A (ja) | 半導体装置 | |
US11800702B2 (en) | Method of forming a memory device | |
KR102459430B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20140145443A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20140020630A (ko) | 반도체 소자 및 이의 제조 방법 | |
KR101177999B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US11362105B2 (en) | Vertical memory device with support layer | |
CN108735750B (zh) | 存储器结构及其制造方法 | |
KR101959388B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN116390484A (zh) | 半导体结构的制造方法及半导体结构 | |
US11637125B2 (en) | Memory device | |
TWI443778B (zh) | 半導體元件的單元接觸和位元線的製作方法 | |
CN112151447B (zh) | 半导体元件及其制造方法 | |
KR20090121475A (ko) | 수직형 반도체 소자 및 그의 제조방법 | |
KR100824630B1 (ko) | 게이트 패턴 측벽에 스페이서 패턴을 갖는 반도체 장치 및그 제조 방법 | |
KR100671603B1 (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |