TWI770822B - 半導體裝置和其形成方法 - Google Patents

半導體裝置和其形成方法 Download PDF

Info

Publication number
TWI770822B
TWI770822B TW110105550A TW110105550A TWI770822B TW I770822 B TWI770822 B TW I770822B TW 110105550 A TW110105550 A TW 110105550A TW 110105550 A TW110105550 A TW 110105550A TW I770822 B TWI770822 B TW I770822B
Authority
TW
Taiwan
Prior art keywords
bit line
spacer layer
contact
layer
dielectric
Prior art date
Application number
TW110105550A
Other languages
English (en)
Other versions
TW202234665A (zh
Inventor
龔耀雄
賴朝文
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW110105550A priority Critical patent/TWI770822B/zh
Priority to CN202110300680.9A priority patent/CN114975354A/zh
Application granted granted Critical
Publication of TWI770822B publication Critical patent/TWI770822B/zh
Publication of TW202234665A publication Critical patent/TW202234665A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體裝置，包括基板、位於基板上的金屬位元線、位於金屬位元線的相對兩側壁上的位元線間隔層、鄰近金屬位元線的接觸件、位於接觸件的相對兩側壁上的接觸件間隔層、介於位元線間隔層和接觸件間隔層之間的氣隙、位於氣隙上方的介電覆蓋膜、位於介電覆蓋膜上的間隔層，以及覆蓋金屬位元線、間隔層和接觸件的覆蓋層，其中介電覆蓋膜的下表面和接觸件的上表面共平面，覆蓋層接觸介電覆蓋膜。

Description

半導體裝置和其形成方法
本揭露內容是關於半導體裝置和其形成方法，且特別是關於包括氣隙的半導體裝置和其形成方法。
動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)裝置是一種半導體裝置，可將數位位元資訊儲存在電路的個別電容中。隨著動態隨機存取記憶體內最小特徵寬度或臨界尺寸(critical dimension，CD)不斷縮小，提高了記憶體密度並縮小裝置的尺寸。然而，隨著緊密排列的元件之間的間距縮小，使得元件之間的寄生電容(parasitic capacitance)可能增加。因此，一種半導體裝置的形成方法包括形成氣隙在元件之間，以減少半導體裝置的寄生電容。
根據本揭露一實施方式，一種半導體裝置包括基板、位於基板上的金屬位元線、位於金屬位元線的相對兩側壁上的位元線間隔層、鄰近金屬位元線的接觸件、位於接觸件的相對兩側壁上的接觸件間隔層、介於位元線間隔層和接觸件間隔層之間的氣隙、位於氣隙上方的介電覆蓋膜、位於介電覆蓋膜上的間隔層，以及覆蓋金屬位元線、間隔層和接觸件的覆蓋層，其中介電覆蓋膜的下表面和接觸件的上表面共平面，覆蓋層接觸介電覆蓋膜。
在本揭露一實施方式中，介電覆蓋膜包括旋塗式介電質或有機介電質。
在本揭露一實施方式中，介電覆蓋膜的厚度介於10奈米至50奈米間。
在本揭露一實施方式中，氣隙的寬度介於3奈米至7奈米間。
根據本揭露一實施方式，一種半導體裝置包括基板、位於基板上的金屬位元線、位於金屬位元線的相對兩側壁上的位元線間隔層、鄰近金屬位元線的接觸件、位於接觸件的相對兩側壁上的接觸件間隔層、介於位元線間隔層和接觸件間隔層之間的氣隙、位於氣隙上方的間隔層，以及覆蓋金屬位元線、間隔層和接觸件的覆蓋層，其中氣隙延伸至接觸件間隔層的上方，間隔層的下表面高於接觸件的上表面，覆蓋層接觸氣隙。
在本揭露一實施方式中，覆蓋層延伸至間隔層和接觸件間隔層之間，氣隙的上部寬度不小於氣隙的下部寬度。
根據本揭露一實施方式，一種形成半導體裝置的方法，包括形成金屬位元線和接觸件於基板上，接觸件鄰近金屬位元線。形成位元線間隔層於金屬位元線的相對兩側壁上和接觸件間隔層於接觸件的相對兩側壁上，其中位元線間隔層和接觸件間隔層之間包括間隙。形成介電膜於金屬位元線和接觸件上，接觸件上的介電膜接觸位元線間隔層，使得氣隙形成於位元線間隔層和接觸件間隔層之間。移除金屬位元線上的部分介電膜。形成毯覆間隔層於金屬位元線和介電膜上。移除金屬位元線和部分介電膜上的毯覆間隔層，以形成間隔層在位元線間隔層的側壁上。圖案化介電膜以形成氣隙上方的介電覆蓋膜，介電覆蓋膜的側表面和間隔層的側表面共平面。形成覆蓋層覆蓋金屬位元線、間隔層和接觸件。
在本揭露一實施方式中，介電膜在固化前具有黏滯係數介於0.2 cP至2.0 cP間。
在本揭露一實施方式中，間隔層在一方向上的厚度大於氣隙在此方向上的寬度。
在本揭露一實施方式中，方法進一步包括在形成覆蓋層前，移除間隔層下的介電覆蓋膜。
為了實現提及主題的不同特徵，以下揭露內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本揭露。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本揭露可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
請參照第1圖和第2A圖。第1圖依據本揭露的一實施方式繪示形成半導體裝置10的方法1000的流程圖，第2A圖則繪示在第1圖中步驟1002的半導體裝置10的截面圖。如第2A圖所示，在半導體裝置10的基板100上形成多晶矽位元線(bit line)110、多晶矽位元線120、金屬位元線130、接觸件140、位元線間隔層150和接觸件間隔層155，其中位元線間隔層150和接觸件間隔層155包括間隙160。應理解，為了簡化圖式，半導體裝置10的一些元件未在第1圖中示出。
在一些實施方式中，基板100可以是半導體基板，例如塊材半導體基板、絕緣體上半導體(Semiconductor-On-Insulator，SOI)基板等，其中絕緣體可以是埋入氧化物(Buried Oxide，BOX)層、氧化矽層等。基板100可以是摻雜的(例如，含有p型或n型摻雜劑)或非摻雜的。在一些實施方式中，半導體基板100的半導體材料可包含矽、鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦)、合金半導體或其組合。基板100也可由其他材料形成，例如藍寶石、氧化錫銦等。
多晶矽位元線110和多晶矽位元線120形成於基板100內，並電性連接至半導體裝置10的多個元件，以形成半導體裝置10內的電路。舉例而言，多晶矽位元線110可設置於金屬位元線130的下方，而多晶矽位元線120可設置於金屬位元線130或接觸件140的下方，並做為導線傳遞電流至其上方的元件。當多晶矽位元線120設置於接觸件140下方時，多晶矽位元線120可稱為下部接觸件，而接觸件140可稱為上部接觸件，使得半導體裝置10可連接至其上層或下層的導電特徵。在一些實施方式中，形成多晶矽位元線110和多晶矽位元線120的材料包括導電材料，例如金屬、金屬矽化物、金屬氮化物、合適的材料或其組合。
金屬位元線130形成於基板100的多晶矽位元線110或多晶矽位元線120上方，並沿著第一方向D 1(如第2A圖所示，垂直於紙面的方向)延伸於基板100上。金屬位元線130包括介電層132、第一導電層134、第二導電層136和介電層138。介電層132隔離第一導電層134和其下方的結構，例如多晶矽位元線110或多晶矽位元線120。第一導電層134和第二導電層136形成堆疊於介電層132上方，以做為金屬位元線130的閘極結構。介電層138形成於第二導電層136上，以隔離第二導電層136和後續形成於金屬位元線130上的其他特徵。
在一些實施方式中，形成介電層132的材料可包括氧化矽、氮化矽、高介電常數介電材料、其他合適材料或其組合。在一些實施方式中，第一導電層134和第二導電層136可包括不同的導線材料，並共同做為金屬位元線130的閘極結構。舉例而言，第一導電層134可包括摻雜的多晶矽，第二導電層136可包括金屬或金屬氮化物，且第二導電層136形成於第一導電層134的上方。在一些其他的實施方式中，金屬位元線130可包括其他導電層，例如可在第一導電層134和第二導電層136之間形成金屬矽化物層。在一些實施方式中，形成介電層138的材料可包括氧化矽、氮化矽、其他介電材料或其組合。
接觸件140形成於基板100上，並鄰近金屬位元線130。舉例而言，如第2A圖所示，接觸件140可位於兩個金屬位元線130之間，並和兩個金屬位元線130之間具有間隔。在一些實施方式中，接觸件140可延伸進基板100中，或進一步延伸進多晶矽位元線120中。在一些實施方式中，形成接觸件140的材料包括導電材料，例如摻雜的多晶矽、金屬、金屬矽化物、金屬氮化物、合適的材料或其組合。在一些實施方式中，接觸件140可進一步包括阻障層(未示出)形成於接觸件140的側表面和底表面上，使接觸件140藉由阻障層和基板100或接觸件間隔層155接觸。應理解，儘管第2A圖繪示兩個金屬位元線130和單一接觸件140的組合，半導體裝置10可包括其他數量的金屬位元線130和接觸件140，例如可包括兩個金屬位元線130和三個接觸件140交錯排列在基板100上。
位元線間隔層150形成於金屬位元線130的相對兩側壁上。具體而言，位元線間隔層150可共形覆蓋在介電層132、第一導電層134、第二導電層136和介電層138的相對兩側壁上，以保護金屬位元線130的結構。在一些實施方式中，位元線間隔層150可延伸進基板100，使位元線間隔層150接觸多晶矽位元線110，或進一步和接觸件間隔層155彼此連接，以區隔半導體裝置10的多個區域。在一些實施例中，位於接觸件140相對兩側的金屬位元線130可具有不同結構的位元線間隔層150。舉例而言，如第2A圖所示，接觸件140一側的金屬位元線130可包括在基板100上的位元線間隔層150，而接觸件140另一側的金屬位元線130可包括延伸進基板100的位元線間隔層150。
在一些實施方式中，形成位元線間隔層150的材料可為合適的介電材料，例如氧化矽、氮化矽、低介電常數介電材料或其組合。在一些實施方式中，位元線間隔層150可為單層結構、雙層結構或多層結構，且其多層結構可包括不同的材料。在一些實施方式中，半導體裝置10可包括其他間隔層(例如接觸件間隔層155)鄰近位元線間隔層150，使得間隙160形成於位元線間隔層150和其他間隔層之間，且間隙160形成於金屬位元線130的相對兩側。間隙160的細節將在下文中進一步描述。
接觸件間隔層155形成於接觸件140的相對兩側壁上。具體而言，接觸件間隔層155形成於基板100上，並且共形覆蓋接觸件140的相對兩側壁，以保護接觸件140。在一些實施方式中，接觸件間隔層155可延伸進基板100，使接觸件間隔層155和位元線間隔層150彼此連接。舉例而言，如第2A圖所示，接觸件140一側的可包括在基板100上的接觸件間隔層155，而接觸件140另一側可包括延伸進基板100並和位元線間隔層150連接的接觸件間隔層155。
在一些實施方式中，形成位元線間隔層150和接觸件間隔層155的材料可為相同的材料，例如包括氧化矽、氮化矽、低介電常數介電材料或其組合。在一些實施方式中，接觸件間隔層155可為單層結構、雙層結構或多層結構，且其多層結構可包括不同的材料。
位元線間隔層150和接觸件間隔層155之間在第二方向D 2具有間隙160，使得位元線間隔層150和接觸件間隔層155之間可填入空氣，或是在後續製程中形成真空空間，其中第二方向D 2不同於金屬位元線130延伸的第一方向D 1。在一些實施方式中，如第2A圖所示，半導體裝置10可包括附加的接觸件(未示出)的接觸件間隔層155相鄰於金屬位元線130，使得間隙160形成於金屬位元線130的相對兩側，亦即，金屬位元線130的相對兩側的位元線間隔層150皆相鄰於間隙160。
在一些實施方式中，可使用適合的光刻製程形成間隙160。舉例而言，可在金屬位元線130和接觸件140之間形成犧牲層(未示出)，並利用光阻圖案化犧牲層後，沉積介電材料以形成位元線間隔層150和接觸件間隔層155。接著移除剩餘的犧牲層，以形成間隙160在位元線間隔層150和接觸件間隔層155之間。在一些實施方式中，間隙160在第二方向D 2上的寬度可小於7奈米，例如介於3奈米至7奈米間。然而，應理解，間隙160的寬度可根據半導體裝置10的設計而不在上述的範圍內。
請參照第1圖和第2B圖。第2B圖繪示在第1圖中步驟1004的半導體裝置10的截面圖。如第2B圖所示，在金屬位元線130、接觸件140、位元線間隔層150和接觸件間隔層155上形成介電膜170，使氣隙165形成在位元線間隔層150和接觸件間隔層155之間。
介電膜170的形成包括將介電材料塗佈(例如旋塗(spin coating))於金屬位元線130、接觸件140、位元線間隔層150和接觸件間隔層155上，使接觸件間隔層155上的介電膜170接觸位元線間隔層150。由於介電膜170接觸位元線間隔層150，基板100、介電膜170、位元線間隔層150和接觸件間隔層155共同形成氣隙165在位元線間隔層150和接觸件間隔層155之間。在一些實施方式中，介電膜170的形成包括進一步的固化製程，使得介電膜170在固化後的厚度介於10奈米至50奈米間。
在一些實施方式中，形成介電膜170的材料包括旋塗式介電質(spin on dielectric，SOD)、有機介電層(organic dielectric layer，ODL)或合適的介電材料。舉例而言，介電膜170可包括氧化矽、碳氧化矽、氮化矽、氮氧化矽、氮碳氧化矽、其他介電材料或其組合。上述介電材料在固化前的黏滯係數介於0.2 cP至2.0 cP間，使得接觸件間隔層155上的介電膜170接觸位元線間隔層150時，介電膜170在氣隙165的上方而不填入氣隙165中。換而言之，介電膜170的下表面和接觸件140的上表面共平面。
氣隙165的寬度對應於第2A圖中間隙160的寬度。在一些實施方式中，氣隙165在第二方向D 2上的寬度介於3奈米至7奈米間。在一些實施方式中，氣隙165不必填滿空氣，其可以填充其他類型的氣體，或者可以為真空。由於氣隙165介於位元線間隔層150和接觸件間隔層155之間，因此可減少金屬位元線130和接觸件140之間的寄生電容。
請參照第1圖和第2C圖。第2C圖繪示在第1圖中步驟1006的半導體裝置10的截面圖。如第2C圖所示，移除位於金屬位元線130和位元線間隔層150上的部分介電膜170。在一些實施方式中，移除部分介電膜170包括使用圖案化製程形成接觸件140和接觸件間隔層155上方的光阻，並蝕刻金屬位元線130和位元線間隔層150上由光阻暴露的介電膜170，以保留接觸件140和接觸件間隔層155上的介電膜170。
請參照第1圖和第2D圖。第2D圖繪示在第1圖中步驟1008的半導體裝置10的截面圖。如第2D圖所示，在金屬位元線130、位元線間隔層150和介電膜170上形成毯覆間隔層180，且毯覆間隔層180覆蓋位元線間隔層150的側壁。毯覆間隔層180在第二方向D 2上的厚度大於氣隙165在第二方向D 2上的寬度，因此從半導體裝置10的上方俯視時，介電膜170和其上的毯覆間隔層180覆蓋氣隙165。
在一些實施方式中，形成毯覆間隔層180包括使用合適製程(例如化學氣相沉積(chemical vapor deposition，CVD)、電漿增強化學氣相沉積(plasma enhanced CVD，PECVD)、原子層沉積(atomic layer deposition，ALD)或其他製程)沉積材料於金屬位元線130、位元線間隔層150、位元線間隔層150的側壁和接觸件140上。在一些實施方式中，形成毯覆間隔層180的材料可包括氧化矽、氮化矽或其組合。在一些實施方式中，毯覆間隔層180可為單層結構、雙層結構或多層結構。
請參照第1圖和第2E圖。第2E圖繪示在第1圖中步驟1010的半導體裝置10的截面圖。如第2E圖所示，移除金屬位元線130和部分介電膜170上的毯覆間隔層180，以形成間隔層185覆蓋位元線間隔層150的側壁。具體而言，利用圖案化製程形成光阻覆蓋位元線間隔層150的側壁上的毯覆間隔層180，並使用例如蝕刻等製程移除位於金屬位元線130、位元線間隔層150和部分介電膜170上的毯覆間隔層180。因此，形成間隔層185在位元線間隔層150的側壁上，且間隔層185覆蓋部分的介電膜170。圖案化製程所形成的間隔層185在第二方向D 2上的厚度大於氣隙165在第二方向D 2上的寬度。因此，從半導體裝置10的上方俯視時，間隔層185和接觸件間隔層155部分重疊。
請參照第1圖和第2F圖。第2F圖繪示在第1圖中步驟1012的半導體裝置10的截面圖。如第2F圖所示，圖案化介電膜170以形成氣隙165上方的介電覆蓋膜(dielectric capping film)175。具體而言，使用間隔層185做為遮罩，蝕刻接觸件140和接觸件間隔層155上的介電膜170，以形成氣隙165上方的介電覆蓋膜175，其中介電覆蓋膜175的側表面和間隔層185的側表面共平面。
由於間隔層185在第二方向D 2上的厚度大於氣隙165在第二方向D 2上的寬度，間隔層185下方的介電覆蓋膜175在第二方向D 2上的寬度亦大於氣隙165的寬度。因此，介電覆蓋膜175的下表面接觸接觸件間隔層155的上表面，使得介電覆蓋膜175覆蓋氣隙165。換而言之，從半導體裝置10的上方俯視時，介電覆蓋膜175和接觸件間隔層155部分重疊。
請參照第1圖和第2G圖。第2G圖繪示在第1圖中步驟1014的半導體裝置10的截面圖。如第2G圖所示，形成覆蓋層190覆蓋金屬位元線130、接觸件140、位元線間隔層150、接觸件間隔層155和間隔層185。具體而言，覆蓋層190共形並連續覆蓋金屬位元線130、位元線間隔層150、間隔層185、介電覆蓋膜175和接觸件140，以在後續製程中保護半導體裝置10。由於介電覆蓋膜175覆蓋於氣隙165的上方，避免覆蓋層190形成時填入氣隙165中。換而言之，介電覆蓋膜175隔離了覆蓋層190和氣隙165。因此，氣隙165可維持位元線間隔層150和接觸件間隔層155之間的完整結構，減少金屬位元線130和接觸件140之間的寄生電容。
在一些實施方式中，形成覆蓋層190的材料包括氮化矽、氧化矽、氮碳氧化矽、金屬、金屬氮化物或其他合適材料，以在半導體裝置20上方形成其他特徵。在一些實施方式中，形成間隔層185和覆蓋層190可包括相同的材料，增加間隔層185和覆蓋層190之間的黏合度。在一些實施方式中，形成覆蓋層190包括使用例如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積或其他合適製程沉積材料在金屬位元線130、接觸件140、位元線間隔層150、接觸件間隔層155和間隔層185上。
請參照第3圖和第4A圖。第3圖依據本揭露的另一實施方式繪示形成半導體裝置20的方法2000的流程圖。第4A圖繪示在第3圖中經過步驟2002至步驟2012的半導體裝置20的截面圖。由於形成半導體裝置20的方法2000的步驟2002至步驟2012類似於第1圖中方法1000的步驟1002至步驟1012，因此可使用上述的製程細節形成第4A圖的半導體裝置20。
如第4A圖所示，經過步驟2002至步驟2012的半導體裝置20包括基板200、多晶矽位元線210、多晶矽位元線220、金屬位元線230、接觸件240、位元線間隔層250、接觸件間隔層255、氣隙265、介電覆蓋膜275和間隔層285。多晶矽位元線210和多晶矽位元線220形成於基板200內，並位於金屬位元線230或接觸件240下。金屬位元線230位於基板200上，且金屬位元線230包括介電層232、第一導電層234、第二導電層236和介電層238。接觸件240位於基板200上鄰近金屬位元線230。位元線間隔層250位於金屬位元線230的相對側壁上，且接觸件間隔層255位於接觸件240的相對側壁上。氣隙265位於位元線間隔層250和接觸件間隔層255之間，且間隔層285下的介電覆蓋膜275覆蓋氣隙265。
請參照第3圖和第4B圖。第4B圖繪示在第3圖中步驟2014的半導體裝置20的截面圖。如第4B圖所示，移除介電覆蓋膜275並暴露間隔層285的下表面。換而言之，間隔層285位於氣隙265的上方，且間隔層285的下表面高於接觸件240的上表面。由於間隔層285在第二方向D 2上的厚度大於氣隙265的寬度，因此從半導體裝置20的上方俯視時，間隔層285和接觸件間隔層255部分重疊，兩者間具有間距等於第4A圖中介電覆蓋膜275的厚度。在一些實施方式中，移除介電覆蓋膜275包括使用灰化(ash)製程選擇性移除介電覆蓋膜275，以維持間隔層285和接觸件間隔層255的完整性。
請參照第3圖和第4C圖。第4C圖繪示在第3圖中步驟2016的半導體裝置20的截面圖。如第4C圖所示，形成覆蓋層290覆蓋金屬位元線230、接觸件240、位元線間隔層250、接觸件間隔層255和間隔層285。具體而言，覆蓋層290共形形成於金屬位元線230、位元線間隔層250、間隔層285、間隔層285的側壁、接觸件間隔層255和接觸件240上，其中覆蓋間隔層285的側壁和接觸件間隔層255的覆蓋層290是連續的。在一些實施方式中，形成覆蓋層290包括使用類似步驟1014的沉積製程，以沉積覆蓋層材料(例如氮化矽或氧化矽)。因此，覆蓋層290、間隔層285、位元線間隔層250和接觸件間隔層255之間形成氣隙300。換而言之，接觸件間隔層255上的覆蓋層290接觸氣隙300的上部。
在一些實施方式中，由於間隔層285和接觸件間隔層255在半導體裝置20的俯視圖中部份重疊，氣隙300的上部的側表面和間隔層285的側表面共平面。因此，氣隙300的上部延伸至接觸件間隔層255上，使得氣隙300在第二方向D 2上的上部寬度大於下部寬度。舉例而言，氣隙300可具有L型結構，其中氣隙300的下部位於位元線間隔層250和接觸件間隔層255之間，氣隙300的上部位於間隔層285下方且高於接觸件間隔層255的上表面。在一些實施方式中，覆蓋層290可部分延伸至間隔層285和接觸件間隔層255之間，且維持在接觸件間隔層255的上表面上，使得氣隙300在第二方向D 2上的上部寬度不小於下部寬度。
由於氣隙300在第二方向D 2上的上部寬度不小於下部寬度，氣隙300增加覆蓋層290和位元線間隔層250之間的距離，避免覆蓋層290填入位元線間隔層250和接觸件間隔層255之間的氣隙300。因此，氣隙300可維持位元線間隔層250和接觸件間隔層255之間的完整結構，減少金屬位元線230和接觸件240之間的寄生電容。
根據本揭露的上述實施方式，本揭露提供了包括氣隙和介電覆蓋膜的半導體裝置和其形成方法。半導體裝置中的氣隙位於位元線間隔層和接觸件間隔層之間，且介電覆蓋膜位於氣隙的上方，使得形成於金屬位元線和接觸件上的覆蓋層接觸介電覆蓋膜。由於介電覆蓋膜隔離覆蓋層和氣隙，因此可維持氣隙結構的完整性，減少半導體裝置中的寄生電容。
根據本揭露的其他上述實施方式，本揭露提供了包括氣隙的半導體裝置和其形成方法。半導體裝置中的氣隙位於位元線間隔層和接觸件間隔層之間，且間隔層位於氣隙的上方。由於間隔層的厚度大於氣隙的寬度，因此可避免覆蓋層填入氣隙中，維持氣隙結構的完整性，減少半導體裝置中的寄生電容。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本揭露的觀點。本領域技術人員應該理解，他們可以容易地使用本揭露作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，可以進行各種改變、替換和變更。
10,20:半導體裝置 100,200:基板 110,210:多晶矽位元線 120,220:多晶矽位元線 130,230:金屬位元線 132,232:介電層 134,234:第一導電層 136,236:第二導電層 138,238:介電層 140,240:接觸件 150,250:位元線間隔層 155,255:接觸件間隔層 160:間隙 165,265:氣隙 170:介電膜 175,275:介電覆蓋膜 180:毯覆間隔層 185,285:間隔層 190,290:覆蓋層 300:氣隙 1000,2000:方法 1002,1004,1006,1008,1010,1012,1014:步驟 2002,2004,2006,2008,2010,2012,2014,2016:步驟
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1圖依據本揭露的一實施方式繪示形成半導體裝置的方法流程圖。 第2A圖至第2G圖依據本揭露的一實施方式繪示形成半導體裝置的各種中間階段的截面圖。 第3圖依據本揭露的另一實施方式繪示形成半導體裝置的方法流程圖。 第4A圖至第4C圖依據本揭露的另一實施方式繪示形成半導體裝置的各種中間階段的截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:半導體裝置
100:基板
110:多晶矽位元線
120:多晶矽位元線
130:金屬位元線
140:接觸件
150:位元線間隔層
155:接觸件間隔層
165:氣隙
175:介電覆蓋膜
185:間隔層
190:覆蓋層

Claims (10)

  1. 一種半導體裝置，包括： 一基板； 一金屬位元線，位於該基板上； 一位元線間隔層，位於該金屬位元線的相對兩側壁上； 一接觸件，鄰近該金屬位元線； 一接觸件間隔層，位於該接觸件的相對兩側壁上； 一氣隙，介於該位元線間隔層和該接觸件間隔層之間； 一介電覆蓋膜，位於該氣隙上方，該介電覆蓋膜的下表面和該接觸件的上表面共平面； 一間隔層，位於該介電覆蓋膜上；以及 一覆蓋層，覆蓋該金屬位元線、該間隔層和該接觸件，且該覆蓋層接觸該介電覆蓋膜。
  2. 如請求項1所述之半導體裝置，其中該介電覆蓋膜包括旋塗式介電質或有機介電質。
  3. 如請求項1所述之半導體裝置，其中該介電覆蓋膜的厚度介於10奈米至50奈米間。
  4. 如請求項1所述之半導體裝置，其中該氣隙的寬度介於3奈米至7奈米間。
  5. 一種半導體裝置，包括： 一基板； 一金屬位元線，位於該基板上； 一位元線間隔層，位於該金屬位元線的相對兩側壁上； 一接觸件，鄰近該金屬位元線； 一接觸件間隔層，位於該接觸件的相對兩側壁上； 一氣隙，介於該位元線間隔層和該接觸件間隔層之間，其中該氣隙延伸至該接觸件間隔層上方； 一間隔層，位於該氣隙上方，該間隔層的下表面高於該接觸件的上表面；以及 一覆蓋層，覆蓋該金屬位元線、該間隔層和該接觸件，且該覆蓋層接觸該氣隙。
  6. 如請求項5所述之半導體裝置，其中該覆蓋層延伸至該間隔層下方，該氣隙的一上部寬度不小於該氣隙的一下部寬度。
  7. 一種形成半導體裝置的方法，包括： 形成一金屬位元線和一接觸件於一基板上，該接觸件鄰近該金屬位元線； 形成一位元線間隔層於該金屬位元線的相對兩側壁上和一接觸件間隔層於該接觸件的相對兩側壁上，其中該位元線間隔層和該接觸件間隔層之間包括一間隙； 形成一介電膜於該金屬位元線和該接觸件上，其中該接觸件上的該介電膜接觸該位元線間隔層，使得一氣隙形成於該位元線間隔層和該接觸件間隔層之間； 移除該金屬位元線上的部分該介電膜； 形成一毯覆間隔層於該金屬位元線和該介電膜上； 移除該金屬位元線和部分該介電膜上的該毯覆間隔層，以形成一間隔層在該位元線間隔層的側壁上； 圖案化該介電膜以形成該氣隙上方的一介電覆蓋膜，該介電覆蓋膜的側表面和該間隔層的側表面共平面；以及 形成一覆蓋層覆蓋該金屬位元線、該間隔層和該接觸件。
  8. 如請求項7所述之方法，其中該介電膜在固化前具有黏滯係數介於0.2 cP至2.0 cP間。
  9. 如請求項7所述之方法，其中該間隔層在一方向上的厚度大於該氣隙在該方向上的寬度。
  10. 如請求項7所述之方法，進一步包括在形成該覆蓋層前，移除該間隔層下的該介電覆蓋膜。
TW110105550A 2021-02-18 2021-02-18 半導體裝置和其形成方法 TWI770822B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110105550A TWI770822B (zh) 2021-02-18 2021-02-18 半導體裝置和其形成方法
CN202110300680.9A CN114975354A (zh) 2021-02-18 2021-03-22 半导体装置和其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110105550A TWI770822B (zh) 2021-02-18 2021-02-18 半導體裝置和其形成方法

Publications (2)

Publication Number Publication Date
TWI770822B true TWI770822B (zh) 2022-07-11
TW202234665A TW202234665A (zh) 2022-09-01

Family

ID=82973304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105550A TWI770822B (zh) 2021-02-18 2021-02-18 半導體裝置和其形成方法

Country Status (2)

Country Link
CN (1) CN114975354A (zh)
TW (1) TWI770822B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171014A1 (en) * 2013-08-26 2015-06-18 SK Hynix Inc. Semiconductor device with air gap

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171014A1 (en) * 2013-08-26 2015-06-18 SK Hynix Inc. Semiconductor device with air gap

Also Published As

Publication number Publication date
TW202234665A (zh) 2022-09-01
CN114975354A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US8455932B2 (en) Local interconnect structure self-aligned to gate structure
US11600520B2 (en) Air gaps in memory array structures
WO2022088758A1 (zh) 半导体结构的形成方法以及半导体结构
WO2023151356A1 (zh) 电容器及其制备方法
TWI497649B (zh) 埋入式字元線結構及其製造方法
CN112614838B (zh) 半导体装置及其制造方法
WO2022088788A1 (zh) 半导体结构的形成方法以及半导体结构
TWI770822B (zh) 半導體裝置和其形成方法
KR20220006782A (ko) 반도체 장치 및 그의 제조방법
US20230030176A1 (en) Semiconductor device
US11665888B2 (en) Semiconductor device and method for fabricating the same
WO2022077940A1 (zh) 半导体器件及其制备方法
US20220059694A1 (en) Integrated circuit memory and manufacturing method thereof, and semiconductor integrated circuit device
WO2022062547A1 (zh) 存储器的制造方法和存储器
TWI779639B (zh) 半導體結構和其形成方法
TWI841063B (zh) 記憶體裝置和其形成方法
TWI847378B (zh) 半導體結構及其製造方法
US11825644B2 (en) Semiconductor memory device
TW202423239A (zh) 記憶體裝置和其形成方法
TWI810122B (zh) 半導體結構的製造方法
TWI809844B (zh) 半導體結構及半導體製造方法
US20240040773A1 (en) Semiconductor device and method of fabricating the same
US20230154853A1 (en) Semiconductor structure and semiconductor device
US11587932B2 (en) Method for fabricating semiconductor device
EP4207287A1 (en) Semiconductor device, semiconductor structure and forming method therefor