KR20050060535A - 에프에스지막의 표면 처리 방법 - Google Patents

에프에스지막의 표면 처리 방법 Download PDF

Info

Publication number
KR20050060535A
KR20050060535A KR1020030092171A KR20030092171A KR20050060535A KR 20050060535 A KR20050060535 A KR 20050060535A KR 1020030092171 A KR1020030092171 A KR 1020030092171A KR 20030092171 A KR20030092171 A KR 20030092171A KR 20050060535 A KR20050060535 A KR 20050060535A
Authority
KR
South Korea
Prior art keywords
film
fsg
fsg film
plasma treatment
fluorine
Prior art date
Application number
KR1020030092171A
Other languages
English (en)
Other versions
KR100540635B1 (ko
Inventor
박건욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030092171A priority Critical patent/KR100540635B1/ko
Publication of KR20050060535A publication Critical patent/KR20050060535A/ko
Application granted granted Critical
Publication of KR100540635B1 publication Critical patent/KR100540635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 FSG막 내의 과잉 불소 성분을 효과적으로 처리하여 FSG막 내의 불소 성분으로 인한 부작용을 최소화할 수 있는 FSG막의 표면 처리 방법에 관한 것으로서,
본 발명에 따른 FSG막의 표면 처리 방법은 반도체 기판 상에 FSG(Fluorine doped Silicate Glass)막을 적층하는 단계;와, 상기 FSG막 표면에 대해 수소 플라즈마 처리를 하는 단계;와, 상기 FSG막 표면에 대해 산소 플라즈마 처리를 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

에프에스지막의 표면 처리 방법{Method for surface treatment of fluorine doped silicate glass}
본 발명은 FSG막의 표면 처리 방법에 관한 것으로서, 보다 상세하게는 FSG막 내의 과잉 불소 성분을 효과적으로 처리하여 FSG막 내의 불소 성분으로 인한 부작용을 최소화할 수 있는 FSG막의 표면 처리 방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화가 진행됨에 따라 금속배선의 수가 증가하고, 반면에 금속배선의 피치(pitch)가 축소되고 있다. 이러한 금속배선의 피치 축소로 인하여 금속배선의 저항이 증가할 뿐만 아니라, 반도체소자의 금속배선간을 절연시키는 층간절연막(Inter-Metal Dielectric layer, IMD)과 금속배선이 기생 커패시터 구조를 이룸으로써 반도체소자의 특성에 악영향을 미치게 된다. 즉, 반도체소자의 응답속도를 결정하는 RC 상수가 증가하고 전력 소모도 증가한다.
이러한 점 때문에 반도체소자의 고집적화에 적합한 저 유전율의 층간절연막이 절실히 요망되어 왔고, 최근에 들어 저 유전율의 층간절연막으로서 불소 첨가 실리케이트 글래스(Fluorine doped Silicate Glass, 이하 FSG로 칭함)가 이용되기 시작하였다. 그러나, FSG는 불소(F)의 농도가 높을수록 유전율이 낮아지나 불소의 농도가 높아지면 수분과의 결합도가 증가하여 금속배선의 부식을 일으키는 특성이 있다. 따라서, 통상적으로 유전율이 비교적 높은 3.5 정도의 FSG가 사용되고 있다.
이와 같은 FSG를 사용하는 종래 기술에 따른 반도체소자의 구조를 살펴보면 다음과 같다. 종래의 반도체소자는 도 1에 도시한 바와 같이, 반도체 기판(101) 상에 층간절연막(102)이 적층되고, 상기 반도체 기판(101)과의 전기적 콘택을 위한 콘택 플러그(104)이 상기 층간절연막의 비아홀(via hole)(103) 내에 형성되고, 상기 층간절연막(102) 상에 금속배선(105)이 상기 콘택 플러그(104)와의 전기적 연결을 이루며 배열되며, 상기 금속배선(104) 및 층간절연막(102) 상에 장벽막(106)이 적층되고, 상기 장벽막 상에 FSG막(107)이 적층되고, 상기 FSG막 상에 확산방지막(108)이 적층된다.
여기서, 상기 장벽막은 FSG막에 의해 금속배선이 손상되는 것으로부터 보호하는 역할을 하고, 상기 확산방지막은 FSG막의 불소가 인접 막으로 확산되는 것을 방지하는 역할을 한다. 상기 장벽막 및 확산방지막은 모두 도핑되지 않은 실리케이트 글래스(Undoped Silicate Glass, USG) 막으로 이루어진다.
이와 같이, FSG막 상에 확산방지막이 적층된 구조를 갖는 종래의 반도체소자의 경우, FSG막 내의 불소(F) 성분이 외확산(Out-diffusion)하여 상기 확산방지막 내의 수분과 반응하기 쉽다. 이에 따라, 확산방지막 내에 불산(HF)이 형성되는데 이는 확산방지막을 부식시키고, 나아가 확산방지막 내에 바늘눈(Needle eye) 모양의 빈공간인 보이드(void)를 발생시키거나 상기 확산방지막 상에 형성될 상부 금속배선(도시하지 않음)과의 계면에서 상기 상부 금속배선의 부식과 같은 계면 불량을 유발시키고 또한 상기 상부 금속배선의 표면에 불화물을 형성시켜 상기 상부 금속배선의 패드(pad) 부분의 와이어 본딩(wire bonding)시 금(Au) 재질의 와이어와 접착 불량을 유발시키기도 한다. 이러한 불량 현상은 FSG막의 불소 농도가 증가할수록 더욱 심화된다.
결국, 이러한 불량 현상은 확산방지막의 절연 특성을 저하시켜 확산방지막의 신뢰도 및 전기적 특성에 악영향을 미친다. 또한, 확산방지막 내에 형성된 보이드가 후속 공정에서의 결함(defect)의 발생원으로 작용하여 반도체소자의 신뢰도 저하 및 수율 저하를 가져온다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, FSG막 내의 과잉 불소 성분을 효과적으로 처리하여 FSG막 내의 불소 성분으로 인한 부작용을 최소화할 수 있는 FSG막의 표면 처리 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 FSG막의 표면 처리 방법은 반도체 기판 상에 FSG(Fluorine doped Silicate Glass)막을 적층하는 단계;와, 상기 FSG막 표면에 대해 수소 플라즈마 처리를 하는 단계;와, 상기 FSG막 표면에 대해 산소 플라즈마 처리를 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 수소 플라즈마 처리는, 소정 챔버 내의 압력을 3∼10mTorr로 유지한 상태에서 350∼400℃의 온도에서 챔버 내에 수소 가스를 600∼1000sccm 정도 공급하여 진행할 수 있다.
바람직하게는, 상기 산소 플라즈마 처리는, 소정 챔버 내의 압력을 3∼10mTorr로 유지한 상태에서 350∼400℃의 온도에서 챔버 내에 산소 가스를 600∼1000sccm 정도 공급하여 진행할 수 있다.
본 발명의 특징에 따르면, FSG막 적층 후, FSG막 표면에 대하여 수소 플라즈마 처리 공정 및 산소 플라즈마 처리 공정을 순차적으로 적용함으로써 FSG막 표면에 존재하는 과잉 불소를 효과적으로 제거할 수 있을 뿐만 아니라 FSG막 표면의 계면 특정을 안정화할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 FSG막의 표면 처리 방법을 상세히 설명하기로 한다. 도 2a 내지 2d는 본 발명에 따른 FSG막의 표면 처리 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a에 도시한 바와 같이 반도체 기판(201) 상에 트랜지스터의 게이트 전극이나 비트라인과 같은 하부 구조(도시하지 않음)를 형성하고 또한, 트랜지스터의 소스/드레인 영역과 같은 확산영역(도시하지 않음)을 형성한다. 그런 다음, 상기 반도체 기판(201) 상에 USG(Undoped Silicate Glass)막과 같은 재질의 층간절연막(202)을 적층한 후, 포토리소그래피 공정 및 식각 공정을 이용하여 상기 확산영역이나 하부 구조와의 전기적 연결을 위한 비아홀(203)을 상기 층간절연막(202)에 형성한다. 이어서, 상기 비아홀 내에 텅스텐과 같은 금속층을 매립하여 플러그(204)를 형성한다. 이후, 상기 플러그(204)와 전기적으로 연결되는 금속배선(205)을 형성한다.
상기 금속배선(205)의 형성이 완료되면, 후속의 공정에서 형성되는 FSG막(207)으로 인한 손상으로부터 보호하기 위해 장벽막(206)을 적층한다. 상기 장벽막(206)은 고밀도 플라즈마 화학기상증착(HDP CVD) 공정을 이용하여 SiH4와 O2의 가스분위기에서 상기 금속배선 및 층간절연막 상에 형성한다. 이 때, 상기 장벽막의 두께는 비교적 두꺼운 500∼1000Å의 범위로 결정하는 것이 바람직한데, 이는 FSG막과 금속배선의 접촉을 방지하여 금속배선을 보호하기 위함이다.
이와 같은 상태에서, 도 2b에 도시한 바와 같이 상기 장벽막(206) 상에 FSG막(207)을 적층한다. 구체적으로, 고밀도 플라즈마 화학기상증착 공정 또는 플라즈마 강화 화학기상증착(PECVD) 공정을 이용하여 SiH4와 O2 및 SiF4의 가스분위기에서 상기 장벽막 상에 FSG막(207)을 적층할 수 있다.
여기서, 상기 FSG막(207)은 5∼15%의 불소 농도를 갖도록 하여 유전율이 3.5 정도를 나타내도록 하는 것이 바람직하다. 이 때, 상기 FSG막(207)은 표면 평탄화를 위해 상기 금속배선보다 훨씬 두꺼운 두께로 적층하는 것이 바람직하다.
상기 FSG막(207)이 형성된 상태에서, 도 2c에 도시한 바와 같이 소정의 공정 챔버(도시하지 않음) 내에서 상기 반도체 기판에 대한 수소(H2) 플라즈마 처리 공정을 진행한다.
구체적으로, 상기 챔버 내의 압력을 3∼10mTorr로 유지한 상태에서 350∼400℃의 온도에서 챔버 내에 수소 가스를 600∼1000sccm 정도 공급한 다음, 상기 수소 가스를 플라즈마화하여 고 에너지의 수소 이온(H+)이 상기 FSG막(207) 표면의 불소(F)와 반응하도록 한다. 이와 같은 수소 플라즈마 처리 공정을 통해, 상기 FSG막(207) 표면의 불소(F) 성분은 수소 이온(H+)과 반응하여 휘발성이 강한 불산(HF)의 형태로 결합되어 제거된다.
상기 수소 플라즈마 처리 공정이 완료되면, 도 2d에 도시한 바와 같이 상기 반도체 기판에 대한 산소(O2) 플라즈마 처리 공정을 진행한다.
구체적으로, 상기 챔버 내의 압력을 3∼10mTorr로 유지한 상태에서 350∼400℃의 온도에서 챔버 내에 수소 가스를 600∼1000sccm 정도 공급한 다음, 상기 산소 가스를 플라즈마화하여 고 에너지의 산소 이온(O2-)이 상기 FSG막(207) 표면의 실리콘(Si)과 반응하도록 한다. 이와 같은 산소 플라즈마 처리 공정을 통해, 상기 FSG막(207) 표면의 실리콘(Si) 성분은 상기 산소 이온(O2-)과 반응하여 실리콘 산화막(SiO2)으로 전환되거나 또는 상기 산소 이온이 FSG막(207) 표면의 실리콘 및 불소 성분과 반응하여 안정된 SiOF2 화합물로 전환된다.
상기 수소 및 산소 플라즈마 처리 공정은 동일 챔버 내에서 연속적으로 실시할 수 있으며, 나아가 상기 FSG막(207) 형성 공정을 수행한 챔버 내에서 상기 플라즈마 처리 공정을 수행할 수도 있다.
이와 같이, 수소 플라즈마 처리 공정을 통하여 FSG막(207) 표면의 과잉 불소 성분을 제거하고 뒤이은 산소 플라즈마 처리 공정을 통하여 FSG막(207) 표면을 안정화시킴으로써 FSG막(207) 내의 과잉 불소 성분으로 인한 부작용을 최소화할 수 있게 되어 고 유전율의 FSG막(207)을 효과적으로 사용할 수 있게 된다.
또한, FSG막(207) 표면에 대해 수소 및 산소 플라즈마 처리 공정을 적용함에 따라, FSG막(207) 상에 불소의 외확산(Out-diffusion)을 방지하기 위해 적층하였던 확산방지막의 형성 공정을 생략할 수 있게 된다.
한편, 본 발명의 실시예에서는 금속 배선 상에 장벽막을 적층하고 상기 장벽막 상에 FSG막(207)을 적층하는 구조를 일 실시예로 나타내고 있으나, 본 발명의 FSG막(207)에 대한 수소 및 산소 플라즈마 처리 방법은 상기와 같은 구조이외에 FSG막(207)이 적용되는 반도체 소자 구조에 동일하게 적용할 수 있음은 물론이다.
본 발명에 따른 FSG막의 표면 처리 방법은 다음과 같은 효과가 있다.
FSG막 적층 후, FSG막 표면에 대하여 수소 플라즈마 처리 공정 및 산소 플라즈마 처리 공정을 순차적으로 적용함으로써 FSG막 표면에 존재하는 과잉 불소를 효과적으로 제거할 수 있을 뿐만 아니라 FSG막 표면의 계면 특정을 안정화할 수 있게 된다.
이에 따라, 유전율이 낮은 FSG막을 형성할 수 있을 뿐만 아니라, FSG막 표면의 불소가 외부 박막층으로 침투하는 것을 방지하여 반도체소자의 신뢰성을 담보할 수 있으며 수율을 향상시킬 수 있게 된다.
도 1은 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
도 2a 내지 2d는 본 발명에 따른 FSG막의 표면 처리 방법을 설명하기 위한 공정 단면도.
<도면의 주요 부분에 대한 설명>
201 : 반도체 기판 202 : 층간절연막
203 : 비아홀 204 : 플러그
205 : 금속배선 206 : 장벽막
207 : FSG막

Claims (3)

  1. 반도체 기판 상에 FSG막을 적층하는 단계;
    상기 FSG막 표면에 대해 수소 플라즈마 처리를 하는 단계;
    상기 FSG막 표면에 대해 산소 플라즈마 처리를 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 FSG막의 표면 처리 방법.
  2. 제 1 항에 있어서, 상기 수소 플라즈마 처리는,
    소정 챔버 내의 압력을 3∼10mTorr로 유지한 상태에서 350∼400℃의 온도에서 챔버 내에 수소 가스를 600∼1000sccm 정도 공급하여 진행하는 것을 특징으로 하는 FSG막의 표면 처리 방법.
  3. 제 1 항에 있어서, 상기 산소 플라즈마 처리는,
    소정 챔버 내의 압력을 3∼10mTorr로 유지한 상태에서 350∼400℃의 온도에서 챔버 내에 산소 가스를 600∼1000sccm 정도 공급하여 진행하는 것을 특징으로 하는 FSG막의 표면 처리 방법.
KR1020030092171A 2003-12-16 2003-12-16 에프에스지막의 표면 처리 방법 KR100540635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092171A KR100540635B1 (ko) 2003-12-16 2003-12-16 에프에스지막의 표면 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092171A KR100540635B1 (ko) 2003-12-16 2003-12-16 에프에스지막의 표면 처리 방법

Publications (2)

Publication Number Publication Date
KR20050060535A true KR20050060535A (ko) 2005-06-22
KR100540635B1 KR100540635B1 (ko) 2006-01-11

Family

ID=37253229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092171A KR100540635B1 (ko) 2003-12-16 2003-12-16 에프에스지막의 표면 처리 방법

Country Status (1)

Country Link
KR (1) KR100540635B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026485B1 (ko) * 2008-08-29 2011-04-01 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026485B1 (ko) * 2008-08-29 2011-04-01 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR100540635B1 (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
JP2004253790A (ja) 半導体装置及びその製造方法
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
KR100380890B1 (ko) 반도체 장치 및 그 제조방법
KR20080017745A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100445077B1 (ko) 반도체소자의 제조방법
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR100680499B1 (ko) 반도체 소자 및 그 제조 방법
US7199041B2 (en) Methods for fabricating an interlayer dielectric layer of a semiconductor device
KR100443148B1 (ko) 반도체소자의 제조방법
KR100353827B1 (ko) 반도체소자의 층간절연막 형성 방법
US20230386907A1 (en) Dielectric silicon nitride barrier deposition process for improved metal leakage and adhesion
KR100914976B1 (ko) 반도체 소자의 제조방법
KR100850137B1 (ko) 반도체 소자의 층간 절연막 제조방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100367499B1 (ko) 반도체소자의제조방법
KR20020047523A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20080029151A (ko) 반도체 장치의 절연막 형성 방법
KR19980084463A (ko) 반도체 소자의 제조방법
KR100943499B1 (ko) 반도체 소자 제조 방법
KR100551411B1 (ko) 반도체 소자의 제조 방법
KR100272661B1 (ko) 반도체디바이스의층간절연막형성방법
KR100519509B1 (ko) 반도체장치의 층간절연막 형성 방법_
KR100545699B1 (ko) 반도체 소자의 캐패시터 콘택용 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee