TWI436450B - 淺溝槽隔離構造之形成方法 - Google Patents
淺溝槽隔離構造之形成方法 Download PDFInfo
- Publication number
- TWI436450B TWI436450B TW098120811A TW98120811A TWI436450B TW I436450 B TWI436450 B TW I436450B TW 098120811 A TW098120811 A TW 098120811A TW 98120811 A TW98120811 A TW 98120811A TW I436450 B TWI436450 B TW I436450B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- isolation structure
- trench isolation
- substrate
- shallow trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
- H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
- H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
本發明係一種關於電子裝置中二氧化矽膜的製造方法。更詳細地說明,本發明係關於一種在製造半導體元件等電子裝置時,用於形成電子裝置之絕緣膜,用於形成例如淺溝槽隔離構造的二氧化矽形成方法。
一般於半導體裝置之各種電子裝置中,雖然於基板上配置有例如電晶體、電阻及其他半導體元件,但該等間必需為電氣絕緣。因此,該等之間必需要有用以分離元件的區域,其係稱為隔離區域。過去,一般係藉由於半導體基板之表面選擇性地形成絕緣膜而作為該隔離區域。
另一方面,於電子裝置之領域中,近年來,高密度化且高積集化係不斷演進。隨著前述高密度化且高積集度化的演進,要形成能配合該必要之積集度的微細隔離構造係變得困難,需要一種能符合該等需求之新型隔離構造。可舉出溝槽隔離構造來作為前述之技術。該構造係於半導體基板之表面形成微細的溝槽,於該溝槽內部填充絕緣物而形成使得該溝槽兩側的元件之間電性分離的構造。由於此種用以分離元件的構造,相較於習知方法係可窄化隔離構造的區域,所以係為一種用以達成現今所要求的高積集度之有效的元件分離構造。
作為一種用以形成如前述溝槽隔離構造的方法,係考慮一種塗布聚矽氮烷組成物,再將其轉化為二氧化矽膜的方法(例如專利文獻1及2)。一般於此種方法中,係將聚矽氮烷組成物塗布於形成有溝槽構造的基板表面而於溝槽內填充聚矽氮烷組成物,其次藉由燒結等使聚矽氮烷組成物硬化而轉化為二氧化矽,再藉由化學機械研磨方法(Chemical Mechanical Polishing:以下稱為CMP)去除形成於基板表面之多餘的二氧化矽。
以前述方法形成溝槽隔離構造時,如考慮製程之效率,為了縮短CMP步驟則以剩餘二氧化矽較少者為佳。因此,係考量塗布濃度相對較低的聚矽氮烷組成物。但是,當降低聚矽氮烷組成物濃度時,填充於溝槽內之聚矽氮烷組成物的固體量亦相對地減少。其結果使得燒結後形成於溝槽內之二氧化矽不足,無法充份地填充溝槽內抑或使溝槽內產生強大的拉應力,對最終形成之電子裝置的特性產生不良影響。最糟的情況,甚至會因形成於溝槽內之二氧化矽與溝槽內面未緊密接合並自溝槽內脫落,讓溝槽內未殘留有二氧化矽。其結果係成為一絕緣特性不充份的溝槽隔離構造。
為了解決如前述降低聚矽氮烷組成物濃度所產生的問題,亦已知有一種分複數次塗布聚矽氮烷組成物的方法(專利文獻3)。但該方法就處理成本之觀點來看係非較佳。
為了回避該等問題,係與前述方法相反而考量相對地提高聚矽氮烷組成物的濃度。但是,此時因為形成於基板表面之多餘二氧化矽增加,於CMP步驟中必需研磨之二氧化矽的量亦增加而使處理成本大增。再者,由於該藉由塗布所形成之聚矽氮烷組成物的塗膜變厚,而發生自環境氣體中所獲得的水份或氧未能充份地供給至溝槽內部,導致於溝槽內部自聚矽氮烷變為二氧化矽的轉化反應未能充份地進行的問題。又,形成較厚之二氧化矽膜時,亦會因膜內之殘留應力使得膜產生龜裂。
誠如前述,當使用一種塗布聚矽氮烷組成物再轉化為二氧化矽的方法時,係因濃度不同而有產生不同問題的傾向,而為了調整至其最適當之條件係必需花費莫大心力。
【專利文獻1】日本專利第3178412號公報(段落0005~0016)
【專利文獻2】日本特開第2001-308090號公報
【專利文獻3】日本特開第2007-036267號公報
【專利文獻4】日本特開第平08-125021號公報
【專利文獻5】日本特開第平01-248528號公報
有鑑於前述問題點,本發明係提供一種塗布相對較薄之聚矽氮烷組成物,且具有充份之絕緣特性的淺溝槽隔離構造及其製造方法。
本發明所提供之淺溝槽隔離構造的特徵係具備:於表面處具有溝槽構造的基板;以及用以埋設該溝槽的二氧化矽膜,其中該二氧化矽膜局限於該基板之表面側,且於該溝槽之底部具備空孔。
又,本發明所提供之淺溝槽隔離構造之製造方法,其特徵係包含有:(A)於具有溝槽構造的基板表面塗布聚矽氮烷組成物而形成塗布膜的塗布步驟;(B)於該塗布膜之表面照射紫外線來使得該塗布膜之表面附近的聚矽氮烷之一部份硬化,而於溝槽部份之底部形成空孔的紫外線照射步驟;以及(C)藉由燒結該塗布膜,使得該塗布膜整體硬化而形成二氧化矽膜的燒結步驟。
依本發明係提供一種與習知之淺溝槽隔離構造相異,具有空孔且絕緣特性優異的淺溝槽隔離構造。又,依本發明之方法係可簡便且低成本地形成淺溝槽隔離構造。
本發明之淺溝槽隔離構造係具備有於表面具有溝槽構造的基板以及用以埋設該溝槽的二氧化矽膜。然後,本發明之淺溝槽隔離構造之特徵為用以埋設溝槽的二氧化矽膜並未完全地填充溝槽內部,而係局限於該基板之表面側且該溝槽底部存在有空孔。該構造係如第1圖所示。
亦即,於基板1之溝槽部表面附近形成有二氧化矽膜(絕緣膜)2,而於溝槽部之底部形成有空孔3。參照第1圖可知,本發明中空孔3並非是由相對較小之空孔的集合體,而是實質上一連續形成之空孔。亦即,本發明之空孔係具有沿溝槽形狀所形成之帶狀或繩狀的形狀。然後,用以埋設溝槽的二氧化矽膜2雖係存在於溝槽內側,但局限於基板之表面側。亦即,可說是用二氧化矽膜2將空孔3埋入溝槽內。然後,空孔3與溝槽內面之分界面係直接接觸,而溝槽之內側表面處並不存在二氧化矽膜。習知技術中,於形成淺溝槽隔離構造時,認為以絕緣膜來緻密且均勻地填充於溝槽內部者為佳。的確,藉由緻密且均勻地填充溝槽內係可提高隔離構造之絕緣性。但是,本發明人經研討後得知,實際上於基板表面上裝載有元件時,由於溝槽內底部處相對地較難以施加電場,故不需要求太高之絕緣性。而且,形成於溝槽內的空孔,其本身之絕緣性亦相對較高。亦即,特別需要高絕緣性者係為接近元件的表面附近處,而僅需於該表面附近形成緻密之絕緣膜,即使溝槽底部係為空孔,亦可達到作為隔離構造所需的絕緣性。然後,因為溝槽底部形成有空孔,據信該位於其正上方之二氧化矽膜係被壓迫而形成更緻密之二氧化矽膜。
此處,雖然為了使該等隔離構造達到較佳之絕緣特性而推薦使用特定之尺寸,但本發明之溝槽隔離構造於溝槽寬度更窄、抑或於縱橫比更高之情況亦表現出優異之特性。亦即,溝槽之寬度a為5~50nm者較佳,寬度a為5~40nm者更佳。又,溝槽之深度b除以溝槽之寬度a的比例,亦即縱橫比b/a為10~100者較佳,10~50更佳。
又,以空孔於溝槽深度方向之長度為c時,則c為5~100nm者較佳,長度c為5~50nm者更佳。又,觀察與溝槽之長度方向垂直的剖面時,空孔之剖面積相對於溝槽構造之剖面積的比例為5~20%者較佳,8~15%者更佳。該空孔於溝槽深度方向之長度、抑或空孔之剖面積的比例為特定值以上時係可獲得緻密之二氧化矽膜,充分地發揮隔離構造之絕緣特性。又,隨著空孔加大,二氧化矽膜係因受壓迫而更加緻密,降低拉應力的同時係使其物理強度變的更充足。
又,本發明中雖於溝槽底部存在有空孔,但該部分幾乎不存在二氧化矽膜。亦即,空孔部分內,溝槽內壁幾乎未附著有二氧化矽。因此,由於空孔之剖面積相對於溝槽構造之剖面積的比例約與c/b相當,比例c/b為0.05~0.2者較佳,0.08~0.15為更佳。
再者,本發明之淺溝槽隔離構造,如此處所記載的溝槽之寬度與縱橫比、以及空孔之大小時,該效果較強地表現,但並非特別限定於該等尺寸,僅需具有藉由二氧化矽膜來埋設基板上之溝槽,且該二氧化矽膜係局限於基板之表面側,並於該溝槽底部處具備有空孔而形成之構造者,即可獲得本發明之效果。
如前述之淺溝槽隔離構造係可由任何方法所形成。該形成方法之一例係包含有:
(A)於具有溝槽構造的基板表面塗布聚矽氮烷組成物而形成塗布膜的塗布步驟;
(B)於該塗布膜之表面照射紫外線來使得該塗布膜之表面附近的聚矽氮烷之一部份硬化,而於溝槽部份之底部形成空孔的紫外線照射步驟;以及
(C)藉由燒結該塗布膜,使得該塗布膜整體硬化而形成二氧化矽膜的燒結步驟。
本發明之淺溝槽隔離構造之形成方法的特徵在於,於塗布聚矽氮烷組成物後,首先於塗布膜之表面照射紫外線來使得表面附近暫時硬化後進行燒結,而使得塗布膜整體轉化為二氧化矽膜。首先,藉由於基板表面照射紫外線來引發聚矽氮烷組成物之氧化及聚合反應,並因此造成體積之收縮。其結果係針對溝槽內之聚矽氮烷組成物或由其轉化而形成之二氧化矽膜產生向上拉高之力量。然後,於表面附近之二氧化矽膜的密度提高且更加緻密,而於溝槽底部產生空孔。隨後之燒結步驟中,雖然二氧化矽膜係有更加收縮的傾向,但由於其未接觸溝槽內底部,故於底面方向不產生拉力而使得二氧化矽膜可達成更高之密度。
亦即,習知技術中為了均勻地填充溝槽內而使用密度相對較低的二氧化矽膜來填充溝槽內,相對地,藉由本申請案發明之方法所形成的淺溝槽隔離構造則僅於表面附近形成密度較高的二氧化矽膜(絕緣膜)。
關於本發明之淺溝槽隔離構造之形成方法的更詳細說明係記載如下。
首先,準備具有用以形成淺溝槽隔離構造的溝槽構造,亦即具有凹凸之基板。基板之材質並無特別限定,可使用例如矽基板等習知之任何基板。又,可使用例如專利文獻1或2所記載之任何方法來於基板表面形成溝槽。具體方法係記載如下。
首先,藉由例如熱氧化法而於矽基板表面形成二氧化矽膜。此處所形成的二氧化矽膜厚度一般係為5~30nm。
依需求可於所形成之二氧化矽膜上藉由例如減壓CVD法來形成氮化矽膜。該氮化矽膜係可於後續之蝕刻步驟中作為遮罩、抑或於後述研磨步驟中作為停止層。形成氮化矽膜之情況,一般形成100~400nm的厚度。
於前述所形成之二氧化矽膜或氮化矽膜上再塗布光阻。依需求將光阻膜乾燥或硬化後,以所期望之圖案來曝光及顯影而形成圖案。曝光方法係可使用遮罩曝光、掃描曝光等任何方法來進行。又,亦可就解析度等觀點來選用任何光阻。
以所形成之光阻膜作為遮罩,依序地蝕刻氮化矽膜及位於其下方之二氧化矽膜。藉由此作業,而於氮化矽膜及二氧化矽膜形成所期望的圖案。
以形成有圖案之氮化矽膜及二氧化矽膜作為遮罩,將矽基板乾蝕刻而形成溝槽隔離溝槽。
該形成之溝槽隔離溝槽之寬度係由使光阻膜曝光的圖案所決定的。雖然半導體元件中溝槽隔離溝槽之寬度係根據最終目的之半導體元件而作適當的設定,但本發明中,選自於前述淺溝槽隔離構造項目中所述範圍者較佳。依本發明之淺溝槽構造之形成方法係與習知方法不同,並非是均勻地填充溝槽內。因此,基板表面所形成之溝槽構造可為更窄、更深之結構。
其次,於前述準備之矽基板上塗布用作二氧化矽膜之材料的聚矽氮烷組成物而形成塗布膜。該聚矽氮烷組成物係可使用將習知的任何聚矽氮烷組成物溶解於溶媒者。
本發明所使用之聚矽氮烷組成物並無特別限定,只要不損害本發明效果係可隨意選用。其亦可為無機化合物或有機化合物中任一者。該等聚矽氮烷中,可舉出由下述通式(Ia)~(Ic)表示之單位所組合而成者較佳:
(式中,m1~m3係表示聚合度)
其中更佳地,苯乙烯(styrene)換算重量平均分子量為700~30,000者為佳。
又,作為其他之聚矽氮烷之例,例如,可列舉主要為具有由通式(II)所代表的構造單位所組成之骨格且數量平均分子量為約100~50,000之聚矽氮烷或其變性物:
(式中,R1
、R2
及R3
,各別獨立表示為氫原子、烷基、烯基、環烷基、芳香基抑或除前述以外之其他如氟烷基等碳與矽直接鍵結的基、烷基矽烷基、烷胺基或烷氧基。但是,R1
、R2
及R3
中至少任一者係為氫,n表示聚合度)。該等聚矽氮烷化合物亦可使用由2種類以上所組合而成者。
本發明所使用之聚矽氮烷組成物係含有可溶解前述聚矽氮烷化合物的熔媒。此處所使用之溶媒與前述用於浸潤用溶液的溶媒不同。作為此種溶媒,雖然僅需為可溶解前述各成分者即可而未特別限定,作為較佳之熔媒的具體例,係列舉如下:
(a)芳香族化合物,例如苯、甲苯、二甲苯、乙苯、二乙苯、三甲苯、三乙苯等;(b)飽和烴化合物,例如n-戊烷、i-戊烷、n-己烷、i-己烷、n-庚烷、i-庚烷、n-辛烷、i-辛烷、n-壬烷、i-壬烷、n-癸烷、i-癸烷等;(c)脂環式烴化合物,例如乙環己烷、甲環己烷、環己烷、環己烯、p-薄荷烷(p-menthane)、十氫化荼、雙戊烯、檸檬烯(limonene)等;(d)醚類,例如二異丙醚、二丁醚、二乙醚、甲基第三丁基醚(以下稱作MTBE)、苯甲醚等;以及(e)酮類,例如甲異丁酮(以下稱作MIBK)等。其中,較佳者係為(b)飽和烴化合物、(c)脂環式烴化合物、(d)醚類以及(e)酮類。
該等溶劑,為了調整溶劑之蒸發速度、為了降低對人體之有害性、抑或為了調製各成分之溶解性,亦可適當地使用混合有2種以上者。
本發明所使用之聚矽氮烷組成物中,依需求亦可含有其他的添加劑成分。作為該等成分,係可舉出例如用作促進聚矽氮烷之交聯反應的交聯促進劑、用作二氧化矽之轉化反應的觸媒、為了調製組成物之黏度的黏度調整劑等。又,亦可含有以使用於半導體裝置時的鈉吸氣效果為目的之磷化合物,例如Tris(三甲基矽烷基(trimethylsilyl))磷酸鹽等。
又,前述各成分之含有量係依據塗布條件或燒結條件等而變化。但是,聚矽氮烷化合物之含有率係為以聚矽氮烷組成物之總重量為基準的1~30重量%者為佳,2~20重量%為更佳。但其並非用以限定聚矽氮烷組成物含有之聚矽氮烷的濃度,只要可形成本發明特定之淺溝槽隔離構造即可,可使用任何濃度之聚矽氮烷組成物。又,雖然聚矽氮烷以外之各種添加劑含量係依添加劑之種類而變化,但其相對聚矽氮烷化合物之添加量宜為0.001~40重量%,較佳地係為0.005~30重量%,更佳地係為0.01~20重量%。
前述之聚矽氮烷組成物能以任何方法而塗布於基板上。具體地係可舉出旋轉塗布、簾幕塗布、浸漬塗布或其他。其中,就塗布膜之均勻性等觀點來看,特別建議旋轉塗布。塗布之塗布膜的厚度、亦即基板表面非溝槽部分之塗布膜厚度為20~150nm者較佳,更佳地係為30~100nm。需注意的是,當塗布膜厚度太厚時,後述之紫外線可能無法到達溝槽內的表面附近處,另一方面當塗布膜太薄時填充於溝槽內之聚矽氮烷組成物不足,可能導致溝槽之側壁傾倒或無法形成足夠膜厚之二氧化矽膜。
其次,以紫外線照射聚矽氮烷組成物塗布膜的表面。該紫外線係為了讓塗布步驟時形成之聚矽氮烷塗布膜之表面附近發生氧化或聚合反應為目的。因此,紫外線需能到達溝槽內。
雖然所使用之紫外線的波長亦與聚矽氮烷組成物之種類有關,但以150~200nm者較佳。更佳地係為170~190nm。照射之光能量以0.05~100mJ/cm2
者較佳,更佳地係為0.1~50mJ/cm2
。
照射步驟一般可於空氣中進行。但是,由於氧會吸收例如200nm以下波長之光線,故依環境氣體之氧濃度或光源與基板之間的距離,光線係有可能在到達基板表面之前即被環境氣體中的氧所吸收,而未能有充份的光線到達溝槽內。因此,較佳地,依需求而在氮等不會吸收紫外線之非活性氣體與空氣或氧混合的環境氣體下、抑或在不會吸收紫外線之非活性氣體的環境氣體下來進行紫外線照射。
藉由前述之紫外線照射,而使得填充於溝槽內的聚矽氮烷中,存在於基板表面附近者係引發氧化或聚合反應,將聚矽氮烷組成物自溝槽內底部拉高,進而形成緻密之二氧化矽與溝槽內底部之空孔的雛型。
再者,專利文獻4及5係揭露一種包含有紫外線照射步驟的SOG膜之形成方法。但是,該等方法係讓溝槽內均勻地填充絕緣膜,其欲達成之構造係與本發明相異。
接續該紫外線照射步驟,係將聚矽氮烷塗布膜燒結而使塗布膜整體轉化為二氧化矽膜。藉由該燒結,使紫外線照射步驟中所形成之二氧化矽膜之原型完全地變為二氧化矽膜,亦即轉化為絕緣膜,該燒結係使用硬化爐或加熱板,含有水蒸氣,並於非活性氣體或氧之環境氣體下進行為較佳。欲充份地使聚矽氮烷化合物轉化為二氧化矽膜時,水蒸氣與含有矽之化合物或含有矽之聚合物同時存在係為重要,宜為1%以上,較佳者係為10%以上,最佳者係為20%以上。特別於水蒸氣濃度為20%以上時,係使聚矽氮烷化合物轉化為二氧化矽膜之反應變的更為容易,使空孔等缺陷之發生變少,並可改良二氧化矽膜之特性故係為較佳。使用非活性氣體作為環境氣體時,係使用氮、氬或氦。
用以使其硬化之溫度條件,係根據所使用之聚矽氮烷組成物的種類或步驟之組合方式而改變。但是,溫度較高時,含有矽之化合物、含有矽之聚合物以及聚矽氮烷化合物轉化為二氧化矽之速度係有加速之傾向,又,當溫度較低時,因矽基板之氧化或結晶構造之變化而對裝置特性之不良影響係有變小之傾向。基於前述觀點,本發明方法通常係於1000℃以下,較佳於400~900℃以下來進行加熱。此處,升溫至目標溫度之時間一般係為1~100℃/分,而到達目標溫度後之硬化時間一般係為1分鐘~10小時,較佳為15分鐘~3小時。亦可依需求而階段性地改變硬化溫度或硬化環境氣體之組成。
藉由該加熱係使得存在於塗布膜中的聚矽氮烷化合物轉化為二氧化矽而獲得最終之淺溝槽隔離構造。依照前述所獲得之本發明的淺溝槽隔離構造中,溝槽部附近之拉應力減低且物理性強度亦較高。其係因為於燒結前預先進行之紫外線照射而於溝槽底部形成空孔,進而增加存在於空孔正上方部分之聚矽氮烷組成物或由其轉化而成之二氧化矽膜之先趨物(precursor)的密度,並提高燒結所形成之二氧化矽膜的密度。
本發明之淺溝槽隔離構造之形成方法中,前述(A)~(C)步驟係為必要,但亦可依需求而增加下列之輔助步驟。
於塗布步驟後,係於燒結步驟前預先對塗布有聚矽氮烷組成物之基板進行預烘烤(pre-bake)處理。該步驟係將塗布膜中所含有之溶媒的至少一部份去除為其目的。
通常於溶媒去除步驟中,係採用實質地加熱至一特定溫度的方法。此時,應於不讓聚矽氮烷實質地產生氧化或聚合反應之條件下來進行該溶媒去除。因此,溶媒去除步驟之溫度通常為50~250℃,較佳為80~200℃範圍內。溶媒去除步驟所需時間一般係為0.5~10分鐘,較佳為1~5分鐘。
於硬化後,宜將硬化後之二氧化矽膜中不需要的部分去除。為此,首先藉由研磨步驟,留下形成於基板上之溝槽部內側的二氧化矽膜,並藉由研磨來去除形成於基板表面之平坦部上的二氧化矽膜。該步驟係為研磨步驟。該研磨步驟除了可在硬化處理後進行,亦可與預烘烤步驟組合,並於預烘烤後隨即進行。
研磨一般係藉由CMP來進行的。該CMP研磨,係可藉由一般之研磨劑及研磨裝置來進行。具體而言,該研磨劑係可使用一種將氧化矽(silica)、氧化鋁或氧化鈽等的研磨材料與其他依需求之添加劑分散的水溶液等,該研磨裝置係可使用市售一般之CMP裝置。
前述之研磨步驟中,雖然幾乎已將由形成於基板表面之平坦部上的聚矽氮烷組成物所習成的二氧化矽膜去除,但為了去除殘留在基板表面之平坦部的二氧化矽膜,宜更進一步進行蝕刻處理。一般蝕刻處理係使用蝕刻液,該蝕刻液僅需能將二氧化矽膜去除即可,並未有特殊限制,但通常係使用含有氟化銨的氫氟酸水溶液。該水溶液之氟化銨濃度宜為5%以上,較佳者係為30%以上。
本發明之各實施例係如下所述。
首先,準備於表面具有溝槽構造的矽基板。該溝槽之寬度為40nm,深度為600nm(縱橫比為15)。
以聚矽氮烷之二丁醚溶液(以組成物組重量為基準之固體量濃度為12重量%)針對前述基板於迴轉速度1000rpm之條件下進行旋轉塗布,並於150℃、1分鐘之條件下將溶媒之一部分去除。此時,基板表面之溝槽構造以外的部分處聚矽氮烷組成物塗布膜之膜厚為80nm。又,將該基板於垂直表面之方向切斷,並使用掃描式電子顯微鏡(日立製作所股份有限公司製S-4700型(商品名))觀察溝槽構造的剖面時,溝槽內並未檢測到空孔。
於該基板表面,使用準分子UV照射裝置(USHIO電機股份有限公司製),以波長172nm之紫外線於10mW/cm2
條件下照射3分鐘。
使用掃描式電子顯微鏡來觀察此時之溝槽構造的剖面時,可確認於溝槽構造之底部係形成有空孔。
再將該基板使用水蒸氣氧化爐VF-1000(商品名:光洋Thermo System股份有限公司製),並以氧/水蒸氣混合氣體(H2
O/(O2
+H2
O)=80mol%)於8公升/分之速度流通的環境氣體下,在400℃燒結1小時。接著再於N2
環境氣體下以700℃進行退火處理1小時。所獲得之樣本進行拉應力測試時,係為10Mpa。
又,以掃描式電子顯微鏡來觀察其剖面時,係維持有燒結前之空孔,而形成於溝槽底部具有空孔之淺溝槽隔離構造。
此處,使用含有0.5重量%之氫氟酸、20重量%濃度之氟化銨水溶液作為緩衝劑,來檢測形成於空孔正上方之二氧化矽膜的溼蝕刻率。實施例1之二氧化矽膜的溼蝕刻率係為以熱氧化膜作為基準的1.80倍。
相較於實施例1,除不照射紫外線之外,其餘步驟皆相同地於具有溝槽構造之基板上形成聚矽氮烷塗布膜。觀察該塗布膜之剖面時,溝槽內部幾乎被均勻地填充,而並未檢測到空隙。
再與實施例1相同地進行燒結與退火處理,將所獲得之樣本進行拉應力測試時,係為120Mpa。已知該結果係較實施例1高出許多,且溝槽內部容易發生龜裂或脫落等缺陷。
又,以掃描式電子顯微鏡來觀察其剖面時,係形成於溝槽內無空孔之淺溝槽隔離構造。
關於所獲得之二氧化矽膜,係與實施例1相同地檢測其溼蝕刻率。比較例1之二氧化矽膜的溼蝕刻率係為以熱氧化膜作為基準的4.10倍。此處,已知溼蝕刻率與膜應力(拉應力)係呈正比,亦即,實施例1之二氧化矽膜的溼蝕刻率較低且較佳。再者,一般當其溼蝕刻率超過3時,就實用性之觀點其用途係受限制。
1...基板
2...絕緣膜
3...空孔
a...溝槽寬度
b...溝槽深度
c...空孔於溝槽深度方向之長度
第1圖係為本發明之淺溝槽隔離構造的剖面示意圖。
1...基板
2...絕緣膜
3...空孔
a...溝槽寬度
b...溝槽深度
c...空孔於溝槽深度方向之長度
Claims (6)
- 一種淺溝槽隔離構造之形成方法,其特徵係包含有:(A)於具有溝槽構造的基板表面塗布聚矽氮烷組成物而形成塗布膜的塗布步驟;(B)於該塗布膜之表面照射紫外線來使得該塗布膜之表面附近的聚矽氮烷之一部份硬化,而於溝槽部份之底部形成空孔的紫外線照射步驟;以及(C)藉由燒結該塗布膜,使得該塗布膜整體硬化而形成二氧化矽膜的燒結步驟。
- 如申請專利範圍第1項之淺溝槽隔離構造之形成方法,其中於塗布步驟(A)與紫外線照射步驟(B)之間,更進一步地包含使得含於該聚矽氮烷組成物之溶劑的至少一部份蒸發而去除的溶媒去除步驟。
- 如申請專利範圍第1或2項之淺溝槽隔離構造之形成方法,其中殘留形成於該溝槽內部的二氧化矽膜,並藉由研磨來去除形成於該基板表面之多餘的二氧化矽膜。
- 如申請專利範圍第1或2項之淺溝槽隔離構造之形成方法,其中該聚矽氮烷組成物之固體含量係為以組成物之總重量為基準的1~30重量%。
- 如申請專利範圍第1或2項之淺溝槽隔離構造之形成方法,其中於該基板上不具備該溝槽構造之部份,於塗布步驟(A)所形成之塗布膜的厚度係為150nm以下。
- 如申請專利範圍第1或2項之淺溝槽隔離構造之形成方 法,其中於燒結步驟中的燒結溫度係為400~1100℃。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008163596A JP2010003983A (ja) | 2008-06-23 | 2008-06-23 | シャロー・トレンチ・アイソレーション構造とその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201003839A TW201003839A (en) | 2010-01-16 |
TWI436450B true TWI436450B (zh) | 2014-05-01 |
Family
ID=41444401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098120811A TWI436450B (zh) | 2008-06-23 | 2009-06-22 | 淺溝槽隔離構造之形成方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2010003983A (zh) |
TW (1) | TWI436450B (zh) |
WO (1) | WO2009157333A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171231A (ja) * | 2009-01-23 | 2010-08-05 | Toshiba Corp | シリコン酸化膜の形成方法 |
JP4987898B2 (ja) * | 2009-03-27 | 2012-07-25 | 株式会社東芝 | 半導体装置の製造方法 |
JP5710308B2 (ja) * | 2011-02-17 | 2015-04-30 | メルクパフォーマンスマテリアルズIp合同会社 | 二酸化ケイ素膜の製造方法 |
KR20130025207A (ko) | 2011-09-01 | 2013-03-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
JP6060460B2 (ja) * | 2012-11-22 | 2017-01-18 | アーゼット・エレクトロニック・マテリアルズ(ルクセンブルグ)ソシエテ・ア・レスポンサビリテ・リミテ | シリカ質膜の形成方法及び同方法で形成されたシリカ質膜 |
JP2015043367A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
KR102065475B1 (ko) | 2013-10-17 | 2020-01-13 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
WO2019049735A1 (ja) * | 2017-09-11 | 2019-03-14 | 東京エレクトロン株式会社 | 絶縁膜の成膜方法、基板処理装置及び基板処理システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6021539A (ja) * | 1983-07-15 | 1985-02-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
JPH01248528A (ja) * | 1988-03-30 | 1989-10-04 | Ushio Inc | Sog膜の硬化方法 |
JP3178412B2 (ja) * | 1998-04-27 | 2001-06-18 | 日本電気株式会社 | トレンチ・アイソレーション構造の形成方法 |
FR2826179A1 (fr) * | 2001-06-14 | 2002-12-20 | St Microelectronics Sa | Tranchee d'isolement profonde et procede de realisation |
-
2008
- 2008-06-23 JP JP2008163596A patent/JP2010003983A/ja active Pending
-
2009
- 2009-06-15 WO PCT/JP2009/060849 patent/WO2009157333A1/ja active Application Filing
- 2009-06-22 TW TW098120811A patent/TWI436450B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201003839A (en) | 2010-01-16 |
WO2009157333A1 (ja) | 2009-12-30 |
JP2010003983A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI436450B (zh) | 淺溝槽隔離構造之形成方法 | |
TWI538884B (zh) | 氧化矽質膜的製造方法 | |
TWI505403B (zh) | 氧化矽質膜的形成方法及藉由它所形成的氧化矽質膜 | |
KR101927683B1 (ko) | 이산화규소막의 제조 방법 | |
JP4982659B2 (ja) | シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板 | |
JP5535583B2 (ja) | トレンチ・アイソレーション構造の形成方法 | |
WO2005119758A1 (ja) | トレンチ・アイソレーション構造の形成方法 | |
KR101412453B1 (ko) | 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법 | |
JP2004273519A (ja) | トレンチ・アイソレーション構造の形成方法 | |
JP2003509846A (ja) | 集積回路平坦化のための改良された装置及び方法 | |
TWI539522B (zh) | 隔離構造之形成方法 | |
JP2008547194A (ja) | 水素シルセスキオキサンを硬化させていき、ナノスケールのトレンチ中において密にさせる方法 | |
KR100891535B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JP2011181563A (ja) | トレンチ埋め込み用組成物 |