KR20150129810A - 저 ｋ 유전체 막들에 대한 세공 생성과 유전 상수 감소를 위한 후 처리 - Google Patents

저 ｋ 유전체 막들에 대한 세공 생성과 유전 상수 감소를 위한 후 처리 Download PDF

Info

Publication number
KR20150129810A
KR20150129810A KR1020157028669A KR20157028669A KR20150129810A KR 20150129810 A KR20150129810 A KR 20150129810A KR 1020157028669 A KR1020157028669 A KR 1020157028669A KR 20157028669 A KR20157028669 A KR 20157028669A KR 20150129810 A KR20150129810 A KR 20150129810A
Authority
KR
South Korea
Prior art keywords
layer
forming
organosilicon
carbon
organosilicon layer
Prior art date
Application number
KR1020157028669A
Other languages
English (en)
Inventor
강섭 임
펜다르 아르달란
수레 엥고
알렉산드로스 티. 데모스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150129810A publication Critical patent/KR20150129810A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하나 또는 그 초과의 피쳐들을 갖는 저 K 유전체 막을 증착하기 위한 방법 및 장치가 본원에서 개시된다. 유전체 층을 형성하는 방법은, 프로세싱 챔버에 기판을 위치시키는 단계, 프로세싱 챔버에 증착 가스를 전달하는 단계, 증착 가스를 사용하여, 기판의 표면 상에 고밀도 유기실리콘(dense organosilicon) 층을 증착하는 단계 ― 고밀도 유기실리콘 층은 포로제닉(porogenic) 탄소를 포함함 ―, 고밀도 유기실리콘 층 내로 패턴을 전사하는 단계, 반응물 가스로부터 세공(pore)-형성 플라즈마를 형성하는 단계, 다공성(porous) 유기실리콘 층을 생성하기 위해, 세공-형성 플라즈마에 고밀도 유기실리콘 층을 노출시키는 단계 ― 세공-형성 플라즈마는 포로제닉 탄소의 적어도 일부를 제거함 ―, 및 건조 후처리(desiccating post treatment)에 다공성 유기실리콘 층을 노출시키는 단계를 포함할 수 있다.

Description

저 Ｋ 유전체 막들에 대한 세공 생성과 유전 상수 감소를 위한 후 처리{POST TREATMENT FOR DIELECTRIC CONSTANT REDUCTION WITH PORE GENERATION ON LOW K DIELECTRIC FILMS}
[0001] 본원에서 개시되는 실시예들은 일반적으로, 전자 및 반도체 디바이스들의 제조에서 사용하기 위한 저 유전 상수를 갖는 막들에 관한 것이다.
[0002] 반도체 산업이, 더 높은 성능 및 더 우수한 기능성을 갖는 집적 회로들(IC들)의 새로운 세대들을 도입함에 따라, 이들 IC들을 형성하는 엘리먼트들의 밀도는, 치수들, 사이즈, 및 개별적인 컴포넌트들 또는 엘리먼트들 사이의 간격이 감소되면서, 증가된다. 과거에는, 그러한 감소들이 구조들을 포토리소그래피로(photolithographically) 정의하는 능력에 의해서만 제한되었지만, μm 또는 nm로 측정되는 치수들을 갖는 디바이스 기하형상들이, 엘리먼트들 사이에서 사용되는 절연성 재료(들)의 유전 상수 또는 금속성 엘리먼트들의 전도율과 같은 새로운 제한 인자들을 생성하였다.
[0003] 진보된 반도체 제조의 분야에서, 전체 캐패시턴스 누화(crosstalk)를 감소시키기 위해, 90 나노미터(nm)와 동등한 또는 그 미만의 설계 규칙들을 갖는 집적 회로들의 미래의 세대들에 대해, 저 K 값들을 갖는 유전체들이 요구된다. 일반적으로, "저 K 유전체"라는 용어는, 일반적으로 약 3.9 미만인 유전 상수를 갖는 재료들을 지칭한다. 더 전형적으로, 진보된 설계 규칙들에 대해, 저 K 유전체 재료들의 유전 상수들은, 3.0 미만, 그리고 종종, 2.5 미만이도록 선택된다. 유전체 막들은 일반적으로, 스핀-온(spin-on) 프로세스를 사용하여, 또는 화학 기상 증착(CVD) 프로세스를 사용하여 증착 또는 형성된다.
[0004] 현대의 반도체 디바이스들에 의해 요구될 수 있는 저 K 값들을 달성하기 위하여, (1의 K 값을 갖는) 공기를 포함시키기 위해, 다공성 층들이 사용되어 왔다. 유기 저-K 폴리머들 또는 유기 폴리실리카(polysilica), 저-K 폴리머들과 같은 저 유전체 재료들 내에 다공성(porosity)을 발생시키기 위해, 수개의 방법들이 추진되어 왔다. 하나의 접근법은, 실리콘과 유기 전구체들의 혼합물을 사용하여, 하이브리드 유기-무기 막을 제조하는 것이며, 이어서, 유기 분자들을 분해(degrade)하기 위해, 열, 전자 빔(e-빔), 또는 자외선 복사(UV)를 사용하여, 막이 경화된다. 유기 분자들을 분해함으로써, 세공(pore)들이 생성되지만, 층의 기계적 강도가 감소된다.
[0005] 저 K 막에 피쳐들을 형성하는 것에 관한 추가의 문제점들이 발생한다. 종래의 체계들에서, 증착된 막은 일반적으로, 열 프로세스, UV 프로세스, 전자 빔(e-빔) 프로세스, 또는 다공성 막을 생성하기 위한 다른 프로세스들 중 어느 하나를 사용하여 경화된다. 다공성 막은 그 후, 에칭, 애싱(ashing), 습식 세정, 또는 피쳐들의 형성에 관한 다른 프로세스들을 겪는다. 그러나, 이러한 프로세스들은 다공성 저 K 막을 쉽게 손상시킬 수 있다.
[0006] 따라서, IC 디바이스들의 제조 동안, 초저(ultra low) K 유전체 막들 내의 손상을 방지하는 방법들이 요구된다.
[0007] 본원에서 개시되는 실시예들은 일반적으로, 집적 손상(integration damage)을 방지하기 위해, 저 K 유전체 막들을 형성하는 방법들에 관한 것이다. 포로제닉 탄소(porogenic carbon)를 갖는 저 K 유전체 층을 형성하고, 세공 형성 이전에 저 K 유전체 층 내에 하나 또는 그 초과의 피쳐들을 형성하거나, 수축 최소화 경화(shrinkage minimizing cure)를 사용하여 층을 경화시킴으로써, 에칭 및 애싱 동안 일어날 수 있는 손상과 같은, 집적 단계들과 관련된 손상을 방지하면서, 저 K 값을 갖는 유전체 층을 생성할 수 있다.
[0008] 일 실시예에서, 유전체 층을 형성하는 방법은, 프로세싱 챔버에 기판을 위치시키는 단계, 프로세싱 챔버에 증착 가스를 전달하는 단계, 증착 가스를 사용하여, 기판의 표면 상에 고밀도 유기실리콘(dense organosilicon) 층을 증착하는 단계 ― 고밀도 유기실리콘 층은 포로제닉(porogenic) 탄소를 포함함 ―, 고밀도 유기실리콘 층 내로 패턴을 전사하는 단계, 반응물 가스로부터 세공(pore)-형성 플라즈마를 형성하는 단계, 다공성(porous) 유기실리콘 층을 생성하기 위해, 세공-형성 플라즈마에 고밀도 유기실리콘 층을 노출시키는 단계 ― 세공-형성 플라즈마는 포로제닉 탄소의 적어도 일부를 제거함 ―, 및 건조 후처리(desiccating post treatment)에 다공성 유기실리콘 층을 노출시키는 단계를 포함할 수 있다.
[0009] 다른 실시예에서, 유전체 층을 형성하는 방법은, 기판의 표면 상에 유기실리콘 층을 증착하기 위해, 기판의 존재 하에 증착 가스를 활성화하는 단계 ― 유기실리콘 층은 포로제닉 탄소를 포함함 ―; 유기실리콘 층 내로 패턴을 전사하는 단계; 다공성 유기실리콘 층을 생성하기 위해, 유기실리콘 층으로부터 포로제닉 탄소를 제거하는 단계; 및 건조 후처리에 다공성 유기실리콘 층을 노출시키는 단계를 포함할 수 있다.
[0010] 다른 실시예에서, 유전체 층을 형성하는 방법은, 프로세싱 챔버에 기판을 위치시키는 단계; 기판의 표면 상에 유기실리콘 층을 증착하기 위해, 기판의 존재 하에 증착 가스를 활성화하는 단계 ― 유기실리콘 층은 실리콘, 산소, 탄소, 수소 및 포로제닉 탄소를 포함함 ―; 유기실리콘 층 내로 패턴을 전사하는 단계; 반응물 가스로부터 세공-형성 플라즈마를 형성하는 단계 ― 세공 형성 플라즈마는 산화성 가스(oxidative gas)를 포함함 ―; 다공성 유기실리콘 층을 생성하기 위해, 세공-형성 플라즈마에 유기실리콘 층을 노출시키는 단계; 및 건조 후처리에 다공성 유기실리콘 층을 노출시키는 단계를 포함할 수 있으며, 건조 후처리는 UV 처리, 열 처리, 또는 e-빔 처리로부터 선택된다.
[0011] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0012] 도 1은, 하나 또는 그 초과의 실시예들에 따라 구성된 프로세싱 챔버의 개략적인 단면도이다.
[0013] 도 2a 내지 도 2c는, 하나 또는 그 초과의 실시예들에 따라 형성된 다공성 유기실리콘 층을 도시한다.
[0014] 도 3은, 하나 또는 그 초과의 실시예들에 따른, 다공성 유기실리콘 층을 형성하기 위한 방법의 흐름도이다.
[0015] 이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예에서 개시된 엘리먼트들이, 구체적인 설명 없이 다른 실시예들에 대해 유익하게 활용될 수 있다는 것이 고려된다.
[0016] 본원에서 개시되는 실시예들은 일반적으로, 초저 유전체 막을 형성하기 위한 방법에 관한 것이다. 보다 구체적으로, 본원에서 개시되는 실시예들은 일반적으로, 증착되는 층에 대한 손상을 방지하면서, 초저 K 막을 생성하는 방법들에 관한 것이다. 본원에서 설명되는 실시예들에서, 포로제닉 탄소를 갖는 유기실리콘 층이 기판 상에 증착된다. 그 후, 유기실리콘 층 내에 하나 또는 그 초과의 피쳐들을 형성함으로써, 유기실리콘 층이 집적된다(integrated). 그 후, 층으로부터 탄소를 제거하기 위해, 층은 산화성 또는 환원성 가스(reductive gas)로 처리된다. 탄소가 제거된 다음에, 유기실리콘 층은 그 후, 후-처리(post-treatment)에서 건조되며, 그에 따라, 관련된 손상을 방지하면서 저 K 층을 생성하는데, 저 K 층은 내부에 형성되는 하나 또는 그 초과의 피쳐들을 갖는다. 본원에서 개시되는 발명은 하기에서 도면들을 참조로 하여 보다 명확히 설명된다.
[0017] 도 1은, 본원에서 설명되는 실시예들에 따른, 탄소 계 층을 증착하기 위해 사용될 수 있는 CVD 프로세싱 챔버(100)의 개략적인 단면도이다. 프로세싱 챔버(100)는 캘리포니아, 산타클라라에 위치된 Applied Materials, Inc.로부터 입수가능하고, 그 프로세싱 챔버(100)의 간단한 설명이 뒤따른다. 본원에서 설명되는 탄소 층 증착 방법들을 수행하도록 적응될 수 있는 프로세싱 챔버들은 PRODUCER® 화학 기상 증착 챔버이고, 이들 모두는 캘리포니아, 산타클라라에 위치된 Applied Materials, Inc.로부터 입수가능하다. 아래에서 설명되는 챔버는 예시적인 실시예이고, 동일한 또는 다른 제조자들로부터의 챔버들을 포함하는 다른 챔버들이, 본원에서 설명되는 본 발명의 특성들로부터 벗어나지 않으면서, 본 발명의 실시예들과 매칭하도록 변형될 수 있거나, 또는 본 발명의 실시예들과 함께 사용될 수 있다는 것이 이해되어야 한다.
[0018] 프로세싱 챔버(100)는, 중앙 이송 챔버(미도시)에 연결되고 로봇(미도시)에 의해 서비싱되는(serviced) 다수의 프로세싱 챔버들을 포함하는 프로세싱 시스템(미도시)의 부분일 수 있다. 프로세싱 챔버(100)는, 프로세스 볼륨(112)을 정의하는, 벽들(106), 바닥(108), 및 리드(lid)(110)를 포함한다. 벽들(106) 및 바닥(108)은 알루미늄의 일체형 블록(unitary block)으로 제조될 수 있다. 프로세싱 챔버(100)는 또한, 배기 포트(116)에 프로세스 볼륨(112)을 유체적으로 커플링시키는 펌핑 링(114), 뿐만 아니라, 다른 펌핑 컴포넌트들(미도시)을 포함할 수 있다.
[0019] 가열될 수 있는 기판 지지 어셈블리(138)가 프로세싱 챔버(100) 내에서 중앙에 배치될 수 있다. 기판 지지 어셈블리(138)는 증착 프로세스 동안에 기판(103)을 지지한다. 기판 지지 어셈블리(138)는 일반적으로, 알루미늄, 세라믹, 또는 알루미늄과 세라믹의 조합으로 제조되고, 적어도 하나의 바이어스 전극(132)을 포함한다.
[0020] 진공 포트는, 증착 프로세스 동안에 기판 지지 어셈블리(138)에 기판(103)을 고정시키도록, 기판 지지 어셈블리(138)와 기판(103) 사이에 진공을 적용(apply)하기 위해 사용될 수 있다. 바이어스 전극(132)은, 예컨대, 프로세싱 동안에, 기판 지지 어셈블리(138) 및 그 기판 지지 어셈블리(138) 상에 위치된 기판(103)을 미리 결정된 바이어스 전력 레벨로 바이어싱하기 위해, 바이어스 전력 소스(130A 및 130B)에 커플링되고, 기판 지지 어셈블리(138)에 배치된 전극(132)일 수 있다.
[0021] 바이어스 전력 소스(130A 및 130B)는, 약 1 내지 약 60 MHz의 주파수와 같은 다양한 주파수들로, 기판 지지 어셈블리(138) 및 기판(103)에 전력을 전달하도록 독립적으로 구성될 수 있다. 본원에서 설명되는 본 발명으로부터 벗어나지 않으면서, 본원에서 설명되는 주파수들의 다양한 변경들이 채용될 수 있다.
[0022] 일반적으로, 기판 지지 어셈블리(138)는 스템(stem)(142)에 커플링된다. 스템(142)은, 기판 지지 어셈블리(138)와 프로세싱 챔버(100)의 다른 컴포넌트들 사이에 전기 리드(lead)들, 진공 및 가스 공급 라인들을 위한 도관을 제공한다. 부가적으로, 스템(142)은, 로봇식 이송을 용이하게 하도록 기판 지지 어셈블리(138)를 (도 1에서 도시된 바와 같은) 상승된 위치와 하강된 위치(미도시) 사이에서 이동시키는 리프트 시스템(144)에 기판 지지 어셈블리(138)를 커플링시킨다. 벨로즈(146)는, 기판 지지 어셈블리(138)의 이동을 용이하게 하면서, 챔버(100) 외부의 대기와 프로세스 볼륨(112) 사이에 진공 밀봉(seal)을 제공한다.
[0023] 샤워헤드(118)는 일반적으로, 리드(110)의 내측면(120)에 커플링될 수 있다. 프로세싱 챔버(100)에 진입하는 가스들(즉, 프로세스 및 다른 가스들)은 샤워헤드(118)를 통해 그리고 프로세싱 챔버(100) 내로 통과한다. 샤워헤드(118)는 프로세싱 챔버(100)에 가스들의 균일한 유동을 제공하도록 구성될 수 있다. 기판(103) 상의 균일한 층 형성을 촉진하기 위해, 균일한 가스 유동이 바람직하다. 플라즈마 전력 소스(160)는, 기판 지지 어셈블리(138) 상에 배치된 기판(103)을 향하여 샤워헤드(118)를 통하는 가스들을 에너자이징(energize)하기 위해, 샤워헤드(118)에 커플링될 수 있다. 플라즈마 전력 소스(160)는 RF 전력을 제공할 수 있다. 추가로, 플라즈마 전력 소스(160)는, 약 100 MHz 내지 약 200 MHz의 주파수와 같은 다양한 주파수들로, 샤워헤드(118)에 전력을 전달하도록 구성될 수 있다. 일 실시예에서, 플라즈마 전력 소스(160)는 162 MHz의 주파수로 샤워헤드(118)에 전력을 전달하도록 구성된다.
[0024] 프로세싱 챔버(100)의 기능은 컴퓨팅 디바이스(154)에 의해 제어될 수 있다. 컴퓨팅 디바이스(154)는, 다양한 챔버들 및 서브-프로세서들을 제어하기 위해 산업 현장(industrial setting)에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 중 하나일 수 있다. 컴퓨팅 디바이스(154)는 컴퓨터 프로세서(156)를 포함한다. 컴퓨팅 디바이스(154)는 메모리(158)를 포함한다. 메모리(158)는, 랜덤 액세스 메모리, 판독 전용 메모리, 플래시 메모리, 하드 디스크, 또는 로컬(local) 또는 원격인 임의의 다른 형태의 디지털 스토리지(storage)와 같은 임의의 적합한 메모리를 포함할 수 있다. 컴퓨팅 디바이스(154)는, 종래의 방식으로 컴퓨터 프로세서(156)를 지원하기 위해 컴퓨터 프로세서(156)에 커플링될 수 있는 다양한 지원 회로들(160)을 포함할 수 있다. 소프트웨어 루틴들은, 필요에 따라, 메모리(158)에 저장될 수 있거나, 또는 원거리에 위치된 제 2 컴퓨팅 디바이스(미도시)에 의해 실행될 수 있다.
[0025] 컴퓨팅 디바이스(154)는 하나 또는 그 초과의 컴퓨터 판독가능 매체들(미도시)을 더 포함할 수 있다. 컴퓨터 판독가능 매체들은 일반적으로, 컴퓨팅 디바이스에 의해 검색가능한(retrievable) 정보를 저장할 수 있는, 근거리(locally) 또는 원거리에 위치된 임의의 디바이스를 포함한다. 본 발명의 실시예들과 함께 사용가능한 컴퓨터 판독가능 매체들(154)의 예들은, 고체 상태 메모리, 플로피 디스크들, 내부 또는 외부 하드 드라이브들, 및 광학 메모리(CD들, DVD들, BR-D, 등)를 포함한다. 일 실시예에서, 메모리(158)는 컴퓨터 판독가능 매체들일 수 있다. 소프트웨어 루틴들은, 컴퓨팅 디바이스에 의해 실행되도록 컴퓨터 판독가능 매체들 상에 저장될 수 있다.
[0026] 소프트웨어 루틴들은, 실행되는 경우에, 범용 컴퓨터를, 챔버 프로세스가 수행되도록 챔버 동작을 제어하는 특수한 프로세스 컴퓨터로 변환시킨다. 대안적으로, 소프트웨어 루틴들은, 주문형 반도체(application specific integrated circuit) 또는 다른 타입의 하드웨어 구현으로서 하드웨어로, 또는 소프트웨어와 하드웨어의 조합으로 수행될 수 있다.
[0027] 도 2a 내지 도 2c는, 하나 또는 그 초과의 실시예들에 따라 형성된 다공성 유기실리콘 층을 도시한다. 도 2a 내지 도 2c에서 도시된 컴포넌트들의 사이즈, 포지셔닝(positioning), 및 형상은 실척대로 도시된 것이 아니고, 예시적인 목적들만을 위해 도시된다.
[0028] 도 2a는, 유기실리콘 층(204)이 위에 형성된 기판(202)을 도시한다. 기판(202)은, 특히, 금속, 플라스틱, 유기 재료, 실리콘, 유리, 석영, 또는 폴리머 재료들의 얇은 시트들일 수 있다. 일 실시예에서, 기판(202)은 유리 기판이고, 그 유리 기판 상에, 실리콘-함유 층이 증착될 것이다. 다른 실시예들에서, 기판(202)은 도핑될 수 있거나, 또는 그렇지 않으면, 변형된 유리 기판일 수 있다.
[0029] 유기실리콘 층(204)은 실리콘, 산소, 탄소, 및 수소를 포함할 수 있고, 일반식 SiaObCcHd(여기에서, a + b + c + d의 원자 % = 100 %; a = 10 내지 35 %, b = 1 내지 66 %, c = 1 내지 35 %, d = 0 내지 60 %)를 가질 수 있다. 일 실시예에서, 유기실리콘 층은 불소를 더 포함할 수 있다. 유기실리콘 층(204)은 일반적으로, PE-CVD와 같은 CVD에 의해 증착되지만, 유기실리콘 층(204)을 증착하기 위해 사용되는 증착 기법은 제한적이도록 의도되지 않는다. 최종적인 유기실리콘 층(204)에서의 탄소, 실리콘, 산소, 불소, 및 수소 원자들의 비율 및 구조적인 배열은, 선택된 전구체들, 산화제, 및 CVD 프로세스 조건들, 예컨대 RF 전력, 가스 유동, 체류 시간, 및 온도에 의존한다. 유기실리콘 층(204)은 하나 또는 그 초과의 전구체들을 포함하는 증착 가스를 사용하여 증착될 수 있다. 전구체들은 실리콘 및 탄소를 포함할 수 있다.
[0030] 유기실리콘 층(204) 내에 포로제닉 탄소(206)가 포함된다. 이러한 도면에서, 포로제닉 탄소(206)가 유기실리콘 층(204)에 무작위로 삽입된(embedded) 것으로 도시되어 있지만, 이러한 배열은 제한적이도록 의도되지 않는다. 여기에서 도시된 포로제닉 탄소(206)는 설명 목적들만을 위한 것이고, 유기실리콘 층(204)을 구성하는 분자의 부분일 수 있거나, 또는 유기실리콘 층(204)의 별개의(discrete) 컴포넌트일 수 있다. 포로제닉 탄소들은, 시클로옥텐, 시클로헵텐, 시클로옥탄, 시클로헵탄, 시클로헥센, 시클로헥산, 및 이들의 바이시클 화학물질(bicycle chemical)들 및 혼합물들로 구성된 그룹으로부터 선택되는 멤버(member)를 포함할 수 있다.
[0031] 도 2b는 하나 또는 그 초과의 실시예들에 따른, 피쳐(208)가 내부에 형성된 유기실리콘 층(204)을 도시한다. 피쳐(208)는, 채널들 또는 비아들과 같은, 기술분야에 공지된 다양한 피쳐들 중 하나일 수 있다. 피쳐(208)는, 하나 또는 그 초과의 공지된 방법들에 의해서, 이를테면 포토레지스트(미도시) 및 후속 에칭되는 하드마스크(미도시)를 사용함으로써 형성될 수 있다. 피쳐(208)는, 사용자의 요구들, 유기실리콘 층(204)의 두께 및 가능한 기저(underlying) 층들(미도시)에 의해 제한되는 바에 따라, 다양한 폭들 및 높이들로 될 수 있다. 피쳐(208)는 정사각형(square) 형상으로 도시되어 있지만, 도시된 피쳐(208)의 형상은 제한되지 않는다. 본원에서 도시된 바와 같이, 포로제닉 탄소들(206)이 여전히 존재하는 상태에서, 피쳐(208)는 유기실리콘 층(204)에 형성된다.
[0032] 이론에 의해 제한되도록 의도하지 않으면서, 포로제닉 탄소들의 제거에 의해 형성되는 세공들은, 구조적 무결성을 감소시키고 유기실리콘 층(204)의 표면적을 증가시키는 것으로 생각된다. 표면에 또는 표면 가까이에 형성되는 세공들은 표면적을 증가시킬 수 있다. 플라즈마 또는 에천트들의 존재는 다양한 라디칼들 및 이온들을 생성하기 때문에, 증가된 표면적은 표면 접촉 동안 야기되는 손상을 증가시킨다. 그러나, 하나 또는 그 초과의 피쳐들(208)의 형성 동안, 유기실리콘 층(204)에 포로제닉 탄소(206)를 유지함으로써, 유기실리콘 층(204)은 피쳐 형성에 관한 프로세싱 단계들에 더 잘 견딜 수 있다.
[0033] 도 2c는, 기판(202) 위에 형성된 유기실리콘 층(204)에 전달되는 세공-형성 플라즈마(210)를 도시한다. 세공-형성 플라즈마(210)는 산화성 가스 또는 환원성 가스를 포함할 수 있다. 세공-형성 플라즈마(210)가 포로제닉 탄소(206)와 반응하여, 유기실리콘 층(204)으로부터 포로제닉 탄소(206)의 적어도 일부가 제거(abstract)됨으로써, 복수의 세공들(212)이 남는다. 복수의 세공들(212)은 실척대로 도시된 것은 아니고, 세공-형성 플라즈마(210)에 의해 제거된(displaced) 포로제닉 탄소(206)의 사이즈 및 포지셔닝에 기초한다. 세공-형성 플라즈마(210)가 일단 수용되면(received), 기판(202)은 도 3에 대해 설명되는 하나 또는 그 초과의 건조 후처리들로 처리될 수 있다.
[0034] 도 3은, 일 실시예에 따른, 유전체 층을 증착하기 위한 방법(300)의 흐름도이다. 방법(300)은, 단계(302)에서와 같이, 프로세싱 챔버에 기판을 위치시키는 것으로 시작된다. 기판은 도 2a를 참조하여 설명된 바와 같은 기판일 수 있다. 적합한 기판 재료들은, 유리, 석영, 사파이어, 게르마늄, 플라스틱, 또는 이들의 합성물들을 포함할 수 있지만 이에 제한되지는 않는다. 부가적으로, 기판은 비교적 단단한 기판일 수 있거나 또는 가요성 기판일 수 있다. 추가로, 임의의 적합한 기판 사이즈가 프로세싱될 수 있다. 적합한 기판 사이즈들의 예들은, 약 2000 제곱 센티미터 또는 그 초과, 예컨대 약 4000 제곱 센티미터 또는 그 초과, 예를 들어 약 10000 제곱 센티미터 또는 그 초과의 표면적을 갖는 기판을 포함한다.
[0035] 그 후에, 단계(304)에서와 같이, 프로세싱 챔버에 증착 가스가 전달된다. 하나 또는 그 초과의 증착 가스들이 유전체 층을 증착하기 위해 사용될 수 있다. 일 실시예에서, 증착 가스는, 디에톡시메틸실란, 디메톡시메틸실란, 디-이소프로폭시메틸실란, 디-t-부톡시메틸실란, 메틸트리에톡시실란, 메틸트리메톡시실란, 메틸트리-이소프로폭시실란, 메틸트리-t-부톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디-이소프로폭시실란, 디메틸디-t-부톡시실란, 및 테트라에톡시실란, 트리메틸실란, 테트라메틸-실란, 메틸트리아세톡시실란, 메틸디아세톡시실란, 메틸에톡시디실록산, 테트라메틸시클로테트라실록산, 옥타메틸시클로-테트라실록산, 디메틸디아세톡시-실란, 비스(트리메톡시실릴)메탄, 비스(디메톡시실릴)메탄, 테트라에톡시-실란, 트리에톡시실란, 및 이들의 혼합물들로 구성된 그룹으로부터 선택된 하나 또는 그 초과의 전구체들을 포함할 수 있다. 다른 실시예에서, 증착 가스는 디에톡시메틸실란 및 바이시클로헵타디엔을 포함한다.
[0036] 단계(306)에서와 같이, 기판의 표면 위에 고밀도 유기실리콘 층이 증착된다. 유전체 층은, CVD, PECVD, MW-PECVD, 핫와이어 CVD, 또는 다른 것들과 같은 알려진 기법들에 의해, 증착 가스를 사용하여 증착될 수 있다. 고밀도 유기실리콘 층은 포로제닉 탄소를 포함할 수 있다. 포로제닉 탄소는, 유기실리콘 층에 세공들을 형성하기 위해 층으로부터 제거될 수 있는 탄소이다. 층은 특정 두께, 예컨대 50 Å 내지 500 Å으로 증착될 수 있다. 위에서 설명된 바와 같이, 유기실리콘 층은 다양한 비율들의 실리콘, 탄소, 산소, 및 수소로 구성될 수 있다.
[0037] 그 후, 단계(308)에서와 같이, 고밀도 유기실리콘 층 내로 패턴이 전사될 수 있다. 본원에서 사용되는 바와 같이, 패턴을 전사하는 것은, 유전체 층에 피쳐를 형성하는 임의의 공지된 방법 또는 기법을 포함할 수 있다. 일 실시예에서, 패턴을 전사하는 것은, 하드마스크를 형성하는 것, 포토레지스트를 형성하는것, 포토레지스트를 노출시키는 것, 하드마스크를 에칭하는 것, 및 유기실리콘 층을 에칭하는 것을 포함한다.
[0038] 그 후에, 단계(310)에서와 같이, 반응물 가스로부터 세공-형성 플라즈마가 형성된다. 반응물 가스는 산화성 가스 또는 환원성 가스일 수 있다. 일 실시예에서, 반응물 가스는, 오존(O3), H2O, 산소(O2), 또는 이들의 조합들을 포함하는 그룹으로부터 선택되는 산화성 가스이다. 다른 실시예에서, 반응물 가스는, 수소(H2), 암모니아(NH3), 메탄(CH4), 또는 다른 탄소-함유 가스들, 또는 이들의 조합들을 포함하는 환원성 가스이다. 세공 형성-플라즈마는, RF 전력 또는 마이크로파 전력과 같은 본 기술분야에 알려진 하나 또는 그 초과의 전력 소스들을 사용하여 형성될 수 있다. 추가로, 세공 형성 플라즈마는 챔버에서 또는 원격으로 형성될 수 있다.
[0039] 그 후에, 단계(312)에서와 같이, 다공성 유기실리콘 층을 생성하기 위해, 세공-형성 플라즈마에 고밀도 유기실리콘 층이 노출된다. 세공-형성 플라즈마는 포로제닉 탄소의 적어도 일부를 제거할 수 있다. 일 예에서, 세공-형성 플라즈마는 모든 유효한(available) 포로제닉 탄소와 반응하고 이를 제거한다.
[0040] 마지막으로, 단계(314)에서와 같이, 다공성 유기실리콘 층은 건조 후처리에 노출될 수 있다. 건조 후처리는, 다공성 유기실리콘 층에서 수분 및 -OH기들(-OH groups)을 감소시키기 위한 처리일 수 있다. 하나 또는 그 초과의 실시예들에서, 이는 열 프로세싱, UV 프로세싱 또는 e-빔 프로세싱을 포함할 수 있다. 열 프로세싱이 사용되는 경우, 다공성 유기실리콘 층은, 다공성 유기실리콘 층에 대한 임계 온도(critical temperature) 미만이며 그리고 층의 최소 수축을 유지하는 온도로 가열될 수 있다. UV 프로세싱이 사용되는 경우, 다공성 유기실리콘 층은 UV 에너지에 노출될 수 있으며, 그에 따라 수축은 전체 층 두께의 15% 미만, 이를테면 전체 층 두께의 10% 미만으로 유지된다.
[0041] 세공 형성 동안의 수축은, 하나 또는 그 초과의 피쳐들이 내부에 형성되는 유기실리콘 층에 해로울 수 있는 것으로 생각된다. UV 및 e-빔 세공 형성은, 세공들을 생성하기 위해 포로제닉 탄소와 반응할 때, 허용할 수 없는 레벨들의 수축을 일으키는 것으로 생각된다. 따라서, 세공들을 생성할 때, 유기실리콘 층의 수축을 완화시키도록 주의를 기울여야 한다. 상기에서 설명된 세공-형성 플라즈마는 제한된 수축을 갖는다. 세공-형성 플라즈마와 열 경화를 이용하는 것은, 5 퍼센트 미만의 수축과 같은, 낮은 수축을 유지할 수 있다. 따라서, 제한된 수축의 건조 후처리, 이를테면 열 처리와 함께 세공-형성 플라즈마를 이용하게 되면, 유기실리콘 층에 대한 손상을 방지할 수 있으며, 20 nm 미만의 진보된 노드들(advanced nodes)을 허용한다.
[0042] 제 1 세트의 실시예들에서, 포로제닉 탄소를 갖는 유기실리콘 층은 PECVD에 의해 증착되었으며, 오존 및 열 에너지를 사용하는 후처리가 이루어졌다. 오존은 포로제닉 탄소를 제거하기 위해 사용되었다. 열 에너지는, 수분 및 -OH기들을 감소시킴으로써 k 값을 감소시켰다.
[0043] 하나의 예시적인 실시예에서, PECVD에 의해 기판 상에 유기실리콘 층이 증착되었다. 유기실리콘 층은, 테스팅 이전에 경화되거나 플라즈마로 처리되지 않았으며, 그에 따라 대조 표준(control)의 역할을 하였다. 이러한 예에서, 두께는 2461Å이었다. 굴절률은 1.4230이었다. 층의 수축은 0%이었다. 층의 평균 k 값은 3.10이었다. CH/SiO 결합들의 비율은 0.062이었다.
[0044] 다른 실시예에서, PECVD에 의해 기판 상에 유기실리콘 층이 증착되었다. 유기실리콘 층은, 열 경화 이전에 5초 동안 오존 플라즈마로 처리되었다. 이 예에서, 두께는 2400Å이었다. 굴절률은 1.407이었다. 층의 수축은 2.6%이었다. 층의 평균 k 값은 3.1이었다. CH/SiO 결합들의 비율은 0.051이었다.
[0045] 다른 실시예에서, PECVD에 의해 기판 상에 유기실리콘 층이 증착되었다. 유기실리콘 층은, 열 경화 이전에 15초 동안 오존 플라즈마로 처리되었다. 이 예에서, 두께는 2325Å이었다. 굴절률은 1.379이었다. 층의 수축은 5.0%이었다. 층의 평균 k 값은 3.20이었다. CH/SiO 결합들의 비율은 0.033이었다.
[0046] 제 2 세트의 실시예들에서, 포로제닉 탄소를 갖는 유기실리콘 층은 PECVD에 의해 증착되었으며, 오존 및 UV 에너지를 사용하는 후처리가 이루어졌다. 오존은 포로제닉 탄소를 제거하기 위해 사용되었다. UV는 층의 후속 가교(crosslinking)를 제공하였으며 k 값을 감소시켰다.
[0047] 하나의 예시적인 실시예에서, PECVD에 의해 기판 상에 유기실리콘 층이 증착되었다. 유기실리콘 층은 테스팅 이전에 경화되지 않았으며, 그에 따라 대조 표준의 역할을 하였다. 이 예에서, 두께는 2536Å이었다. 굴절률은 1.4328이었다. 층의 수축은 0%이었다. 층의 평균 k 값은 2.90이었다. CH/SiO 결합들의 비율은 0.087이었다.
[0048] 다른 실시예에서, PECVD에 의해 기판 상에 유기실리콘 층이 증착되었다. 유기실리콘 층은, UV 경화 이전에 10초 동안 오존 플라즈마로 처리되었다. 이 예에서, 두께는 2287Å이었다. 굴절률은 1.3405이었다. 층의 수축은 9.0%이었다. 층의 평균 K 값은 2.45이었다. CH/SiO 결합들의 비율은 0.031이었다.
[0049] 다른 실시예에서, PECVD에 의해 기판 상에 유기실리콘 층이 증착되었다. 유기실리콘 층은 UV 경화 이전에, 20초 동안 오존 플라즈마로 처리되었다. 이 예에서, 두께는 2183Å이었다. 굴절률은 1.2859이었다. 층의 수축은 13.0%이었다. 층의 평균 k 값은 2.37이었다. CH/SiO 결합들의 비율은 0.009이었다.
[0050] 본원에서 설명된 본 발명의 실시예들은 일반적으로, 하나 또는 그 초과의 피쳐들을 갖는 다공성 유기실리콘 층의 형성에 관한 것이다. 다공성 유전체 층들을 집적하는 현재의 방법들은, 피쳐들의 형성 이전에 세공들/경화를 형성한다. 이는 다공성 유전체 층에 불필요한 손상을 야기한다. 세공들 또는 경화를 형성하기 이전에, 고밀도 유전체 층에 피쳐들을 형성함으로써, 관련된 프로세싱으로부터의 손상이 감소될 수 있다.
[0051] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본적인 범위로부터 벗어나지 않고 고안될 수 있고, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 유전체 층을 형성하는 방법으로서,
    프로세싱 챔버에 기판을 위치시키는 단계;
    상기 프로세싱 챔버에 증착 가스를 전달하는 단계;
    상기 증착 가스를 사용하여, 상기 기판의 표면 상에 고밀도 유기실리콘(dense organosilicon) 층을 증착하는 단계 ― 상기 고밀도 유기실리콘 층은 포로제닉(porogenic) 탄소를 포함함 ―;
    상기 고밀도 유기실리콘 층 내로 패턴을 전사하는 단계;
    반응물 가스로부터 세공(pore)-형성 플라즈마를 형성하는 단계;
    다공성(porous) 유기실리콘 층을 생성하기 위해, 상기 세공-형성 플라즈마에 상기 고밀도 유기실리콘 층을 노출시키는 단계 ― 상기 세공-형성 플라즈마는 상기 포로제닉 탄소의 적어도 일부를 제거함 ―; 및
    건조 후처리(desiccating post treatment)에 상기 다공성 유기실리콘 층을 노출시키는 단계를 포함하는
    유전체 층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 반응물 가스는, O3, H2O, O2 또는 이들의 조합들을 포함하는 그룹으로부터 선택된 산화성 가스(oxidative gas)를 포함하는
    유전체 층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 반응물 가스는, H2, NH3, CH4, 탄소-함유 가스 또는 이들의 조합들로 구성된 그룹으로부터 선택된 환원성 가스(reductive gas)를 포함하는
    유전체 층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 고밀도 유기실리콘 층은 실리콘, 산소 및 탄소를 포함하는
    유전체 층을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 증착 가스는 디에톡시메틸실란을 포함하는
    유전체 층을 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 고밀도 유기실리콘 층은 PECVD를 이용하여 증착되는
    유전체 층을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 건조 후처리는, 상기 다공성 유기실리콘 층을 가열하는 것을 포함하는
    유전체 층을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 건조 후처리는, UV 에너지에 상기 다공성 유기실리콘 층을 노출시키는 것을 포함하는
    유전체 층을 형성하는 방법.
  9. 유전체 층을 형성하는 방법으로서,
    기판의 표면 상에 유기실리콘 층을 증착하기 위해, 기판의 존재 하에 증착 가스를 활성화하는 단계 ― 상기 유기실리콘 층은 포로제닉 탄소를 포함함 ―;
    상기 유기실리콘 층 내로 패턴을 전사하는 단계;
    다공성 유기실리콘 층을 생성하기 위해, 상기 유기실리콘 층으로부터 상기 포로제닉 탄소를 제거하는 단계; 및
    건조 후처리에 상기 다공성 유기실리콘 층을 노출시키는 단계를 포함하는
    유전체 층을 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 포로제닉 탄소를 제거하는 단계는 상기 유기실리콘 층에 산화성 가스를 전달하는 단계를 포함하는
    유전체 층을 형성하는 방법.
  11. 제 9 항에 있어서,
    상기 포로제닉 탄소를 제거하는 단계는 상기 유기실리콘 층에 환원성 가스를 전달하는 단계를 포함하는
    유전체 층을 형성하는 방법.
  12. 제 9 항에 있어서,
    상기 유기실리콘 층은 실리콘, 산소 및 탄소를 포함하는
    유전체 층을 형성하는 방법.
  13. 제 9 항에 있어서,
    상기 증착 가스는 디에톡시메틸실란을 포함하는
    유전체 층을 형성하는 방법.
  14. 제 9 항에 있어서,
    상기 건조 후처리는 UV 에너지에 상기 다공성 유기실리콘 층을 노출시키는 것을 포함하는
    유전체 층을 형성하는 방법.
  15. 유전체 층을 형성하는 방법으로서:
    프로세싱 챔버에 기판을 위치시키는 단계;
    상기 기판의 표면 상에 유기실리콘 층을 증착하기 위해, 기판의 존재 하에 증착 가스를 활성화하는 단계 ― 상기 유기실리콘 층은, 실리콘, 산소, 탄소, 수소 및 포로제닉 탄소를 포함함 ―;
    상기 유기실리콘 층 내로 패턴을 전사하는 단계;
    반응물 가스로부터 세공-형성 플라즈마를 형성하는 단계 ― 상기 세공-형성 플라즈마는 산화성 가스를 포함함 ―;
    다공성 유기실리콘 층을 생성하기 위해, 상기 세공-형성 플라즈마에 상기 유기실리콘 층을 노출시키는 단계; 및
    건조 후처리에 상기 다공성 유기실리콘 층을 노출시키는 단계를 포함하며,
    상기 건조 후처리는, UV 처리, 열 처리, 또는 e-빔 처리로부터 선택되는
    유전체 층을 형성하는 방법.
KR1020157028669A 2013-03-13 2014-02-04 저 ｋ 유전체 막들에 대한 세공 생성과 유전 상수 감소를 위한 후 처리 KR20150129810A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361779993P 2013-03-13 2013-03-13
US61/779,993 2013-03-13
PCT/US2014/014678 WO2014158351A1 (en) 2013-03-13 2014-02-04 Post treatment for constant reduction with pore generation on low-k dielectric films

Publications (1)

Publication Number Publication Date
KR20150129810A true KR20150129810A (ko) 2015-11-20

Family

ID=51624998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157028669A KR20150129810A (ko) 2013-03-13 2014-02-04 저 ｋ 유전체 막들에 대한 세공 생성과 유전 상수 감소를 위한 후 처리

Country Status (3)

Country Link
US (1) US9324571B2 (ko)
KR (1) KR20150129810A (ko)
WO (1) WO2014158351A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150368803A1 (en) * 2013-03-13 2015-12-24 Applied Materials, Inc. Uv curing process to improve mechanical strength and throughput on low-k dielectric films
US9576810B2 (en) 2013-10-03 2017-02-21 Applied Materials, Inc. Process for etching metal using a combination of plasma and solid state sources
US10872760B2 (en) * 2016-07-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and manufacuturing method of semiconductor structure using the same
WO2023026059A1 (en) * 2021-08-27 2023-03-02 Poro Technologies Ltd Method of forming porous iii-nitride material

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070227907A1 (en) * 2006-04-04 2007-10-04 Rajiv Shah Methods and materials for controlling the electrochemistry of analyte sensors
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
GB0318182D0 (en) * 2003-08-04 2003-09-03 Univ Liverpool Porous material and method of production thereof
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
JP2009021442A (ja) * 2007-07-12 2009-01-29 Tokyo Electron Ltd 多孔質膜の成膜方法およびコンピュータ可読記録媒体
WO2012087493A2 (en) * 2010-12-20 2012-06-28 Applied Materials, Inc. In-situ low-k capping to improve integration damage resistance
KR20120080926A (ko) * 2011-01-10 2012-07-18 삼성전자주식회사 다공성 저유전막을 포함하는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
WO2014158351A1 (en) 2014-10-02
US20150380265A1 (en) 2015-12-31
US9324571B2 (en) 2016-04-26

Similar Documents

Publication Publication Date Title
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
JP5592327B2 (ja) 誘電体膜の材料特性を高めるための活性化学的方法
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US20150368803A1 (en) Uv curing process to improve mechanical strength and throughput on low-k dielectric films
JP2008544484A (ja) プリメタルおよび／またはシャロートレンチアイソレーションに用いられるスピン−オン誘電体材料のための紫外線硬化処理方法
KR102655396B1 (ko) 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들
JP5548332B2 (ja) 半導体デバイスの製造方法
JP2006190962A (ja) 半導体装置の製造方法
JPWO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
JP2011526078A (ja) 薄いバリア層を用いた多孔性誘電体への溶媒および溶液の侵入の阻止および低減
US9324571B2 (en) Post treatment for dielectric constant reduction with pore generation on low K dielectric films
US8058153B2 (en) Method for recovering damage of low dielectric insulating film for manufacturing semiconductor device
TW201535513A (zh) 介電常數減少且機械性質強化的低ｋ介電層
US20160358811A1 (en) Interconnect structure
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
TW201528370A (zh) 用於增加硬度及模數的低ｋ膜之以二氧化碳及一氧化碳介入的固化
JP2010153824A (ja) 多孔質絶縁膜の製造方法、半導体装置の製造方法、及び半導体装置
JP2010287655A (ja) 半導体装置の製造方法
JP7299887B2 (ja) 窒化ケイ素膜のドライエッチング速度の低減
US20170125241A1 (en) Low temp single precursor arc hard mask for multilayer patterning application
JP4408816B2 (ja) 半導体装置の製造方法
KR20160146565A (ko) 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들
JP3949841B2 (ja) 膜の処理方法
JPH0570119A (ja) 半導体装置の製造方法
KR102310231B1 (ko) Uv 경화에 의한 강화된 교차결합을 갖는 신규한 저-k 필름들

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application