JP2012064945A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012064945A JP2012064945A JP2011204782A JP2011204782A JP2012064945A JP 2012064945 A JP2012064945 A JP 2012064945A JP 2011204782 A JP2011204782 A JP 2011204782A JP 2011204782 A JP2011204782 A JP 2011204782A JP 2012064945 A JP2012064945 A JP 2012064945A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- dielectric layer
- etching
- organic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】基板上に、基板上の下側誘電体層(530)、下側誘電体層上の金属層(520)、金属層上の上側誘電体層(510)、上側誘電体層上の平坦化層(140)、平坦化層上のフォトレジスト材料(130)の層を有する構造が形成される。マスク・パターンに従ってフォトレジスト材料が現像される。マスク・パターンに従って平坦化層および上側誘電体層がエッチングされる。平坦化層および上側誘電体層のエッチングの後にフォトレジスト材料および平坦化層が除去される。上側誘電体層のエッチングに続いて金属層の各露出した部分に選択的金属成長を適用して選択的金属成長からなる反転されたマスク・パターンが得られる。反転されたマスク・パターンに従って少なくとも金属層および下側誘電体層がエッチングされる。
【選択図】 図10
Description
Claims (20)
- 基板上に、前記基板上の下側誘電体層、前記下側誘電体層上の金属層、前記金属層上の上側誘電体層、前記上側誘電体層上の平坦化層、前記平坦化層上のフォトレジスト材料の層を有する構造を形成することと、
マスク・パターンに従って前記フォトレジスト材料を現像することと、
前記マスク・パターンに従って前記平坦化層および前記上側誘電体層をエッチングすることと、
前記平坦化層および前記上側誘電体層のエッチングの後に前記フォトレジスト材料および前記平坦化層を除去することと、
前記上側誘電体層のエッチングに続いて前記金属層の各露出した部分に選択的金属成長を適用して前記選択的金属成長からなる反転されたマスク・パターンを得ることと、
前記反転されたマスク・パターンに従って少なくとも前記金属層および前記下側誘電体層をエッチングすることと、
を具備する装置を製造する方法。 - 前記金属層および前記下側誘電体層をエッチングする前に前記上側誘電体層を除去することをさらに具備する、
請求項1の方法。 - 前記適用することが、無電解めっき、エピタキシャル成長、CVD、PVD、またはALDの少なくとも1つによって前記選択的金属成長を適用することを具備する、
請求項1の方法。 - 前記上側誘電体層が、約10nmおよび約100nmの間の厚さを有し、
前記金属層が、約5nmおよび約20nmの間の厚さを有する、
請求項1の方法。 - 前記適用することが、Co、Ni、Cu、Fe、Ru、Rh、Pd、Ag、Os、Ir、Sn、Pb、Pt、およびAuからなる群から選択された少なくとも1つの元素からなる選択的金属成長を適用することを具備する、
請求項1の方法。 - 前記適用することが、少なくとも1つの主要金属および少なくとも1つの共に堆積される金属を具備する選択的金属成長を適用すること具備する、
請求項1の方法。 - 少なくとも1つの主要金属が、Co、Ni、Cu、Fe、Ru、Rh、Pd、Ag、Os、lr、Sn、Pb、Pt、およびAuからなる群から選択された少なくとも1つの元素からなり、
前記少なくとも1つの共に堆積される金属が、V、Cr、Mn、Mo、Tc、W、Rc、In、Ti、Zn、Si、Ge、およびBからなる群から選択された少なくとも1つの元素からなる、
請求項6の方法。 - 前記金属層および前記下側誘電体層のエッチングに続いて前記選択的金属成長および前記金属層を除去することと、
前記下側誘電体層の前記下側誘電体層のエッチングの結果除去された部分を金属化することと、
前記金属化の完了後に前記下側誘電体層上にキャップ層を形成することと、
をさらに具備する、請求項1の方法。 - 基板上に、前記基板上の下側誘電体層、前記下側誘電体層上の金属層、前記金属層上の上側誘電体層、前記上側誘電体層上の平坦化層、前記平坦化層上のフォトレジスト材料の層を有する構造を形成することと、
マスク・パターンに従って前記フォトレジスト材料を現像することと、
前記マスク・パターンに従って前記平坦化層および前記上側誘電体層をエッチングすることと、
前記平坦化層および前記上側誘電体層のエッチングの後に前記フォトレジスト材料および前記平坦化層を除去することと、
前記上側誘電体層のエッチングに続いて前記上側誘電体層上および前記金属層の各露出した部分上に金属または有機膜を堆積することと、
前記金属または有機膜の前記上側誘電体層上の部分を除去して前記金属または有機膜からなる反転されたマスク・パターンを得ることと、
前記反転されたマスク・パターンに従って少なくとも前記金属層および前記下側誘電体層をエッチングすることと、
を具備する装置を製造する方法。 - 前記金属層および前記下側誘電体層をエッチングする前に前記上側誘電体層を除去することをさらに具備する、
請求項9の方法。 - 前記堆積することが、無電解めっき、エピタキシャル成長、CVD、PVD、またはALDの少なくとも1つによって前記金属または有機膜を堆積することを具備する、請求項9の方法。
- 前記上側誘電体層が、約10nmおよび約100nmの間の厚さを有し、
前記金属層が、約5nmおよび約20nmの間の厚さを有する、
請求項9の方法。 - 前記金属または有機膜が、W、Cu、Ti、TiN、Ru、Ta、TaN、Co、Ni、およびSiからなる群から選択された材料、W、Cu、Ti、TiN、Ru、Ta、TaN、Co、Ni、およびSiからなる群から選択された材料と結合した炭素、またはW、Cu、Ti、TiN、Ru、Ta、TaN、Co、Ni、およびSiからなる群から選択された材料と結合した合金、の少なくとも1つからなる金属膜である、
請求項9の方法。 - 前記金属または有機膜がアモルファス炭素からなる有機膜である、
請求項9の方法。 - 前記金属または有機膜が約10nmおよび約300nmの間の厚さを有する、
請求項9の方法。 - 前記堆積することが、
上側誘電体層のエッチングに続いて、前記上側誘電体層上および前記金属層の露出した部分上に金属または有機膜の初期層を堆積することと、
前記金属または有機膜の初期層上に金属または有機膜の主要層を堆積することと、
を具備する、請求項9の方法。 - 前記金属または有機膜の初期層が、Ti、TiN、Ta、またはTaNの少なくとも1つからなる、
請求項16の方法。 - 前記金属または有機膜の初期層が約1nmおよび約10nmの間の厚さを有する、
請求項16の方法。 - 前記金属層および前記下側誘電体層のエッチングに続いて前記金属または有機膜および前記金属層を除去することと、
前記下側誘電体層の前記下側誘電体層のエッチングの結果除去された部分を金属化することと、
前記金属化の完了後に前記下側誘電体層上にキャップ層を形成することと、
をさらに具備する、請求項9の方法。 - 基板と、
前記基板上に形成された、
半導体領域中に形成された下側誘電体層と、
前記下側誘電体層上に堆積された金属層と、
前記金属層上に形成された上側誘電体層と、
前記上側誘電体層上に形成された平坦化層と、
前記平坦化層上に堆積されたフォトレジスト材料と、
を具備する積層構造と、
を具備し、
前記フォトレジスト材料はマスク・パターンに従って選択的に除去されるように構成され、前記平坦化層および前記上側誘電体層は前記マスク・パターンに従ったエッチングに従って構成され、前記金属層の1または複数の領域は選択的金属成長、金属膜、および有機膜からなる群から選択された少なくとも1つの材料を受け取るように構成されてこれによって前記金属層の1または複数の領域で受け取られた材料は少なくとも前記金属層および前記下側誘電体層のエッチングのための反転されたマスク・パターンを形成する。
を具備する半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/886,106 US8138097B1 (en) | 2010-09-20 | 2010-09-20 | Method for processing semiconductor structure and device based on the same |
US12/886,106 | 2010-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064945A true JP2012064945A (ja) | 2012-03-29 |
JP5726693B2 JP5726693B2 (ja) | 2015-06-03 |
Family
ID=45813319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011204782A Expired - Fee Related JP5726693B2 (ja) | 2010-09-20 | 2011-09-20 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8138097B1 (ja) |
JP (1) | JP5726693B2 (ja) |
TW (1) | TWI466232B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005178A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP2017092101A (ja) * | 2015-11-04 | 2017-05-25 | 東京エレクトロン株式会社 | パターン形成方法 |
KR20220113889A (ko) * | 2016-06-01 | 2022-08-17 | 에이에스엠 아이피 홀딩 비.브이. | 유기 막들의 퇴적 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497210B2 (en) * | 2010-10-04 | 2013-07-30 | International Business Machines Corporation | Shallow trench isolation chemical mechanical planarization |
US8470711B2 (en) * | 2010-11-23 | 2013-06-25 | International Business Machines Corporation | Tone inversion with partial underlayer etch for semiconductor device formation |
TWI549234B (zh) * | 2014-01-17 | 2016-09-11 | 矽品精密工業股份有限公司 | 用於接置半導體裝置之層結構及其製法 |
KR102306612B1 (ko) | 2014-01-31 | 2021-09-29 | 램 리써치 코포레이션 | 진공-통합된 하드마스크 프로세스 및 장치 |
US9385030B2 (en) * | 2014-04-30 | 2016-07-05 | Globalfoundries Inc. | Spacer to prevent source-drain contact encroachment |
US9384980B2 (en) | 2014-07-01 | 2016-07-05 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US9754793B2 (en) | 2015-06-12 | 2017-09-05 | Toshiba Memory Corporation | Method for manufacturing semiconductor device |
US9368350B1 (en) | 2015-06-23 | 2016-06-14 | International Business Machines Corporation | Tone inverted directed self-assembly (DSA) fin patterning |
US9705077B2 (en) * | 2015-08-31 | 2017-07-11 | International Business Machines Corporation | Spin torque MRAM fabrication using negative tone lithography and ion beam etching |
US10695794B2 (en) | 2015-10-09 | 2020-06-30 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
US9916986B2 (en) | 2016-06-27 | 2018-03-13 | International Business Machines Corporation | Single or mutli block mask management for spacer height and defect reduction for BEOL |
US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
US10832908B2 (en) * | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
US10163632B2 (en) * | 2016-12-15 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Material composition and process for substrate modification |
US10796912B2 (en) | 2017-05-16 | 2020-10-06 | Lam Research Corporation | Eliminating yield impact of stochastics in lithography |
US10795168B2 (en) * | 2017-08-31 | 2020-10-06 | Metalenz, Inc. | Transmissive metasurface lens integration |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
KR20200118504A (ko) | 2018-03-02 | 2020-10-15 | 램 리써치 코포레이션 | 가수분해를 사용한 선택적인 증착 |
US10643846B2 (en) | 2018-06-28 | 2020-05-05 | Lam Research Corporation | Selective growth of metal-containing hardmask thin films |
US11921427B2 (en) | 2018-11-14 | 2024-03-05 | Lam Research Corporation | Methods for making hard masks useful in next-generation lithography |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS545659A (en) * | 1977-06-15 | 1979-01-17 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2004235613A (ja) * | 2003-01-07 | 2004-08-19 | Hitachi Maxell Ltd | インプリント製造方法、その製造装置、磁気記録媒体の製造方法、及びその製造装置 |
JP2006135058A (ja) * | 2004-11-05 | 2006-05-25 | Advanced Lcd Technologies Development Center Co Ltd | 銅配線層の形成方法、半導体装置の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3252865B2 (ja) * | 1992-09-11 | 2002-02-04 | 住友電気工業株式会社 | 表面弾性波素子および表面弾性波素子の製造方法 |
WO1995002900A1 (en) | 1993-07-15 | 1995-01-26 | Astarix, Inc. | Aluminum-palladium alloy for initiation of electroless plating |
JPH0855920A (ja) | 1994-08-15 | 1996-02-27 | Toshiba Corp | 半導体装置の製造方法 |
US6221562B1 (en) | 1998-11-13 | 2001-04-24 | International Business Machines Corporation | Resist image reversal by means of spun-on-glass |
JP3848070B2 (ja) | 2000-09-27 | 2006-11-22 | 株式会社東芝 | パターン形成方法 |
US6902605B2 (en) | 2003-03-06 | 2005-06-07 | Blue29, Llc | Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper |
US6794288B1 (en) | 2003-05-05 | 2004-09-21 | Blue29 Corporation | Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation |
JP4145272B2 (ja) | 2004-06-30 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4938262B2 (ja) | 2004-08-25 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4247198B2 (ja) | 2005-03-31 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
US7812412B2 (en) | 2005-10-04 | 2010-10-12 | Nec Corporation | Semiconductor device |
KR100790998B1 (ko) | 2006-10-02 | 2008-01-03 | 삼성전자주식회사 | 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법 |
US7794614B2 (en) | 2007-05-29 | 2010-09-14 | Qimonda Ag | Methods for generating sublithographic structures |
JP5254049B2 (ja) | 2008-02-15 | 2013-08-07 | 東京エレクトロン株式会社 | パターン形成方法及び半導体装置の製造方法 |
JP5086283B2 (ja) * | 2008-02-15 | 2012-11-28 | 東京エレクトロン株式会社 | パターン形成方法及び半導体装置の製造方法 |
JP5101541B2 (ja) | 2008-05-15 | 2012-12-19 | 信越化学工業株式会社 | パターン形成方法 |
-
2010
- 2010-09-20 US US12/886,106 patent/US8138097B1/en not_active Expired - Fee Related
-
2011
- 2011-07-04 TW TW100123513A patent/TWI466232B/zh not_active IP Right Cessation
- 2011-09-20 JP JP2011204782A patent/JP5726693B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS545659A (en) * | 1977-06-15 | 1979-01-17 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JP2001015479A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
JP2004235613A (ja) * | 2003-01-07 | 2004-08-19 | Hitachi Maxell Ltd | インプリント製造方法、その製造装置、磁気記録媒体の製造方法、及びその製造装置 |
JP2006135058A (ja) * | 2004-11-05 | 2006-05-25 | Advanced Lcd Technologies Development Center Co Ltd | 銅配線層の形成方法、半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005178A (ja) * | 2015-06-12 | 2017-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP2017092101A (ja) * | 2015-11-04 | 2017-05-25 | 東京エレクトロン株式会社 | パターン形成方法 |
KR20220113889A (ko) * | 2016-06-01 | 2022-08-17 | 에이에스엠 아이피 홀딩 비.브이. | 유기 막들의 퇴적 |
KR102550236B1 (ko) | 2016-06-01 | 2023-06-30 | 에이에스엠 아이피 홀딩 비.브이. | 유기 막들의 퇴적 |
Also Published As
Publication number | Publication date |
---|---|
JP5726693B2 (ja) | 2015-06-03 |
TW201218316A (en) | 2012-05-01 |
US8138097B1 (en) | 2012-03-20 |
TWI466232B (zh) | 2014-12-21 |
US20120068347A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5726693B2 (ja) | 半導体装置の製造方法 | |
CN105609471B (zh) | 用于垂直nand孔蚀刻的镀覆金属硬掩模 | |
US10571803B2 (en) | Sequential infiltration synthesis for enhancing multiple-patterning lithography | |
TWI550812B (zh) | 用於積體電路的結構與積體電路的製作方法 | |
US7432120B2 (en) | Method for realizing a hosting structure of nanometric elements | |
US9892933B2 (en) | Lithography using multilayer spacer for reduced spacer footing | |
US20140327117A1 (en) | Optically tuned hardmask for multi-patterning applications | |
US9006095B2 (en) | Semiconductor devices and methods of manufacture thereof | |
TWI579230B (zh) | 形成圖案的方法 | |
TW201407293A (zh) | 在基板上形成圖案的方法 | |
US9658523B2 (en) | Interconnect structure having large self-aligned vias | |
TW202029359A (zh) | 半導體裝置的形成方法 | |
US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
US20120225560A1 (en) | Manufacturing method of integrated circuits based on formation of lines and trenches | |
CN101169600A (zh) | 半导体制造中去除钛或氮化钛层上的光刻胶的方法 | |
TW201227111A (en) | Methods for manufacturing array substrates | |
US20070128553A1 (en) | Method for forming feature definitions | |
JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
TW201903186A (zh) | 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法 | |
CN106298635B (zh) | 半导体器件的制造方法 | |
TWI831337B (zh) | 含釕層之形成方法及積層體 | |
KR20200025199A (ko) | 금속 박막 에치백에 의한 반도체 배선 제조 방법 및 이를 통해 제조된 반도체 소자 | |
KR20030003331A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
TW202317799A (zh) | 含釕層之形成方法及積層體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130905 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131018 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20131129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150401 |
|
LAPS | Cancellation because of no payment of annual fees |