TWI579230B - 形成圖案的方法 - Google Patents

形成圖案的方法 Download PDF

Info

Publication number
TWI579230B
TWI579230B TW104130553A TW104130553A TWI579230B TW I579230 B TWI579230 B TW I579230B TW 104130553 A TW104130553 A TW 104130553A TW 104130553 A TW104130553 A TW 104130553A TW I579230 B TWI579230 B TW I579230B
Authority
TW
Taiwan
Prior art keywords
forming
layer
substrate
pattern
self
Prior art date
Application number
TW104130553A
Other languages
English (en)
Other versions
TW201700396A (zh
Inventor
施江林
許書豪
王雅志
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201700396A publication Critical patent/TW201700396A/zh
Application granted granted Critical
Publication of TWI579230B publication Critical patent/TWI579230B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • B05D1/322—Removable films used as masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

形成圖案的方法
本發明概括而言是關於形成孔洞或溝槽圖案的方法，特別是關於一種利用定向自組裝材料的雙重圖案化技術形成孔洞或溝槽的方法。
隨著半導體元件整合度的提高，整個晶片的面積隨著記憶體容量增加而逐漸變大，但實際上半導體元件中每個單位晶胞的佈局圖案面積是越來越小的。佈局圖案的節距(pitch)，例如某個圖形的關鍵尺寸(critical dimension, CD)或兩圖案之間的間距隨著半導體元件微縮而愈來越小。為了滿足半導體元件高度整合的需求，該領域必須提供一種可以製作更精細的半導體元件的製程技術。一般而言，該領域製作半導體元件精細圖案的技術包含利用曝光顯影製程形成圖案化的阻擋層，作為後續蝕刻製成的遮罩，接著再蝕刻基底層，形成所需的半導體元件的圖案。
隨著半導體元件的設計規範逐漸嚴苛，佈局圖案的節距也越來越小，突破目前曝光顯影製程能力的極限得到更精細的圖案，成為該領域技術人員努力的目標。然而，曝光顯影製程能力受到機台本身所能達到的最大解析度的限制，要突破此限制得到更精細的圖案並不容易。例如，已知氟化氬(ArF)雷射(波長193nm)浸潤式微影製程的極限為4x奈米。
在更先進的3x奈米世代，雙重圖案化技術例如微影-蝕刻-微影-蝕刻(LELE)製程，或者類似的製程技術被積極地研究開發。以已知的製程為例，首先在第一阻擋層中形成第一阻擋層開口圖案，接著利用該第一阻擋層開口圖案在基層膜上形成第一開口或第一溝槽圖案。然後，形成第二阻擋層開口圖案，接著，接著利用該第二阻擋層開口圖案在基底上形成第二開口或第二溝槽圖案。
各種雙重圖案化技術開發過程中，一篇美國專利申請(公開號US 2011/0124196)公開了一種新穎的方法，特別用來形成節距小於40奈米的接觸孔洞陣列圖案。該專利申請公開的雙重圖案化技術包含，藉由均勻分布的柱狀體核心，以及沉積在該柱狀體核心上利用原子層沉積法形成的材料層，定義出整個具有所需節距的接觸孔洞陣列。然而，此方法最大的問題在於製得的接觸孔洞圖案具有兩種形狀，影響到孔洞的關鍵尺寸的一致性。
因此，該領域需要一種可以形成具有較佳關鍵尺寸一致性的孔洞圖案陣列的方法。
本發明改良了習知雙重圖案化技術，利用定向自組裝(directed self-assembly, DSA)材料，能夠製作出次40奈米世代的關鍵尺寸的圖案，同時也具有較佳的一致性。本發明較佳者能製作出節距緊密，例如次22nm世代，並且具有適當尺寸一致性的接觸洞或介層插塞。本發明公開的方法包含將定向自組裝材料設置在基底上，定義出目標圖案。目標圖案可經由定向自組裝材料的自組裝過程，在雙重圖案化製程中預先形成的間隙裡均勻地形成。形成的目標圖案接著可轉移到下方的基底或硬遮罩上。
根據本發明提供的形成圖案的方法，包含下列步驟。首先，在基底上形成一核心層，並將核心層圖案化。接著，均勻地在該圖案化核心層與基底上形成一間隙層，並且定義出複數個被該間隙層包圍第一凹陷區域。然後，進行一回蝕製程，暴露出該圖案化核心層與該凹陷區域下方的基底。再來，移除暴露的圖案化核心層，形成複數個同樣被該間隙層包圍第二凹陷區域。接著，在第一凹陷區域與第二凹陷區域內填入定向自組裝材料，然後誘導該定向自組裝材料進行定向自組裝過程。填充在第一凹陷區域與第二凹陷區域內的定向自組裝材料會往凹陷區域的邊界擴散，在第一凹陷區域與第二凹陷區域中間形成被自主裝材料包圍的孔洞。
無庸置疑的，該領域的技術人士讀完接下來本發明較佳實施例的詳細描述與圖式後，均可了解本發明的目的。
接下來的詳細敘述須參照相關圖式所示內容，用來說明可依據本發明具體實行的實施例。這些實施例提供足夠的細節，可使此領域中的技術人員充分了解並具體實行本發明。在不悖離本發明的範圍內，可做結構、邏輯和電性上的修改應用在其他實施例上。因此，接下來的詳細描述並非用來對本發明加以限制。本發明涵蓋的範圍由其權利要求界定。
在詳細敘述此較佳實施例之前，應該進一步解釋在敘述中普遍使用的專有名詞。
專有名詞“蝕刻”普遍用來敘述圖案化某一材料的製程，至少部分該材料會在蝕刻後留存下來。例如，應該可了解蝕刻矽質的過程，包含圖案化一位於矽質上方的遮罩層(例如光阻或硬遮罩)，接著移除未被遮罩層保護的矽質區域。如此一來，被遮罩層保護的矽質區域會在蝕刻製程結束後留下來。然而，另外的例子裡，蝕刻也表示未使用遮罩層，但蝕刻過程結束後仍留下至少部份材料的製程。由以上敘述，可區分專有名詞“蝕刻”與“移除”的不同。當蝕刻某一材料，至少部分該材料會在製程結束後留下來。相反地，當移除某一材料時，所有該材料會在接下來的製程中被移除。然而在某些實施例中，廣義地認為“移除”包含“蝕刻”。
接下來的敘述中提到各種基底的“區域”，具有場效元件形成其上。須了解的是這些“區域”可存在基底的任何地方，且不具獨佔性。也就是說，在一些實施例中，一個或多個區域可部分重疊。雖然本發明說明書提到三個區域，但須了解的是基底上可存在有任何數量的區域，並且可具有特定種類的元件或材料。一般而言，“區域”大多意指基底上包含類似元件的地方，且不應受到所述實施例的限制。
專有名詞“形成”、“沉積”和“設置”在此用來敘述施加某一層材料於基底之上。該專有名詞意指任何產生膜結構的技術，包含熱生成、濺鍍、蒸鍍、化學氣相沉積、磊晶生長、電鍍等等。舉例來說，根據不同實施例，沉積可由任何合適的公知方法來實施，包含任何生長、覆蓋，或傳送材料到基底上面的製程。一些公知的技術包含物理氣相沉積(PVD)、化學氣相沉積(CVD)、電化學沉積(ECD)、分子束磊晶、原子層沉積、高密度電漿化學氣相沉積和電漿輔助化學氣相沉積及其他未在此提及者。
本文中普遍使用的“基底”一般認為是矽基底。然而該基底也可為半導體族群中任何一種材料、例如鍺、砷化鎵、磷化銦等等。在其他實施例中，基底也可為非導電性材料，例如玻璃或藍寶石晶圓。
第1A、2A、3A、4A、5A、6A、7、8圖為示意性剖面圖，說明根據本發明一實施例，形成一接觸洞圖案陣列的製作流程。第1B、2B、3B、4B、5B、6B圖分別為1A、2A、3A、4A、5A、6A的俯視圖。剖面圖為沿著相對應的俯視圖中線A-A’所繪示。參考剖面圖時請同時參考其相對應的俯視圖，以更清楚地了解本發明實施例的內容。
以下提供的實施例是在基底100中製作具有目標圖案的接觸洞圖案陣列。首先，請參考第1A、1B圖，提供一基底100，在基底100上進行形成這些圖案的製程。當本發明應用在形成接觸洞圖案時，基底100可以有四乙基氧化矽烷(TEOS)形成的氧化層、旋塗式玻璃(Spin-on-glass)、氮氧化矽、低溫氧化層與含矽底抗反射層或其他材料。或者，當應用在形成溝渠或淺溝渠隔離結構時，則基底100可為包含n型源極/汲極區(圖未示)的p型基底p型井區，或為包含p型源極/汲極區(圖未示)的n型基底或n型井區。根據所述實施例，基底100可包含矽基底、具有矽的基底、氮化鎵覆矽 (或其他III-V族材料)、石墨覆矽、矽覆絕緣層基底或其他。
根據所述實施例，可選擇性地在基底上設置一硬遮罩層101，硬遮罩層101可包含任何適合在後續移除未被遮蔽部分的選擇性蝕刻中做為遮蔽層的材料。在具有硬遮罩101的實施例中，硬遮罩101會在後續製程中被圖案化，做為選擇性蝕刻基底100形成圖案時的阻擋層。硬遮罩層101可為氮化矽(SiN)層、碳氮化矽(SiCN)層、或者二氧化矽(SiO2 )層，但不限於此。
在硬遮罩101上形成核心層103，然後將核心層103圖案化成一預定圖案，例如所述實施例的圓柱體。在雙重曝光技術中，所謂核心層是用來形成一內部核心，在後續製程中可被外層的間隙層順形地覆蓋住。特定而言，核心層103，例如光阻層，藉由旋轉塗佈在硬遮罩層101上形成。核心層103可為ArF光阻材料。接著，進行曝光顯影製程，例如藉由具有曝光裝置的光阻塗佈與顯影設備，將核心層103圖案化。本領域中技術人員可選擇適當的核心層103厚度與成形圖案的節距。所述欲形成接觸洞陣列的實施例中，核心層(或稱之為柱狀體核心)103較佳為均勻分布在硬遮罩層101或基底100的圓柱體。柱狀體核心103之間具有預定的間隙，例如為後續形成的間隙層厚度的兩倍，以在雙重曝光製程中得到具有所需目標節距的圖案。
請參考第2A和2B圖。圖案化核心層103後，接著在硬遮罩層與圖案化核心層103上形成一間隙層105。如第2A圖所示，間隙層105順形地沉積在圖案化核心層(或稱為柱狀體核心)103與硬遮罩層101上。間隙層105可為氧化矽(SiO2)、氧化鋁(AlxOy)、氮化鋁(AlN)、氧化鈦(TiOx)、氮化矽(SiN)、非晶相矽、多晶矽或其組合。較佳者，前述製程形成的間隙層105具有小於柱狀體核心103的一半間距的厚度。換句話說，當間隙層105具有適當的厚度且柱狀體核心103排列成合適的陣列時，間隙層105就像是包圍柱狀體核心103的較大的圓柱體，並且在由間隙層105覆蓋形成的較大圓柱體之間包圍出複數個方形凹陷區域107，均勻地分布在柱狀體陣列之間。該領域技術人員可藉由核心層103陣列圖案與間隙層105的厚度，選擇適當的凹陷區域107的尺寸。較佳者，凹陷區域107的尺寸近似於柱狀體核心103的尺寸，以得到具有較佳關鍵尺寸均勻度的目標圖案。請注意，由於在下面的敘述中，還會出現另一種形態的凹陷區域，在此形成的凹陷區域107在下面的敘述中稱之為第一凹陷區域107。
由第2B圖，可清楚地看到所述實施例中形成的第一凹陷區域107均勻地分布在柱狀體核心103陣列之中。由於第一凹陷區域107與柱狀體核心103的圖案都會轉移到目標圖案上，因此第一凹陷區域107與柱狀體核心103的佈局方式，也為本實施例重要的特徵。
所述實施例形成間隙層105的方法較佳者可為原子層沉積法(ALD)，但不限於此。原子層沉積法是重覆將單層材料分子吸附在基材上的成膜過程，所形成的材料層具有高度階梯覆蓋性。原子層沉積法的優點為可精準控制成膜厚度、控制材料組成、具有高階梯覆蓋性，以及可提供多種沉積材料可選擇。這些特性對雙重曝光製程技術而言非常重要。再者，原子層沉積法可在其他半導體元件製程的溫度條件下進行成膜反應形成薄膜，例如是在溫度23℃至25℃之間。
請參考第3A、3B圖。接著進行回蝕刻製程，例如活性離子蝕刻(RIE)，移除部分間隙層105厚度，使原本被間隙層105覆蓋的柱狀體核心103暴露出來。須注意的是該回蝕刻製程也會移除位於第一凹陷區域107中硬遮罩層101上的間隙層105。未被移除的間隙層105包圍柱狀體核心103的側壁與包圍出第一凹陷區域107。
請參考第4A、4B圖。接著移除位於硬遮罩層101上的柱狀體核心103。根據所述實施例，移除柱狀體核心103的方法可為，但不限於，灰化或蝕刻製程。較佳者，柱狀體核心103的蝕刻速率大於間隙層105的蝕刻速率，因此在移除柱狀體核心103，間隙層105僅被蝕刻掉一小部分，可精確地保留住原本的形狀。
移除柱狀體核心103後，原本的位置形成了一個圓形的凹陷區域，在此稱之為第二凹陷區域109。由第4B圖，可清楚地看到所述實施例中，形成的第二凹陷區域109被間隙層105包圍，並且均勻地分布在硬遮罩層101上。第二凹陷區域109與第一凹陷區域107具有不同的形狀，其中第一凹陷區域107為接近方形，第二凹陷區域109為圓形。形成的凹陷區域具有不同的形狀為習知的雙重曝光技術面臨的問題。
根據所述實施例，若第一凹陷區域107與第二凹陷區域109具有不同 的形狀，藉由兩者所形成的孔洞的關鍵尺寸統計分布圖會非常不同。本發明並不直接由第一凹陷區域107與第二凹陷區域109定義接觸洞或介層插塞得到目標圖案。本發明利用定向自組裝(directed self-assembly,DSA)材料，修整凹陷區域的形狀使製得的孔洞的形狀與關鍵尺寸具有較佳均勻度。
請參考第5A和5B圖。得到被間隙層105包圍的第一凹陷區域107與第二凹陷區域109後，接著在凹陷區域中填入定向自組裝材料111。定向自組裝材料111為具有特定配方或可能包含其他添加物的團聯式共聚物(block co-polymers,BCPs)。定向自組裝材料111的反應可藉由例如熟化或烘烤而被誘發，並且受到接觸面的表面化學與團聯式共聚物成分的影響。所述實施例中，定向自組裝材料111可為雙團聯式共聚物(di-block copolymer)，在適當的誘導條件下使其進行自組裝機制。下文為較詳細的描述。
首先，將團聯式式共聚物，例如聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA，莫耳質量為96kg/mol-35kg/mol，從聚合物源)，旋轉塗佈在基底上並且填入被間隙層105定義且包圍的第一凹陷區域107與第二凹陷區域109中。在適當的活化條件下，雙團聯式共聚物的高分子鏈段會進行相分離，形成微相(也可稱為微相分離範圍或相分離區域)，以減少總體自由能。藉由上述特性，填充在第一凹陷區域107與第二凹陷區域109中的定向自組裝材料111在定向自組裝過程中，會往第一凹陷區域107與第二凹陷區域10的交界處擴散，因而在第一凹陷區域107與第二凹陷區域109中形成具一致性的孔洞。
在所述實施例中，所述定向自組裝材料111可包含任何具有可形成微相且與另一不同的高分子鏈段連結的共聚物。所述高分子鏈段由可進行聚合反應的單體反應而成，可包含，但不限於，聚烯烴(polyolefin)，其包括聚二烯(polydiene)、聚醚(polyether)，其包括聚烯化氧(poly(alkylene oxide))如聚環氧乙烷(poly(ethylene oxide))、聚環氧丙烯(poly(propylene oxide))、聚環氧丁烷(poly (butylene oxide))、或以上的隨機或團聯共聚物、聚甲基丙烯酸甲酯(polymethylmethacrylate)、聚甲基丙烯酸酯(poly((meth)acrylates))、聚苯乙烯(polystyrene)、聚酯(polyesters)、聚有機矽氧烷(poly-organosiloxanes)，或聚有機鍺烷(polyorganogermanes)，或者由其組合的團聯共聚物。
請參考第6A、6B圖。位於第一凹陷區域107與第二凹陷區域109中的目標圖案，即定向自組裝材料111經過自組裝過程後形成的孔洞112，被定向自組裝材料111包圍且均勻地分布在硬遮罩層101上。定向自組裝材料111往邊界處擴散，因此形成開口暴露出其下的硬遮罩層101。須注意的是，由於孔洞112是由位於凹陷區域中的定向自組裝材料111向邊界擴散而得到，因此孔洞112的尺寸比原本的第一凹陷區域107與第二凹陷區域109更小。與習知的雙重曝光技術比較，本發明形成的目標圖案的形狀和關鍵尺寸具有較佳一致性。更重要的是，本發明具有更小的特徵尺寸。
請參考第7、8圖。藉由定向自組裝材料111形成較具一致性的孔洞圖案112後，接著進行形成接觸洞或介層插塞的製程。如第7圖所示，以間隙層105與定向自組裝材料111為蝕刻遮罩，將孔洞圖案112轉移至基底100上。在包含硬遮罩101的實施例中，可用間隙層105與定向自組裝材料111作為蝕刻遮罩，將孔洞圖案112轉移到硬遮罩101上。接著，如第8圖所示，再以圖案化的硬遮罩101為蝕刻阻擋層蝕刻基底100，形成具有較佳關鍵尺寸一致性的接觸洞或介層插塞孔洞。然後，可進行另外的回填製程將孔洞填滿，例如填入導電金屬材料，形成接觸洞或介層插塞結構。
此領域中的技術人員充分了解並具體實行本發明。在不悖離本發明的範圍內，可做結構、邏輯和電性上的修改應用在其他實施例上。因此，接下來的詳細描述並非用來對本發明加以限制。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變 化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧基底
101‧‧‧硬遮罩層
103‧‧‧核心層/核心柱狀體
105‧‧‧間隙層
107‧‧‧第一凹陷區域
111‧‧‧定向自組裝材料
109‧‧‧第二凹陷區域
112‧‧‧孔洞圖案
所附圖式提供對於此實施例更深入的了解，並納入此說明書成為其中一部分。這些圖式與描述，用來說明一些實施例的原理。        第1A、2A、3A、4A、5A、6A、7、8圖為示意性剖面圖，說明根據本發明一實施例，形成一接觸洞圖案陣列的製作流程。        第1B、2B、3B、4B、5B、6B圖分別為1A、2A、3A、4A、5A、6A的俯視圖。        須注意的是所有圖式均為示意圖，以說明和製圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特徵。
100‧‧‧基底
101‧‧‧硬遮罩層
105‧‧‧間隙層
111‧‧‧定向自組裝材料

Claims (12)

  1. 一種形成圖案的方法，包含：在一基底上形成一核心層，並且進行圖案化製程形成一圖案化的核心層；在該圖案化核心層與該基底上順形地形成一間隙層，並且形成複數個由該間隙層包圍的第一凹陷區域；進行一回蝕刻製程，使該圖案化核心層與位於該第一凹陷區域內的該基底暴露出來；移除暴露出來的該圖案化核心層，形成複數個被該間隙層包圍的第二凹陷區域，其中該第一凹陷區域與該第二凹陷區域具有不同的形狀；在該第一凹陷區域與該第二凹陷區域中填入一定向自組裝材料；以及誘發該定向自組裝材料進行一自組裝過程，擴散至該第一凹陷區域與該第二凹陷區域的邊界處，在該第一凹陷區域與該第二凹陷區域內形成被定向自組裝材料包圍的一孔洞。
  2. 如申請專利範圍第1項所述的形成圖案的方法，其中另包含：以該間隙層與留存的該定向自組裝材料為蝕刻阻擋層蝕刻該基底，將該孔洞的圖案轉移到該基底上。
  3. 如申請專利範圍第1項所述的形成圖案的方法，其中形成一圖案化的核心層的步驟包含將該核心層圖案化成複數個柱狀體核心，均勻地分布在基底上形成陣列。
  4. 如申請專利範圍第3項所述的形成圖案的方法，其中該第一凹陷區域均勻分布在該柱狀體核心的陣列之中，並且被該間隙層包圍。
  5. 如申請專利範圍第3項所述的形成圖案的方法，其中該第二凹陷區域均勻地分布在基底上，並且被該間隙層包圍。
  6. 如申請專利範圍第2項所述的形成圖案的方法，其中該孔洞的圖案為一接觸洞陣列。
  7. 如申請專利範圍第6項所述的形成圖案的方法，其中該孔洞圖案在該自組裝製程後，包含具有形狀與尺寸一致的接觸洞。
  8. 如申請專利範圍第2項所述的形成圖案的方法，其中該基底另包含一最頂層的硬遮罩層，該孔洞的圖案轉移到該硬遮罩層而形成一圖案化硬遮罩層。
  9. 如申請專利範圍第8項所述的形成圖案的方法，另包含以該圖案化硬遮罩層為蝕刻阻擋層，蝕刻該基底。
  10. 如申請專利範圍第1項所述的形成圖案的方法，其中該間隙層是藉由原子層沉積法形成。
  11. 如申請專利範圍第1項所述的形成圖案的方法，其中該自組裝過程包含烘烤或退火製程。
  12. 如申請專利範圍第1項所述的形成圖案的方法，其中定向自組裝材料包含聚苯乙烯、聚甲基丙烯酸甲酯、聚二烯、聚環氧乙烷、聚環氧丙烯、聚 環氧丁烷、聚甲基丙烯酸酯、聚酯、聚有機矽氧烷，或聚有機鍺烷。
TW104130553A 2015-06-23 2015-09-16 形成圖案的方法 TWI579230B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/746,849 US9530663B1 (en) 2015-06-23 2015-06-23 Method for forming a pattern

Publications (2)

Publication Number Publication Date
TW201700396A TW201700396A (zh) 2017-01-01
TWI579230B true TWI579230B (zh) 2017-04-21

Family

ID=57590189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130553A TWI579230B (zh) 2015-06-23 2015-09-16 形成圖案的方法

Country Status (3)

Country Link
US (1) US9530663B1 (zh)
CN (1) CN106298463A (zh)
TW (1) TWI579230B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
CN109216185B (zh) * 2017-07-03 2021-02-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
CN112185819A (zh) * 2019-07-05 2021-01-05 华通电脑股份有限公司 散热组件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939297A (en) * 2008-03-05 2009-09-16 Nanya Technology Corp Method for patterning two-dimensional islands
TW201407265A (zh) * 2012-04-16 2014-02-16 Brewer Science Inc 用於導引自組裝之矽硬遮罩層

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048795B2 (en) * 2009-07-10 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-assembly pattern for semiconductor integrated circuit
US8758987B2 (en) * 2009-09-02 2014-06-24 Micron Technology, Inc. Methods of forming a reversed pattern in a substrate
CN103035510B (zh) * 2011-10-08 2015-08-19 中芯国际集成电路制造(上海)有限公司 接触通孔刻蚀方法
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
US8697316B2 (en) * 2012-06-11 2014-04-15 Nanya Technology Corp. Hard mask spacer structure and fabrication method thereof
JP5835123B2 (ja) * 2012-06-21 2015-12-24 Jsr株式会社 パターン形成用自己組織化組成物及びパターン形成方法
KR20140129787A (ko) * 2013-04-30 2014-11-07 에스케이하이닉스 주식회사 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법
US9291909B2 (en) * 2013-05-17 2016-03-22 Az Electronic Materials (Luxembourg) S.A.R.L. Composition comprising a polymeric thermal acid generator and processes thereof
US20140357083A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Directed block copolymer self-assembly patterns for advanced photolithography applications
US20150151329A1 (en) * 2013-12-02 2015-06-04 Kabushiki Kaisha Toshiba Pattern Forming Method
US9690192B2 (en) * 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
CN105336571B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
US9478435B2 (en) * 2014-08-07 2016-10-25 Tokyo Electron Limited Method for directed self-assembly and pattern curing
US20160049307A1 (en) * 2014-08-15 2016-02-18 Yijian Chen Patterning method for IC fabrication using 2-D layout decomposition and synthesis techniques
CN105448736B (zh) * 2014-09-26 2019-01-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9530637B2 (en) * 2014-10-05 2016-12-27 Applied Materials, Inc. Fin structure formation by selective etching
US9396958B2 (en) * 2014-10-14 2016-07-19 Tokyo Electron Limited Self-aligned patterning using directed self-assembly of block copolymers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200939297A (en) * 2008-03-05 2009-09-16 Nanya Technology Corp Method for patterning two-dimensional islands
TW201407265A (zh) * 2012-04-16 2014-02-16 Brewer Science Inc 用於導引自組裝之矽硬遮罩層

Also Published As

Publication number Publication date
CN106298463A (zh) 2017-01-04
TW201700396A (zh) 2017-01-01
US9530663B1 (en) 2016-12-27
US20160379836A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TWI579230B (zh) 形成圖案的方法
TWI540621B (zh) 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
US10396281B2 (en) Methods for forming arrays of small, closely spaced features
US9437480B2 (en) Methods of forming semiconductor structures including tight pitch contacts and lines
US7723235B2 (en) Method for smoothing a resist pattern prior to etching a layer using the resist pattern
KR100874196B1 (ko) 마스크 물질 변환
JP5532400B2 (ja) スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法
TWI302635B (en) Partially formed integrated circuit and method of integrated circuit fabrication and forming an integrated circuit
KR101477337B1 (ko) 자가-정렬 트렌치 형성
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JP2010503995A (ja) 効率的なピッチマルチプリケーションプロセス
US20150279784A1 (en) Interconnect structure having large self-aligned vias
KR102279612B1 (ko) 금속화 패턴 프로파일링을 위한 건식 에칭 방법
US7666800B2 (en) Feature patterning methods
WO2022001592A1 (zh) 半导体结构及其制作方法
US20070013070A1 (en) Semiconductor devices and methods of manufacture thereof
TW200915391A (en) Reverse masking profile improvements in high aspect ratio etch
TWI793908B (zh) 具有埋入字元線的半導體結構的其製備方法
US20230395529A1 (en) Patterning of 3d nand pillars and flying buttress supports with three stripe technique
Chen et al. Recessive self-aligned double patterning with gap-fill technology
CN117352373A (zh) 掩膜结构的制备方法、以及半导体器件的制备方法
KR101094914B1 (ko) 다층 배선 구조의 반도체 장치 및 그 제조 방법
TW202336527A (zh) 一種半導體結構的製備方法及半導體結構