JP2017092101A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2017092101A
JP2017092101A JP2015216524A JP2015216524A JP2017092101A JP 2017092101 A JP2017092101 A JP 2017092101A JP 2015216524 A JP2015216524 A JP 2015216524A JP 2015216524 A JP2015216524 A JP 2015216524A JP 2017092101 A JP2017092101 A JP 2017092101A
Authority
JP
Japan
Prior art keywords
film
metal
pattern
mnox
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015216524A
Other languages
English (en)
Other versions
JP6559046B2 (ja
Inventor
洋之 永井
Hiroyuki Nagai
洋之 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015216524A priority Critical patent/JP6559046B2/ja
Priority to KR1020160143286A priority patent/KR101812900B1/ko
Priority to US15/340,508 priority patent/US9887099B2/en
Publication of JP2017092101A publication Critical patent/JP2017092101A/ja
Application granted granted Critical
Publication of JP6559046B2 publication Critical patent/JP6559046B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Abstract

【課題】パターンを反転する際のばらつきが少ないパターン形成方法を提供する。
【解決手段】被エッチング膜１１上にメタルパターン１２が形成されてなる基板上に、ＭｎＯｘ膜１３をＡＬＤにより形成し、ＭｎＯｘ膜１３の表面に水素ラジカル処理を施し、次いで、Ｒｕ膜１５をＣＶＤにより形成し、次いで、メタルパターン１２をエッチング除去し、Ｒｕ／Ｍｎ反転材１６の反転パターンを得る。ＭｎＯｘ膜１３のメタルパターン１２に対応する部分は、水素ラジカル処理により酸化物のままの第１Ｍｎ含有膜１４ａとなり、ＭｎＯｘ膜１３の被エッチング膜１１に対応する部分は、水素ラジカル処理により表面に金属Ｍｎが形成された第２Ｍｎ含有膜１４ｂとなり、Ｒｕ膜１５は第２Ｍｎ含有膜１４ｂ上に選択的に形成される。
【選択図】図１

Description

本発明は、半導体プロセスにおいてパターンを形成するパターン形成方法に関する。
将来的な半導体デバイスの微細化に対応した次世代露光技術として、１３．５ｎｍと非常に短い波長を用いるＥＵＶ（ｅｘｔｒｅｍｅ ｕｌｔｒａｖｉｏｌｅｔ）が検討されている。しかし、光源の照度不足により、量産適用に至っておらず、別のアプローチを採ることを余儀なくされている。
そのため、波長が１９３ｎｍのＡｒＦの露光をベースとしたマルチパターニング技術の適用が主流となってきているが、その中でもセルフアラインダブルパターニング（Self Align Double Patterning;ＳＡＤＰ）法と呼ばれるパターニング技術が多用されている。図９に示すように、ＳＡＤＰ法は、最初に被エッチング層１０１の上にフォトリソグラフィによりピッチＳのパターン１０２を形成し（図９（ａ））、次いで、スリミングによりマンドレル（芯材）と呼ばれる第１のパターン１０３を形成し（図９（ｂ））、その後、第１のパターン１０３に沿ってスペーサ１０４を成膜し（図９（ｃ））、引き続き、スペーサ１０４をエッチバックし（図９（ｄ））、その後、第１のパターン（マンドレル）１０３のエッチングを行うことにより、スペーサによる第２のパターン１０５を形成する（図９（ｅ）。そして、この第２のパターン１０５をマスクとして被エッチング層１０１をエッチングする（図９（ｆ））。これにより、ピッチＳ／２のエッチングパターン１０６を得る。すなわちリソグラフィ技術のみで形成されるピッチＳの半分のピッチＳ／２のパターンを得ることが可能である（例えば特許文献１）。さらには、このＳＡＤＰ工程をもう一回繰り返し、ピッチを１／４にすることが可能なセルフアラインクアドループルパターニング（Self Align Quadruple Patterning;ＳＡＱＰ）法も検討されている。また、マルチパターニングの別の手法として、露光したパターンを基板のハードマスクにエッチングによって転写し、半分ピッチずらした位置に２回目の露光を行い、ハードマスクを加工するリソエッチリソエッチ（ＬＥＬＥ）法等、リソエッチを複数回（ｘ回）繰り返すＬＥｘ法も用いられている。
これらの技術の場合、工程数が増えることによるばらつきや加工精度の制御性の問題が顕著になってくるが、例えばＳＡＤＰ法の場合、その性質上、ラインアンドスペース（Ｌ／Ｓ）のスペース部（Ｓ）に関しては、２種類あり、その一方については、スペーサの膜厚ばらつき、エッチングばらつき、およびリソグラフィのＣＤのばらつきが影響するため、最終的なスペース部のＣＤばらつきが大きくなる傾向がある。一方、ライン部（Ｌ）はスペーサの膜厚とエッチングばらつきのみである。具体的には、図１０に示すように、ライン部（Ｌ１）はすべてスペーサ１０４の幅に対応し、そのばらつきはスペーサ１０４の膜厚、エッチングに依存するのみであるのに対し、スペース部に関しては、第１のパターン１０３に対応する第１のスペース部（Ｓ１）と隣接するスペーサ１０４の間に対応する第２のスペース（Ｓ２）の２種類あり、Ｓ１のばらつきはリソグラフィのＣＤおよびエッチングに依存するのみであるが、Ｓ２のばらつきは、リソグラフィのＣＤ、スペーサの膜厚、エッチングに依存する。
現在、半導体デバイスの配線工程においては、ダマシン構造を用いたＣｕ配線が主流であるが、その場合、ＳＡＤＰ法により形成されたスペース部が配線部分となる。つまりこれは、配線部のばらつきが大きくなることを意味する。このようなことは、ＳＡＱＰ法やＬＥｘ法においても生じる。
しかし、配線工程においては、絶縁部のばらつきより配線部のばらつきのほうが問題になることが多い。このため、反転技術を用いてライン部とスペース部を反転させ配線部分のばらつきを抑えることが検討されている。
特開２０１２−１３４３７８号公報 米国特許出願公開第２００９／０２６３９６５号明細書（本明細書段落００３９に記載） 国際公開第２０１２／０６０４２８号（本明細書段落００４０に記載）
ところで、通常の反転技術は、パターンの上への反転材の成膜→反転材のエッチバック→元のパターンのエッチング除去という工程を経てライン部とスペース部を反転させているが、この技術自体、工程数が多く、ばらつきの要因となる。また、加工制御性の問題も生じる。このため、このような反転技術は積極的に採用されていないのが実情である。
したがって、本発明は、パターンを反転する際のばらつきが少ないパターン形成方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、被エッチング膜上にメタルパターンが形成されてなる基板上に、反転材の一部となる金属酸化膜を形成し、前記メタルパターン上に、前記被エッチング膜上よりもＯの結合が強い酸化膜が形成されるようにする第１工程と、次いで、還元処理を行って、前記メタルパターン上の前記金属酸化膜を、酸化物のままの第１金属含有膜とし、前記被エッチング膜上の前記金属酸化膜を、表面が金属に還元された第２金属含有膜とする第２工程と、次いで、金属上には形成されやすく、酸化物上には形成され難い性質を有する金属膜を、反転材の一部として前記被エッチング膜上の前記第２金属含有膜上のみに選択的に形成する第３工程と、次いで、前記メタルパターンをエッチング除去し、前記金属酸化膜から得られた前記第１金属含有膜および前記第２金属含有膜と前記金属膜とで構成される反転材を残存させ、反転材からなる反転パターンを得る第４工程とを有することを特徴とするパターン形成方法を提供する。
上記第１の観点において、前記金属酸化膜を形成する工程は、ＡＬＤによりＭｎＯｘ膜を形成するものとすることができる。前記メタルパターンは、Ｔｉ含有膜で構成され、前記メタルパターン上の前記ＭｎＯｘ膜が、ＭｎＴｉＯ３またはＭｎ２ＴｉＯ４となる構成とすることができる。この場合に、前記メタルパターンは、ＴｉＮ膜で構成されることが好ましい。
上記第１の観点において、前記還元処理は水素ラジカル処理であり、この水素ラジカル処理により、前記メタルパターン上の前記金属酸化膜としてのＭｎＯｘ膜を、酸化物のままの第１金属含有膜である第１Ｍｎ含有膜とし、前記被エッチング膜上の前記金属酸化膜としてのＭｎＯｘ膜を、前記第２金属含有膜である表面が金属Ｍｎに還元された第２Ｍｎ含有膜とすることができる。また、前記金属膜としてＲｕ膜を用いることができる。
本発明の第２の観点は、被エッチング膜上にメタルパターンが形成されてなる基板上に、反転材の一部となるＭｎＯｘ膜をＡＬＤにより形成する第１工程と、次いで、前記ＭｎＯｘ膜の表面に水素ラジカル処理を施す第２工程と、次いで、反転材の一部となるＲｕ膜をＣＶＤにより形成する第３工程と、次いで、前記メタルパターンをエッチング除去し、前記ＭｎＯｘ膜に水素ラジカル処理を施した後の物質および前記Ｒｕ膜とで構成される反転材を残存させ、前記被エッチング膜をエッチングするための、反転材からなる反転パターンを得る第４工程とを有し、前記メタルパターンは、前記ＭｎＯｘ膜が形成された際に、前記水素ラジカル処理では実質的に金属Ｍｎに還元されない酸化物が形成される材料からなり、前記ＭｎＯｘ膜の前記メタルパターンに対応する部分は、前記水素ラジカル処理により酸化物のままの第１Ｍｎ含有膜となり、前記ＭｎＯｘ膜の前記被エッチング膜に対応する部分は、前記水素ラジカル処理により還元されて表面に金属Ｍｎが形成された第２Ｍｎ含有膜となり、前記Ｒｕ膜は、前記第１Ｍｎ含有膜上には実質的に形成されず、前記第２Ｍｎ含有膜上に選択的に形成されることを特徴とするパターン形成方法を提供する。
上記第２の観点において、前記メタルパターンは、Ｔｉ含有膜で構成され、前記メタルパターン上の前記ＭｎＯｘ膜が、ＭｎＴｉＯ３またはＭｎ２ＴｉＯ４となる構成とすることができる。この場合に、前記メタルパターンは、ＴｉＮ膜で構成されることが好ましい。
また、上記第２の観点において、前記ＭｎＯｘ膜は、基板を配置した処理容器内に、マンガン化合物ガスおよび酸素含有ガスを、前記処理容器内のパージを挟んで交互に供給することにより成膜し、その際の基板温度を、前記マンガン化合物の熱分解温度よりも低い温度とすることが好ましい。
また、前記水素ラジカル処理は、基板温度を２００〜４００℃にして１００ｓｅｃ以上の期間行われることが好ましい。前記水素ラジカル処理は、水素ガスを含むガスのプラズマにより生成した水素ラジカルを前記基板に供給することにより行うことができる。
前記Ｒｕ膜を形成する際に、成膜原料としてルテニウムカルボニルを用いること用いることが好ましい。また、前記第１工程から前記第３工程は、真空を破ることなく連続的に行うことが好ましい。
上記第１および第２の観点において、前記メタルパターンとして、ＳＡＤＰ法、ＳＡＱＰ法、またはＬＥｘ法によりパターニングされて形成されたものを好適に用いることができる。前記被エッチング膜は、Ｓｉ含有膜で構成することができる。
本発明によれば、金属膜を被エッチング膜に対応する部分に選択的に形成することができるので、反転材のエッチバックが不要となり、パターンを反転する際のばらつきを少なくすることができる。
本発明の一実施形態に係るパターン形成方法を示すフローチャートである。 本発明の一実施形態に係るパターン形成方法の各工程を説明するための工程断面図である。 従来の反転材を用いた反転工程と本発明の一実施形態とを概略的に比較して示す工程図である。 本発明の一実施形態に係るパターン形成方法で得られた反転パターンをマスクとして被エッチング膜をエッチングした状態を示す図である。 ステップ３〜５によってＲｕ膜１５が被エッチング膜１１上に選択的に成膜されるメカニズムをまとめて示す図である。 本発明の一実施形態に係るパターン形成方法のステップ２〜５の実施に好適な処理システムを示す平面図である。 ＭｎＯｘ膜成膜装置に好適に用いることができる成膜装置の一例を示す断面図である。 水素ラジカル処理装置の一例を示す断面図である。 ＳＡＤＰ法によりパターンを形成する際の手順を説明するための図である。 ＳＡＤＰ法によりパターンを形成した際のパターン幅、スペース幅を説明するための図である。
以下、添付図面を参照して、本発明の実施形態について説明する。
図１は本発明の一実施形態に係るパターン形成方法を示すフローチャートであり、図２はその各工程を説明するための工程断面図である。
＜パターン形成方法の概略＞
本実施形態では、最初に、ＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ Ｏｆ Ｌｉｎｅ）工程により得られた下部構造１０（詳細な構造は省略）上に、被エッチング膜１１を有し、その上に、マルチパターニング技術、例えば上述したＳＡＤＰ法、ＳＡＱＰ法、またはＬＥｘ法によりメタル膜がパターニングされて形成されたメタルパターンとして、ＴｉＮ膜がパターニングされて形成されたＴｉＮパターン１２を有する基板、例えば半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。被エッチング膜１１は、特に限定されないが、例えばＳｉＯ２膜（ＴＥＯＳ膜等）、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）、ＳｉＮ膜等のＳｉ含有物質からなり、例えば層間絶縁膜として形成される。
次いで、ウエハＷに対して、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（Ｐｒｅ−Ｃｌｅａｎ）プロセスによって、被エッチング膜１１表面の水分を除去し（ステップ２、図２では図示せず）、その後、層間絶縁膜に代表される被エッチング膜１１およびメタルパターン膜であるＴｉＮパターン１２の上に、反転材の一部となる金属酸化膜としてＡＬＤにより酸化マンガン膜１３を形成する（ステップ３、図２（ｂ））。なお、酸化マンガンはＭｎＯ、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２等複数の形態をとり得るため、酸化マンガンはこれら全てを総称してＭｎＯｘで表す。
次いで、ＡＬＤによるＭｎＯｘ膜１３に対して水素ラジカル処理を施す（ステップ４、図２（ｃ））。この処理は、ＭｎＯｘ膜１３の表面を還元して金属Ｍｎとし、次に形成される反転材の一部となるＲｕ膜１５を、Ｓｉ含有被エッチング膜１１に対して成膜しやすくするための処理である。ただし、後述するように、ＭｎＯｘ膜１３は、水素ラジカル処理によってもＴｉＮパターン１２と接触する部分は表面が金属Ｍｎに還元されずに酸化物状態の第１Ｍｎ含有膜１４ａとなり、被エッチング膜１１に接触する部分のみに表面の還元が生じ、その部分が表面に金属Ｍｎが生成された第２Ｍｎ含有膜１４ｂとなる。なお、この水素ラジカル処理により、第２Ｍｎ含有膜１４ｂの一部は、Ｓｉ含有被エッチング膜１１との反応によりシリケート化される。
その後、ＭｎＯｘ膜とともに反転材となる金属膜としてＣＶＤによるＲｕ膜１５を形成する（ステップ５、図２（ｄ））。これにより、ＲｕおよびＭｎを含むＲｕ／Ｍｎ反転材１６が形成される。ＣＶＤによるＲｕ膜は金属上には成膜されるが酸化物上には形成されない性質を有するため、ＴｉＮパターン１２上の第１Ｍｎ含有膜１４ａにはＲｕ膜１５が形成されず、被エッチング膜１１上の第２Ｍｎ含有膜１４ｂにのみＲｕ膜１５が形成される。すなわち、ＴｉＮパターン１２の上部に形成された第１Ｍｎ含有膜１４ａの上にはＲｕ膜１５は形成されず、スペース部分のみにＲｕ膜１５が形成される。したがって、反転材をエッチバックする工程が不要となる。
その後、反転材１６を残存させ、ＴｉＮパターン１２（およびＴｉＮパターン１２の上の薄い第１Ｍｎ含有膜１４ａ）を選択的にエッチングして除去し、反転材１６からなる反転パターンを形成する（ステップ６、図２（ｅ））。反転パターンを構成する反転材１６は、具体的には、Ｒｕ膜１５と、その側面の第１Ｍｎ含有膜１４ａと、Ｒｕ膜１５の下の底部に存在する第２Ｍｎ含有膜１４ｂからなっている。
このように、本実施形態では、従来の反転材を用いた反転工程に必要であった反転材のエッチバックが不要である。
すなわち、従来の反転材を用いた反転工程は、概略的には例えば図３（ａ）に示すように、例えばＳＡＤＰ法により形成されたＴｉＮパターン１２を有するウエハＷを準備し（ステップＡ１）、次いで、反転材２１５を塗布により成膜する（ステップＡ２）。そうすると、ＴｉＮパターン１２の上面にも反転材２１５が比較的厚く塗布される。このため、反転材２１５をエッチバックし（ステップＡ３）、その後、ＴｉＮパターン１２をエッチングし、反転材２１５からなる反転パターンを形成する（ステップＡ４）。これに対し、本実施形態では、概略的には図３（ｂ）に示すように、上記ステップＡ１と同様にＴｉＮパターン１２を有するウエハＷを準備し（ステップＢ１）、次いで、上述したようにＲｕ／Ｍｎ反転材１６を形成する（ステップＢ２）、その後、反転材のエッチバックを経ることなく、反転材１６を残存させた状態で、ＴｉＮパターン１２をエッチング除去し、反転材１６からなる反転パターンを形成する（ステップＢ４）。
このように、本実施形態では、反転材のエッチバックを省略することができるので、従来の反転材を用いた反転工程において、エッチバック工程起因のばらつきや、加工制御性の問題を改善することができる。
本実施形態では、ＭｎＯｘ膜成膜、水素ラジカル処理、Ｒｕ膜成膜処理、ＴｉＮパターンの選択除去により反転パターンを形成するが、ＭｎＯｘ膜成膜、水素ラジカル処理、Ｒｕ膜成膜処理の工程はエッチバック工程のようにばらつきをもたらさず、かつ加工制御性の問題が生じないので、エッチバック工程を省略することにより、パターンを反転する際のばらつきを少なくすることができる。なお、ＭｎＯｘ膜成膜、水素ラジカル処理、Ｒｕ膜成膜処理は、真空を破ることなく連続して行うことが好ましい。これにより、これらの工程中での膜の酸化を防止することができ、より高精度に反転パターンを形成することができる。
そして、図４に示すように、このような反転パターンを構成する反転材１６をマスクとして被エッチング膜１１をエッチングすることにより、エッチングパターン１７が形成される。被エッチング膜１１は例えば層間絶縁膜であり、エッチングパターン１７の凹部１８には例えばＣｕ膜が埋め込まれてＣｕ配線が形成される。
＜主要工程の詳細＞
次に、以上の工程のうち、主要工程であるステップ３〜５について詳細に説明する。
（ステップ３）
まず、ステップ３のＭｎＯｘ膜１３を形成する工程について説明する。
ＭｎＯｘ膜１３は、メタルパターン膜であるＴｉＮ膜１２との間で、水素ラジカル処理では金属まで還元されない結合の強い酸化膜を生成する酸化膜として形成される。
ＭｎＯｘ膜１３は、処理容器内の圧力を０．１３３〜１３．３Ｐａ程度の減圧状態として、マンガン化合物ガスとＨ２Ｏ等の酸素含有ガスとを、処理容器内のパージを挟んで交互に供給するＡＬＤにより成膜する。このとき、成膜の際の熱、またはその後のプロセス（水素ラジカル処理やアニール処理等）の熱により、少なくとも被エッチング膜１１との境界部分被エッチング膜１１中のＳｉおよびＯ成分と反応してマンガンシリケート（ＭｎｘＳｉＯｙ（ＭｎＳｉＯ３またはＭｎ２ＳｉＯ４））が形成される。
また、ＴｉＮパターン１２上では、ＭｎＯｘ膜形成時に、ＴｉＮパターン１２中のＴｉと、ＭｎＯｘ膜のＡＬＤの際に供給されるＨ２ＯおよびＭｎとが反応して強固な結合を有するＭｎＴｉＯ３またはＭｎ２ＴｉＯ４が生成される。
ＭｎＯｘ膜１３を成膜する際に用いるマンガン化合物ガスとしては、シクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物、アミドアミノアルカン系マンガン化合物が好適である。
シクロペンタジエニル系マンガン化合物としては、Ｃｐ２Ｍｎ［＝Ｍｎ（Ｃ５Ｈ５）２］、（ＭｅＣｐ）２Ｍｎ［＝Ｍｎ（ＣＨ３Ｃ５Ｈ４）２］、（ＥｔＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ２Ｈ５Ｃ５Ｈ４）２］、（ｉ−ＰｒＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ３Ｈ７Ｃ５Ｈ４）２］、（ｔ−ＢｕＣｐ）２Ｍｎ［＝Ｍｎ（Ｃ４Ｈ９Ｃ５Ｈ４）２］のような一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンを挙げることができる。
アミジネート系マンガン化合物としては、特許文献２（米国特許出願公開第２００９／０２６３９６５号明細書）に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンを挙げることができる。
アミドアミノアルカン系マンガン化合物としては、特許文献３（国際公開第２０１２／０６０４２８号）に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンを挙げることができる。ここで、上記一般式中の“Ｒ，Ｒ１，Ｒ２，Ｒ３”は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述される官能基であり、“Ｚ”は−ＣｎＨ２ｎ−（ｎは１以上の整数）で記述される官能基である。
また、他のマンガン化合物として、カルボニル系マンガン化合物、ベータジケトン系マンガン化合物も用いることができる。カルボニル系マンガン化合物としては、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）を挙げることができる。この中では、特に、Ｍｎ２（ＣＯ）１０は構造が単純であるため、不純物の少ないＭｎ膜の成膜を期待することができる。
また、酸素含有ガスとしては、Ｈ２Ｏ（水蒸気）、Ｎ２Ｏ、ＮＯ２、ＮＯ、Ｏ３、Ｏ２、Ｈ２Ｏ２、ＣＯ、ＣＯ２、メチルアルコールやエチルアルコールなどのアルコール類を用いることができる。
また、ＡＬＤでＭｎＯｘ膜１３を成膜する際に、ＣＶＤモードとなって表面が粗くなることを防止する観点から、成膜原料であるマンガン化合物の熱分解開始温度よりも低い温度とすることが好ましい。なお、有機Ｍｎ化合物の温度が気化開始温度以下ではガスとして処理容器に供給することができないから、気化開始温度が事実上の下限となる。
有機Ｍｎ化合物がアミドアミノアルカン系マンガン化合物（ビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガン）であれば、２３０℃付近から熱分解が始まるため、ＡＬＤ成膜温度は２３０℃未満であることが好ましい。また、このマンガン化合物を有効に気化させるためには８０℃以上に加熱する必要がある。ＡＬＤ成膜温度として好ましいのは、１００〜１８０℃であり、ＣＶＤモードになることを極力防止するとともに、成膜速度を上げるためには、１３０℃付近が好ましい。また、他の好適なＭｎ化合物であるシクロペンタジエニル系マンガン化合物、アミジネート系マンガン化合物についても、同様の温度範囲において同様の膜厚で成膜することができる。
（ステップ４）
次に、ステップ４の水素ラジカル処理について説明する。
水素ラジカル処理は、ＭｎＯｘ膜１３を還元して表面を金属Ｍｎに改質する処理であり、この処理によりＲｕ膜１５が成膜されやすくなる。すなわち、Ｒｕ膜は下地が酸化膜であるとＲｕ核形成密度が低くなり堆積され難いが、下地が金属であるとＲｕ核形成密度が高くなって堆積されやすいことから、水素ラジカル処理により表面が金属Ｍｎに改質された部分にＲｕ膜１５が成膜されやすくなるのである。
一方、ＭｎＯｘ膜１３のうちＴｉＮパターン１２と接触する部分は、上述したように、ＭｎＴｉＯ３またはＭｎ２ＴｉＯ４となっており、これらはＯの結合が強いため、水素ラジカル処理では金属まで還元されず、その部分は酸化物のままの第１Ｍｎ含有膜１４ａとなる。このため、水素ラジカル処理によりＭｎＯｘ膜１３のうちＳｉ含有被エッチング膜１１に接触する部分のみに表面の還元が生じ、その部分が表面に金属Ｍｎが生成された第２Ｍｎ含有膜１４ｂとなる。
水素ラジカル処理は、ＭｎＯｘ膜１３を成膜した後、大気暴露することなく行われることが好ましい。ＭｎＯｘ膜１３を成膜後に大気暴露する場合には、水素ラジカル処理を行う処理容器において水素ラジカル処理の前にデガス処理を行うことが好ましい。
水素ラジカル処理は、水素ラジカル（原子状水素）が生成されればその手法は問わない。例えば、リモートプラズマ処理、プラズマ処理、加熱フィラメントに水素ガスを接触させる処理を挙げることができる。
リモートプラズマ処理は、処理容器外で誘導結合プラズマやマイクロ波プラズマ等で水素プラズマを生成し、これを処理容器内に供給し、その中の水素ラジカルにより処理するものである。
また、プラズマ処理は、処理容器内に容量結合プラズマまたは誘導結合プラズマ等を生成し、これによって処理容器内に生成された水素プラズマ中の水素ラジカルにより処理するものである。
さらに、加熱フィラメントに水素ガスを接触させる処理は、加熱フィラメントが触媒として機能し、接触分解反応により水素ラジカルを発生させる。
水素ラジカル処理の処理温度（ウエハ温度）は、ＭｎＯｘ膜１３の還元性を決定する重要なファクターである。十分な還元性を得るためには２００〜４００℃が好ましく、３００〜４００℃がより好ましい。また、水素ラジカル処理の処理時間もＭｎＯｘ膜１３の還元性を決定する重要なファクターである。十分な還元性を得るためには処理時間は１００ｓｅｃ以上が好ましく、３００ｓｅｃ付近がより好ましい。
水素ラジカル処理の際に供給されるガスとしては、水素ガスにＡｒガス等の不活性ガスを加えたものが好ましく、この際の水素濃度は１〜５０％が好ましい。また、水素ラジカル処理の処理圧力は、１０〜５００Ｐａが好ましく、２０〜１００Ｐａがより好ましい。
（ステップ５）
次に、ステップ５のＲｕ膜１５を形成する工程について説明する。
ＣＶＤ−Ｒｕ膜１５は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。この場合に、成膜温度が１７５〜２３０℃の範囲、圧力が１．３〜１３３Ｐａの範囲であることが好ましい。
なお、ＣＶＤ−Ｒｕ膜１５は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤを用いて成膜することもできる。
ＣＶＤ−Ｒｕ膜は、上述したように、下地が金属であると堆積されやすいが、下地が酸化膜であるとＲｕの核形成密度が低くなり、堆積され難い性質を有する。このため、上述の水素ラジカル処理を行うことにより、被エッチング膜１１上のＭｎＯｘ膜１３の表面を還元して金属Ｍｎを生成させ、その部分にＲｕ膜１５が堆積できるようにする。ただし、ＴｉＮパターン１２上では、Ｏの結合が強いＭｎＴｉＯ３またはＭｎ２ＴｉＯ４が生成されており、水素ラジカル処理した際にも実質的に還元されず、酸化物のままの第１Ｍｎ含有膜１４ａとなっているから、Ｒｕ膜１５はほとんど堆積されない。したがって、上述したようにＴｉＮパターン１２の間のスペース部分のみに選択的にＲｕ膜１５が形成される。
＜ステップ３〜５における選択成膜のメカニズムのまとめ＞
以上のように、ステップ３〜５によってＲｕ膜１５が被エッチング膜１１上に選択的に成膜されるメカニズムをまとめると、図５に示すようになる。すなわち、図５（ａ）に示すように、ステップ３において被エッチング膜１１を構成する例えばＴＥＯＳ膜上およびＴｉＮパターン１２を構成するＴｉＮ膜上にＡＬＤによりＭｎＯｘ膜１３を成膜すると、ＴＥＯＳ膜ではＭｎＯｘ膜１３の表面はＭｎＯｘのままであるが、ＴｉＮ膜上ではＭｎＯｘ膜中のＭｎとＴｉＮ膜中のＴｉとＨ２Ｏとが反応してＯの結合が強いＭｎＴｉＯ３またはＭｎ２ＴｉＯ４が生成される。
この状態でステップ４の水素ラジカル処理を行うと、図５（ｂ）に示すように、被エッチング膜１１を構成するＴＥＯＳ膜上ではＭｎＯｘ膜１３が還元されて表面に金属Ｍｎが生成された第２Ｍｎ含有膜１４ｂとなるのに対し、ＴｉＮパターン１２を構成するＴｉＮ膜上ではＭｎＯｘ膜１３がＭｎＴｉＯ３またはＭｎ２ＴｉＯ４となっており、これらはＯの結合が強いため、水素ラジカル処理ではＭｎは金属まで還元されず、その部分は酸化物のままの第１Ｍｎ含有膜１４ａとなる。
次いで、ステップ５のＣＶＤによるＲｕ膜１５の成膜を行うと、図５（ｃ）に示すように、被エッチング膜１１であるＴＥＯＳ膜上には、表面に金属Ｍｎが生成された第２Ｍｎ含有膜１４ｂが形成されているのでＲｕ膜が堆積されるのに対し、ＴｉＮパターン１２を構成するＴｉＮ膜上では酸化物のままの第１Ｍｎ含有膜１４ａとなっているので、Ｒｕ膜がほとんど堆積されない。したがって、被エッチング膜１１上に選択的にＲｕ膜が成膜される。
＜ステップ２〜５に好適な処理システム＞
次に、上記ステップ２〜５の実施に好適な処理システムについて説明する。
図６はそのような処理システムを示す平面図である。
図６に示すように、処理システム２０は、デガス処理、ＡＬＤによるＭｎＯｘ膜の成膜、および水素ラジカル処理を行うための第１の処理セクション２１と、Ｒｕ膜の成膜のための第２の処理セクション２２と、搬入出セクション２３と、制御部２４とを有している。
第１の処理セクション２１は、第１の真空搬送室３１と、この第１の真空搬送室３１の壁部に接続された、４つのＭｎＯｘ膜成膜装置３２ａ，３２ｂ，３２ｃ，３２ｄ、デガス室３３、および水素ラジカル処理装置３４とを有している。水素ラジカル処理装置３４はウエハＷのデガス処理も行えるようになっている。第１の真空搬送室３１のデガス室３３と水素ラジカル処理装置３４との間の壁部には、第１の真空搬送室３１と後述する第２の真空搬送室４１との間でウエハＷの受け渡しを行う受け渡し室３５が接続されている。
ＭｎＯｘ膜成膜装置３２ａ，３２ｂ，３２ｃ，３２ｄ、デガス室３３、水素ラジカル処理装置３４、および受け渡し室３５は、第１の真空搬送室３１の各辺にゲートバルブＧを介して接続されている。
第１の真空搬送室３１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構３６が設けられている。この第１の搬送機構３６は、第１の真空搬送室３１の略中央に配設されており、回転および伸縮可能な回転・伸縮部３７と、その先端に設けられたウエハＷを支持する２つの支持アーム３８ａ，３８ｂとを有する。第１の搬送機構３６は、ウエハＷをＭｎＯｘ膜成膜装置３２ａ，３２ｂ，３２ｃ，３２ｄ、デガス室３３、水素ラジカル処理装置３４、および受け渡し室３５に対して搬入出する。
第２の処理セクション２２は、第２の真空搬送室４１と、この第２の真空搬送室４１の対向する壁部に接続された、２つのＲｕ膜成膜装置４２ａおよび４２ｂとを有している。
第２の真空搬送室４１の第１の処理セクション２１側の２つの壁部には、それぞれ上記デガス室３３および水素ラジカル処理装置３４が接続され、デガス室３３と水素ラジカル処理装置３４との間の壁部には、上記受け渡し室３５が接続されている。すなわち、デガス室３３、水素ラジカル処理装置３４および受け渡し室３５は、いずれも第１の真空搬送室３１と第２の真空搬送室４１との間に設けられ、受け渡し室３５の両側にデガス室３３および水素ラジカル処理装置３４が配置されている。さらに、第２の真空搬送室４１の搬入出セクション２３側の２つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室４４ａ，４４ｂが接続されている。
Ｒｕ膜成膜装置４２ａおよび４２ｂ、デガス室３３、水素ラジカル処理装置３４、およびロードロック室４４ａ，４４ｂは、第２の真空搬送室４１の各壁部にゲートバルブＧを介して接続されている。また、受け渡し室３５はゲートバルブを介さずに第２の真空搬送室４１に接続されている。
第２の真空搬送室４１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｒｕ膜成膜装置４２ａおよび４２ｂ、デガス室３３、水素ラジカル処理装置３４、ロードロック室４４ａおよび４４ｂ、ならびに受け渡し室３５に対してウエハＷの搬入出を行う第２の搬送機構４６が設けられている。この第２の搬送機構４６は、第２の真空搬送室４１の略中央に配設されており、回転および伸縮可能な回転・伸縮部４７を有し、その回転・伸縮部４７の先端にウエハＷを支持する２つの支持アーム４８ａ，４８ｂが設けられており、これら２つの支持アーム４８ａ，４８ｂは互いに反対方向を向くように回転・伸縮部４７に取り付けられている。
搬入出セクション２３は、上記ロードロック室４４ａ，４４ｂを挟んで第２の処理セクション２２と反対側に設けられており、ロードロック室４４ａ，４４ｂが接続される大気搬送室５１を有している。大気搬送室５１の上部には清浄空気のダウンフローを形成するためのフィルター（図示せず）が設けられている。ロードロック室４４ａ，４４ｂと大気搬送室５１との間の壁部にはゲートバルブＧが設けられている。大気搬送室５１のロードロック室４４ａ，４４ｂが接続された壁部と対向する壁部には、被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート５２，５３が設けられている。また、大気搬送室５１の側面にはウエハＷのアライメントを行うアライメント室５４が設けられている。大気搬送室５１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室４４ａ，４４ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構５６が設けられている。この大気搬送用搬送機構５６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール５８上を走行可能となっていて、それぞれの先端のハンド５７上にウエハＷを載せてその搬送を行うようになっている。
制御部２４は、処理システム２０の各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ６１と、オペレータが処理システム２０を管理するためにコマンドの入力操作等を行うキーボードや、処理システム２０の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース６２と、処理システム２０で実行される処理をプロセスコントローラの制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部６３とを備えている。なお、ユーザーインターフェース６２および記憶部６３はプロセスコントローラ６１に接続されている。
上記レシピは記憶部６３の中の記憶媒体６３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性ディスクや、フラッシュメモリ等の半導体メモリであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース６２からの指示等にて任意のレシピを記憶部６３の記憶媒体６３ａから呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、処理システム２０での所望の処理が行われる。
次に、このような処理システム２０の動作について説明する。
下部構造上に、被エッチング膜１１を有し、その上に、ＳＡＤＰ法によりＴｉＮ膜がパターニングされて形成されたＴｉＮパターンを有するウエハを収容したキャリアＣを成膜システム２０へ搬送し、接続ポート５２または５３に接続する。そして、キャリアＣから大気搬送用搬送機構５６によりウエハＷを取り出し、アライメント室５４でアライメントを行った後、ロードロック室４４ａまたは４４ｂに搬送する。そのロードロック室を第２の真空搬送室４１と同程度の真空度に減圧した後、第２の搬送機構４６によりロードロック室のウエハＷを取り出し、第２の真空搬送室４１を介してデガス室３３に搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構３６によりデガス室３３のウエハＷを取り出し、第１の真空搬送室３１を介してＭｎＯｘ膜成膜装置３２ａ、３２ｂ、３２ｃ、３２ｄのいずれかに搬入し、上述したような反転材の一部となるＭｎＯｘ膜をＡＬＤにより成膜する。
ＭｎＯｘ膜の形成後、第１の搬送機構３６によりウエハＷを取り出し、水素ラジカル処理装置３４に搬送し、ＭｎＯｘ膜表面の水素ラジカル処理を行う。その後、第２の搬送機構４６により水素ラジカル処理装置３４からウエハＷを取り出し、第２の真空搬送室４１を介してＲｕ膜成膜装置４２ａ，４２ｂのいずれかに搬送し、反転パターンを形成するための反転材の一部となるＲｕ膜を成膜する。
Ｒｕ膜の形成後、第２の搬送機構４６によりウエハＷをロードロック室４４ａまたは４４ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構５６によりＲｕ膜の成膜まで行われたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
処理システム２０では、エッチング後のウエハに対し、大気開放することなく真空中でデガス処理、ＭｎＯｘ膜成膜処理、水素ラジカル処理、Ｒｕ膜成膜処理を行うので、これらの工程中での膜の酸化を防止することができ、より高精度で反転パターンを形成することができる。
［成膜装置］
次に、上記処理システム２０に用いられるＡＬＤによりＭｎＯｘ膜を成膜するＭｎＯｘ膜成膜装置３２ａ，３２ｂ，３２ｃ，３２ｄに好適に用いることができる成膜装置について説明する。図７は、成膜装置の一例を示す断面図である。なお、この成膜装置は、ＣＶＤによりＲｕ膜を成膜するＲｕ膜成膜装置４２ａ，４２ｂにも適用することができる。
図７に示すように、この成膜装置は処理容器１１０を有する。処理容器１１０内にはウエハＷを水平に載置するための載置台１１１が設けられている。載置台１１１内にはウエハの温調手段となるヒーター１１１ａが設けられている。また、載置台１１１には昇降機構１１１ｂにより昇降自在な３本の昇降ピン１１１ｃ（２本のみ図示）が設けられており、この昇降ピン１１１ｃを介してウエハ搬送手段（図示せず）と載置台１１１との間でウエハＷの受け渡しが行われる。
処理容器１１０の底部には排気管１１２の一端側が接続され、この排気管１１２の他端側には真空ポンプ１１３が接続されている。処理容器１１０の側壁には、ゲートバルブＧにより開閉される搬送口１１４が形成されている。
処理容器１１０の天井部には載置台１１１に対向するガスシャワーヘッド１１５が設けられている。ガスシャワーヘッド１１５はガス室１１５ａを備え、ガス室１１５ａに供給されたガスは複数設けられたガス吐出孔１１５ｂから処理容器１１０内に供給される。
ガスシャワーヘッド１１５には、マンガン化合物ガスをガス室１１５ａに導入するためのマンガン化合物ガス供給配管系１１６が接続される。マンガン化合物ガス供給配管系１１６は、ガス供給路１１６ａを備え、ガス供給路１１６ａの上流側には、バルブ１１６ｂ、マンガン化合物ガス供給源１１７、マスフローコントローラ１１６ｃが接続されている。マンガン化合物ガス供給源１１７からは、マンガン化合物ガスがバブリング法により供給される。バブリングのためのキャリアガスとしてはＡｒガス等を用いることができる。このキャリアガスはパージガスとしても機能する。
さらに、ガスシャワーヘッド１１５には、酸素含有ガスをガス室１１５ａに導入するための酸素含有ガス供給配管系１１８が接続される。酸素含有ガス供給配管系１１８もまたガス供給路１１８ａを備えており、ガス供給路１１８ａの上流側に、バルブ１１８ｂ、マスフローコントローラ１１８ｃを介して酸素含有ガス供給源１１９が接続されている。酸素含有ガス供給源１１９からは、酸素含有ガスとして、例えば、Ｈ２Ｏガス、Ｎ２Ｏガス、ＮＯ２ガス、ＮＯガス、Ｏ２ガス、Ｏ３ガス等が供給される。なお、酸素含有ガス供給配管系１１８は、Ａｒガス等をパージガスとして供給可能となっている。
なお、本実施形態においては、マンガン化合物ガスと酸素含有ガスとがガスシャワーヘッド１１５のガス室１１５ａを共有する構成となっており、ガス吐出孔１１５ｂから処理容器１１０内に交互に供給されるようになっているが、これに限らず、ガスシャワーヘッド１１５においてマンガン化合物ガス専用のガス室と酸素含有ガス専用のガス室とが独立して設けられ、マンガン化合物ガスと酸素含有ガスとが別々に処理容器１１０内に供給されるようになっていてもよい。
このように構成される成膜装置においては、搬送口１１４からウエハＷを処理容器１１０内に搬送して、所定温度に温調された載置台１１１に載置する。そして、チャンバー１１０内を所定の圧力に調整しつつ、マンガン化合物ガス供給配管系１１６からのマンガン化合物ガスの供給と、酸素含有ガス供給配管系１１８からの酸素含有ガスの供給とを、処理容器１１０内のパージを挟んで複数回繰り返すＡＬＤ法により、所定の膜厚のＭｎＯｘ膜を成膜する。成膜終了後、搬送口１１４から処理後のウエハＷを搬出する。
［水素ラジカル処理装置］
次に、上記処理システム２０に用いられる水素ラジカル処理装置の一例について説明する。
図８は、水素ラジカル処理装置の一例を示す断面図であり、リモートプラズマ処理により処理容器内に水素ラジカルを生成するものを例にとって説明する。
図８に示すように、この水素ラジカル処理装置は、例えばアルミニウム等により筒体に形成された水素ラジカル処理を行うための処理容器１４１と、処理容器１４１の上方に設けられた誘電体からなる円筒状のベルジャー１４２とを有している。ベルジャー１４２は処理容器１４１よりも小径であり、処理容器１４１の壁部とベルジャー１４２の壁部とは気密に形成され、それらの内部が連通している。
処理容器１４１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１４３が配置されており、この載置台１４３内にはヒーター１４４が設けられている。このヒーター１４４はヒーター電源（図示せず）から給電されることにより発熱する。載置台１４３には、ウエハ搬送用の３本のウエハ支持ピン（図示せず）が載置台１４３の表面に対して突没可能に設けられている。
処理容器１４１の底部には、排気口１５１が設けられており、この排気口１５１には排気管１５２が接続されている。排気管１５２には圧力調整を行うスロットルバルブ１５３および真空ポンプ１５４が接続されており、処理容器１４１およびベルジャー１４２内が真空引き可能となっている。一方、処理容器１４１の側壁には、ウエハ搬出入口１６１が形成されており、ウエハ搬出入口１６１はゲートバルブＧにより開閉可能となっている。そして、ゲートバルブＧを開放した状態でウエハＷの搬入出が行われる。
ベルジャー１４２の天壁中央には、ガス導入口１７１が形成されている。ガス導入口１７１にはガス供給配管１７２が接続されており、ガス供給配管１７２には水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するためのガス供給源１７３が接続されている。また、ガス供給配管１７２には、ガス流量制御器、バルブ等よりなるガス制御部１７４が介装されている。
ベルジャー１４２の周囲には、アンテナとしてコイル１８１が巻回されている。コイル１８１には高周波電源１８２が接続されている。そして、ベルジャー１４２内に水素ガスおよび不活性ガスを供給しつつコイル１８１に高周波電力が供給されることにより、ベルジャー１４２内に誘導結合プラズマが生成され、処理容器１４１内でウエハＷのＭｎＯｘ膜に対して水素プラズマ処理が施される。
このように構成される水素ラジカル処理装置においては、ゲートバルブＧを開けて、ウエハＷを載置台１４３上に載置した後、ゲートバルブＧを閉じ、処理容器１４１およびベルジャー１４２内を真空ポンプ１５４により排気してスロットルバルブ１５３によって処理容器１４１およびベルジャー１４２内を所定の圧力に調整するとともに、ヒーター１４４により載置台１４３上のウエハＷを所定温度に加熱する。そして、ガス供給源１７３からガス供給配管１７２およびガス供給口１７１を介して処理容器１４１内に水素ラジカル処理のために用いられる水素ガスや不活性ガス等を供給するとともに、高周波電源１８２からコイル１８１に高周波電力を供給することにより、ベルジャー１４２内に水素ガスや不活性ガス等が励起されて誘導結合プラズマが生成され、その誘導結合プラズマが処理容器１４１内に導入される。そして、生成したプラズマ中の水素ラジカルにより、ウエハＷのＭｎＯｘ膜に対して水素プラズマ処理が施される。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、メタルパターンとしてＴｉＮパターンを用いたが、他のＴｉ含有膜を好適に用いることもでき、また、Ｔｉ含有膜に限らず、金属酸化膜成膜時に還元処理で実質的に還元されない強固な結合を持った酸化物が形成されるものであればよい。
また、上記実施形態では、反転材の一部となる金属酸化膜としてＭｎＯｘ膜を用いた例を示したが、これに限らず、メタルパターン上に、前記被エッチング膜上よりもＯの結合が強い酸化膜が形成される金属酸化膜であれば適用可能である。
さらに、上記実施形態では、還元処理として水素ラジカル処理を用いた例を示したが、メタルパターン上の金属酸化膜を、酸化物のままの第１金属含有膜とし、被エッチング膜上の金属酸化膜を、表面が金属に還元された第２金属含有膜とすることができれば、これに限らない。
さらにまた、上記実施形態では、反転材の一部を構成する金属膜としてＲｕ膜を用いた例を示したが、これに限らず、金属上には形成されやすく、酸化物上には形成され難い性質を有する金属膜であれば適用可能である。
さらにまた、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１１；被エッチング膜
１２；ＴｉＮパターン
１３；ＭｎＯｘ膜
１４ａ；第１Ｍｎ含有膜
１４ｂ；第２Ｍｎ含有膜
１５；Ｒｕ膜
１６；反転材
１７；エッチングパターン
１８；凹部
Ｗ；半導体ウエハ

Claims (16)

  1. 被エッチング膜上にメタルパターンが形成されてなる基板上に、反転材の一部となる金属酸化膜を形成し、前記メタルパターン上に、前記被エッチング膜上よりもＯの結合が強い酸化膜が形成されるようにする第１工程と、
    次いで、還元処理を行って、前記メタルパターン上の前記金属酸化膜を、酸化物のままの第１金属含有膜とし、前記被エッチング膜上の前記金属酸化膜を、表面が金属に還元された第２金属含有膜とする第２工程と、
    次いで、金属上には形成されやすく、酸化物上には形成され難い性質を有する金属膜を、反転材の一部として前記被エッチング膜上の前記第２金属含有膜上のみに選択的に形成する第３工程と、
    次いで、前記メタルパターンをエッチング除去し、前記金属酸化膜から得られた前記第１金属含有膜および前記第２金属含有膜と前記金属膜とで構成される反転材を残存させ、反転材からなる反転パターンを得る第４工程と
    を有することを特徴とするパターン形成方法。
  2. 前記金属酸化膜を形成する工程は、ＡＬＤによりＭｎＯｘ膜を形成することを特徴とする請求項１に記載のパターン形成方法。
  3. 前記メタルパターンは、Ｔｉ含有膜で構成され、前記メタルパターン上の前記ＭｎＯｘ膜が、ＭｎＴｉＯ３またはＭｎ２ＴｉＯ４となることを特徴とする請求項２に記載のパターン形成方法。
  4. 前記メタルパターンは、ＴｉＮ膜で構成されることを特徴とする請求項３に記載のパターン形成方法。
  5. 前記還元処理は水素ラジカル処理であり、この水素ラジカル処理により、前記メタルパターン上の前記金属酸化膜としてのＭｎＯｘ膜を、酸化物のままの第１金属含有膜である第１Ｍｎ含有膜とし、前記被エッチング膜上の前記金属酸化膜としてのＭｎＯｘ膜を、前記第２金属含有膜である表面が金属Ｍｎに還元された第２Ｍｎ含有膜とすることを特徴とする請求項２から請求項４のいずれか１項に記載のパターン形成方法。
  6. 前記金属膜は、Ｒｕ膜であることを特徴とする請求項１から請求項５のいずれか１項に記載のパターン形成方法。
  7. 被エッチング膜上にメタルパターンが形成されてなる基板上に、反転材の一部となるＭｎＯｘ膜をＡＬＤにより形成する第１工程と、
    次いで、前記ＭｎＯｘ膜の表面に水素ラジカル処理を施す第２工程と、
    次いで、反転材の一部となるＲｕ膜をＣＶＤにより形成する第３工程と、
    次いで、前記メタルパターンをエッチング除去し、前記ＭｎＯｘ膜に水素ラジカル処理を施した後の物質および前記Ｒｕ膜とで構成される反転材を残存させ、前記被エッチング膜をエッチングするための、反転材からなる反転パターンを得る第４工程と
    を有し、
    前記メタルパターンは、前記ＭｎＯｘ膜が形成された際に、前記水素ラジカル処理では実質的に金属Ｍｎに還元されない酸化物が形成される材料からなり、
    前記ＭｎＯｘ膜の前記メタルパターンに対応する部分は、前記水素ラジカル処理により酸化物のままの第１Ｍｎ含有膜となり、
    前記ＭｎＯｘ膜の前記被エッチング膜に対応する部分は、前記水素ラジカル処理により還元されて表面に金属Ｍｎが形成された第２Ｍｎ含有膜となり、
    前記Ｒｕ膜は、前記第１Ｍｎ含有膜上には実質的に形成されず、前記第２Ｍｎ含有膜上に選択的に形成されることを特徴とするパターン形成方法。
  8. 前記メタルパターンは、Ｔｉ含有膜で構成され、前記メタルパターン上の前記ＭｎＯｘ膜が、ＭｎＴｉＯ３またはＭｎ２ＴｉＯ４となることを特徴とする請求項７に記載のパターン形成方法。
  9. 前記メタルパターンは、ＴｉＮ膜で構成されることを特徴とする請求項８に記載のパターン形成方法。
  10. 前記ＭｎＯｘ膜は、基板を配置した処理容器内に、マンガン化合物ガスおよび酸素含有ガスを、前記処理容器内のパージを挟んで交互に供給することにより成膜し、その際の基板温度を、前記マンガン化合物の熱分解温度よりも低い温度とすることを特徴とする請求項７から請求項９のいずれか１項に記載のパターン形成方法。
  11. 前記水素ラジカル処理は、基板温度を２００〜４００℃にして１００ｓｅｃ以上の期間行われることを特徴とする請求項７から請求項１０のいずれか１項に記載のパターン形成方法。
  12. 前記水素ラジカル処理は、水素ガスを含むガスのプラズマにより生成した水素ラジカルを前記基板に供給することにより行われることを特徴とする請求項１１に記載のパターン形成方法。
  13. 前記Ｒｕ膜を形成する際に、成膜原料としてルテニウムカルボニルを用いることを特徴とする請求項７から請求項１２のいずれか１項に記載のパターン形成方法。
  14. 前記第１工程から前記第３工程は、真空を破ることなく連続的に行うことを特徴とする請求項７から請求項１３のいずれか１項に記載のパターン形成方法。
  15. 前記メタルパターンは、ＳＡＤＰ法、ＳＡＱＰ法、またはＬＥｘ法によりパターニングされて形成されたものであることを特徴とする請求項１から請求項１４のいずれか１項に記載のパターン形成方法。
  16. 前記被エッチング膜は、Ｓｉ含有膜で構成されていることを特徴とする請求項１から請求項１５のいずれか１項に記載のパターン形成方法。
JP2015216524A 2015-11-04 2015-11-04 パターン形成方法 Active JP6559046B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015216524A JP6559046B2 (ja) 2015-11-04 2015-11-04 パターン形成方法
KR1020160143286A KR101812900B1 (ko) 2015-11-04 2016-10-31 패턴 형성 방법
US15/340,508 US9887099B2 (en) 2015-11-04 2016-11-01 Pattern forming method capable of minimizing deviation of an inversion pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015216524A JP6559046B2 (ja) 2015-11-04 2015-11-04 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2017092101A true JP2017092101A (ja) 2017-05-25
JP6559046B2 JP6559046B2 (ja) 2019-08-14

Family

ID=58637405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015216524A Active JP6559046B2 (ja) 2015-11-04 2015-11-04 パターン形成方法

Country Status (3)

Country Link
US (1) US9887099B2 (ja)
JP (1) JP6559046B2 (ja)
KR (1) KR101812900B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021014613A (ja) * 2019-07-11 2021-02-12 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111748794A (zh) * 2019-03-26 2020-10-09 江苏迈纳德微纳技术有限公司 一种二氧化锰纳米复合薄膜材料及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011510517A (ja) * 2008-01-22 2011-03-31 東京エレクトロン株式会社 半導体デバイスのＣｕメタライゼーションへ選択的低温Ｒｕ堆積を統合する方法
JP2012064945A (ja) * 2010-09-20 2012-03-29 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
WO2014013941A1 (ja) * 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
JP2014236192A (ja) * 2013-06-05 2014-12-15 東京エレクトロン株式会社 酸化マンガン膜の形成方法
JP2017050304A (ja) * 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602653B1 (en) 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods
JP4363115B2 (ja) 2003-08-04 2009-11-11 凸版印刷株式会社 配線基板及びその製造方法
JP5820267B2 (ja) 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
JP5422942B2 (ja) 2008-08-28 2014-02-19 株式会社村田製作所 金属酸化物膜の形成方法
CN103313993A (zh) 2010-11-02 2013-09-18 宇部兴产株式会社 (酰胺氨基烷烃)金属化合物及使用所述金属化合物制备含金属的薄膜的方法
JP2012134378A (ja) 2010-12-22 2012-07-12 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011510517A (ja) * 2008-01-22 2011-03-31 東京エレクトロン株式会社 半導体デバイスのＣｕメタライゼーションへ選択的低温Ｒｕ堆積を統合する方法
JP2012064945A (ja) * 2010-09-20 2012-03-29 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
WO2014013941A1 (ja) * 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
JP2014236192A (ja) * 2013-06-05 2014-12-15 東京エレクトロン株式会社 酸化マンガン膜の形成方法
JP2017050304A (ja) * 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021014613A (ja) * 2019-07-11 2021-02-12 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US11680320B2 (en) 2019-07-11 2023-06-20 Tokyo Electron Limited Ruthenium film forming method and substrate processing system

Also Published As

Publication number Publication date
JP6559046B2 (ja) 2019-08-14
US20170125262A1 (en) 2017-05-04
KR20170052481A (ko) 2017-05-12
KR101812900B1 (ko) 2017-12-27
US9887099B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP5497278B2 (ja) 銅の異方性ドライエッチング方法および装置
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
TWI742098B (zh) 釕（Ｒｕ）配線及該釕配線的製造方法
KR102018432B1 (ko) 성막 방법
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP6268008B2 (ja) Ｃｕ配線の製造方法
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
JP2020059916A (ja) 表面処理方法及び処理システム
US20180151424A1 (en) Methods to fill high aspect ratio features on semiconductor substrates with mocvd cobalt film
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
JP7353200B2 (ja) 成膜方法
JP2016151025A (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
JP6559046B2 (ja) パターン形成方法
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
JP2015160963A (ja) ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP2017050304A (ja) 半導体装置の製造方法
JP6584326B2 (ja) Ｃｕ配線の製造方法
TW202043520A (zh) 用於填充設置於基板中的特徵的方法及設備
JP7262354B2 (ja) 成膜方法
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
JP2024044428A (ja) エッチング方法およびエッチング装置
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190716

R150 Certificate of patent or registration of utility model

Ref document number: 6559046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250