TW201407293A - 在基板上形成圖案的方法 - Google Patents

在基板上形成圖案的方法 Download PDF

Info

Publication number
TW201407293A
TW201407293A TW102125344A TW102125344A TW201407293A TW 201407293 A TW201407293 A TW 201407293A TW 102125344 A TW102125344 A TW 102125344A TW 102125344 A TW102125344 A TW 102125344A TW 201407293 A TW201407293 A TW 201407293A
Authority
TW
Taiwan
Prior art keywords
self
pattern
layer
substrate
assembled monolayer
Prior art date
Application number
TW102125344A
Other languages
English (en)
Other versions
TWI501043B (zh
Inventor
Tsung-Min Huang
Chung-Ju Lee
Chien-Hua Huang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201407293A publication Critical patent/TW201407293A/zh
Application granted granted Critical
Publication of TWI501043B publication Critical patent/TWI501043B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種在基板上形成圖案的方法，包括：提供一具有一圖案化表面的半導體基板；沈積一第一自組裝單層於前述圖案化表面以在其上形成一第一圖案配置；以及沈積一第二自組裝單層在一由前述第一圖案配置所造成之圖案之上以在其上形成一第二圖案配置。

Description

在基板上形成圖案的方法
本發明係有關於半導體裝置的形成方法，且特別是有關於一種利用自組裝單層形成圖案的方法。
半導體科技中，建造具有更多及/或更快半導體裝置的積體電路係一持續不斷的趨勢。然而，即使不斷推陳出新，隨著裝置尺寸縮小，部分既有的製程的精確度並不足以製造新一代的積體電路裝置。例如，在一般半導體裝置中，間隔物可提供源極及汲極對準閘極的功能。即使是間隔物在均勻度及形狀上一些細微的差異，也可能改變裝置的操作特性。
本發明提供一種在基板上形成圖案的方法，包括：提供一具有一圖案化表面的半導體基板；沈積一第一自組裝單層於此圖案化表面以在其上形成一第一圖案配置；以及沈積一第二自組裝單層在一由此第一圖案配置所造成之圖案之上以在其上形成一第二圖案配置。
本發明亦提供一種在基板上形成圖案的方法，包括：提供一包括一圖案化犧牲層之半導體基板；沈積一自組裝單層於此圖案化犧牲層以形成一自組裝單蓋層於此圖案化犧牲層之一上表面及形成多個自組裝單層側壁圍繞此圖案化犧 牲層之多個側壁；移除此自組裝單蓋層以露出此圖案化犧牲層之此上表面並留下前述多個自組裝單層側壁；以及在移除此自組裝單蓋層之後，移除此圖案化犧牲層使前述多個自組裝單層側壁形成一第一圖案配置。
本發明更提供一種在基板上形成圖案的方法，包括：提供一其上具有一圖案化表面之半導體基板，此圖案化表面具有以一第一節距定義之多個特徵；以及形成一自組裝單層之一配置於該圖案化表面之上，此自組裝單層包括一包含硫醇、氯、或氟之頭端基，以及一尾端基，其中此配置提供減少為第一節距一半的第二節距之多個特徵。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
200‧‧‧半導體裝置
202‧‧‧基板
204‧‧‧介電層
206、210‧‧‧過渡層
208‧‧‧導體層
212‧‧‧犧牲層
214‧‧‧底部抗反射塗層
216‧‧‧頂部抗反射塗層
218‧‧‧光阻層
220‧‧‧圖案化
222、228‧‧‧自組裝單蓋層
222(a)、228(a)‧‧‧自組裝單層側壁
222(b)、228(b)‧‧‧自組裝單層
224‧‧‧沈積
226、230、232‧‧‧蝕刻
H‧‧‧高度
P‧‧‧節距
300‧‧‧方法
302、304、306、308、312、314、316、318、320、322‧‧‧步驟
第1圖為一實施例之剖面圖，用以說明本發明之單層結構。
第2A~2K圖為一系列剖面圖，其係一根據本發明一較佳實施例形成半導體裝置的方法。
第3圖為一流程圖，其係一根據本發明一較佳實施例形成半導體裝置的方法。
以下配合圖式說明詳細的實施例。如果可能的話，圖式及說明中使用相同的標號來表示相同或相似的部件。在圖式中，為了清楚及方便性，多數結構未按照比例繪製。在 以下說明中，提出了許多特定細節部分，以充分瞭解本發明。然而，任何所屬技術領域中具有通常知識者將會瞭解本發明能夠在沒有這些特定細節情形下實行。在一些範例中，習知的結構及裝置以方塊圖的形式表示，以求更容易理解。
“特徵”(如導線)的形成方式，一般先將特徵的圖案形成在一位於半導體基板上的臨時層中，並隨即利用一般蝕刻化學物質轉移至基板上。通常使用光微影技術在光可定義(或光阻)層中圖案化前述之特徵。在光微影技術中，特徵的圖案化形成於光可定義層中，其利用光或輻射照射穿過具有對應於特徵圖案之圖案的光罩(reticle)。
特徵尺寸可用節距的概念描述，即兩相鄰特徵間之完全相同兩點的距離。此些特徵一般透過相鄰特徵間的間隔定義。通常此些空間都填有特定材料，如絕緣物，以形成間隔物。故以一般圖案而言(例如陣列內)，節距可視為一特徵與該特徵其中一邊和另一相鄰特徵間的間隔之寬度總和。然而由於光學、光(或輻射)波長、光微影技術各因素皆有其最小節距，而在最小節距以下，一特定的光微影技術並不能可靠地形成特徵。因此任一光微影技術的最小節距限制即是再更縮小特徵尺寸的主要障礙。
再者，目前應用於圖案材料的沈積技術，如化學氣相沈積(chemical vapor deposition)及原子層沈積(atom layer deposition)由於上部沈積速度較下部沈積速度快導致其無法提供圖案化形狀的均勻度，並因此造成不均勻。另外，化學氣相沈積及原子層沈積需要高溫且花費甚鉅。
於是，於一些實施例中，本發明係針對使用自組裝單層(SAM：self-assembled monolayer)形成圖案化表面的半導體製程。
第1圖所示為一自組裝單層，其已沈積於一覆蓋於半導體基板上的犧牲金屬層之上。此自組裝單層包括一排列有序的雙親性(親油且親水)分子層，此分子之一端，”頭端基”帶有一針對基板的特定可逆親合性。頭端基通常連接烷基鏈，其尾端或終端可藉由官能化改變性質，例如：潤濕及介面性質。在一實施例中則為藉由官能化終端以改善蝕刻選擇性。在另一實施例中，可調整烷基的碳鏈長度(C-C)n以界定臨界尺寸，例如增加或減少圖案的寬度。
頭端基的選擇端看應用自組裝單層的方式，其自組裝單層化合物種類隨所使用基板種類而變動。在一實施例中，頭端基可包括一有機硫化合物，例如正二烷基硫(di-n-alkyl sulfide)、正二烷基二硫(di-n-alkyl disulfide)、3-苯硫酚(3-thiophenol)、巰基吡啶(mercaptopyridine)、巰基苯胺(mercaptoaniline)、噻吩(thiophene)、半胱氨酸(cysteine)、黃原酸酯(xanthate)、硫代甲酸鹽(thiocarbaminate)、硫代氨基甲酸鹽(thiocarbamate)、硫脲(thiourea)、巰基咪唑(mercaptoimidazole)、鏈烷硫醇(alkanethiol)、和鏈烷硒(alkaneselenol)。在一實施例中，頭端基可包括硫醇，氯化物，或氟化物。基板可包括，例如，如矽或金屬平面，其中包含銅、鐵、銀、金、鎳、鉑、鈀、和不鏽鋼；或曲面，例如奈米粒子。在一實施例中，基板包括一金屬犧牲層。
第2A圖至第2I顯示一半導體基板形成方法之一實施例的一系列步驟剖面圖。以下的製程步驟及結構並不構成製造積體電路及/或半導體裝置的完整製程。本發明可與習知的積體電路製造技術結合，有為了理解本發明所必須的習知步驟會被述及。為了清楚及方便性，這一系列剖面係已精簡之版本，而其他實施例中可包括額外步驟，並非全部實施方式內之步驟皆示意於製程步驟中。因此任何不同的潤飾、結構、製程及更動皆視為落於本發明之範圍內，且所揭示的特定實施例並非用以侷限本發明的範圍。
接著參照第2A圖，其顯示一半導體晶圓之部分剖面圖，此半導體晶圓包含一基板202，以一主體矽晶圓的形式提供。雖第2A顯示為主體矽晶圓，此處所指”半導體基板”可包括任何類型之半導體材料，其中包含主體矽晶圓、二元化合物基板(例如砷化鎵)、三元化合物(例如砷化鎵鋁)、或更高階化合物晶圓以及其他。而且，基板202亦可包括非半導體材料，如絕緣體上矽中之氧化物、部分絕緣體上矽基板、多晶矽、非晶矽、或有機材料以及其他。在一些實施例中，基板202可包括切自矽鑄塊(ingot)之晶圓、其他半導體/非半導體種類、及/或形成於下層上之沈積/成長(例如磊晶的)層。
可提供一或多待圖案化之層於基板202之上以形成一圖案化表面。此層可包括，例如，一介電層204，其包括一聚矽玻璃(PSG：polysilicate glass)，並在一些實施例中，形成於基板202上表面之上。可藉由常見化學氣相沈積、旋塗(spin-on)技術或其他類似技術塗佈介電層204，以及根據本發 明的實施例，可包括氧化矽、氮化矽、氮氧化矽、及其他。在一實施例中，介電層204可為低介電常數材料。在一實施例中，介電層204係由介電常數介於2.9~3.8的低介電常數材料所形成，因此介電層204亦為一低介電常數材料層。在其它實施例中，介電層204可為超低介電常數材料(ULK)，例如介電常數約小於2.5的材料，因此介電層204亦為一超低介電常數材料層。在其它實施例中，電層204可為極低介電常數材料(ELK)，例如介電常數約介於2.5~2.9之間的材料，因此介電層204亦為一極低介電常數材料層。此介電層可包括，例如，碳摻雜二氧化矽，亦稱作有機矽玻璃(organosilicate glass)、以及碳氧化物。低介電材料可包括硼磷矽玻璃、磷矽玻璃、及其他。過渡層206、210覆於介電層204之上，用以提昇介電層204與將形成之犧牲層212之間的附著力。一導體層208包括，例如，鋁、銅、鉬、鉭、鈦、鎢、合金，或前述金屬之氮化物或矽化物，亦可包括於內。
可以各種技術形成待圖案化之層，例如，電漿強化型或低壓型的化學氣相沈積、磊晶生長、物理氣相沈積如濺射、揮發、電鍍、或其他技術。待圖案化之一或多層的厚度會隨使用的材料及特定裝置而有所變動。
考慮到待圖案化之特定層、層厚、應用之光微影材料及技術，沈積一犧牲層212於層202~210之上是較為理想的，例如，一硬罩幕層、一底部抗反射塗層(antireflective coating)214及一頂部抗反射塗層216在待塗佈之光阻層218下。使用犧牲層212係較為理想的，例如在薄光阻層的情況之 下，而待蝕刻所在之層可能需要較深的蝕刻深度，及/或使用之特定蝕刻劑的光阻選擇性差時。在一有使用犧牲層212之實施例中，待形成之光阻圖案可轉換至犧牲層上，並可將犧牲層作為蝕刻其下層之罩幕。合適之犧牲層材料可包括金屬、及前述金屬之氧化物、氮化物，例如，鎢、鈦、氮化鈦、氧化鈦、氧化鋯、三氧化二鋁、氧氮化鋁、氧化鉿、氮氧化矽、非晶碳、及矽氮化物。
最好有一或多層抗反射塗層214及216，否則基板202和/或其下之層在光阻曝光時，將反射相當大量的入射輻射，使得形成的圖案的品質受到不利影響。如此塗層可改進焦距深度、曝光範圍、線寬均勻度、及臨界尺寸的控制。合宜之抗反射塗層包括但不限於：(1)有機抗反射塗層材料，例如但不限於，非晶碳抗反射塗層材料及有機聚合物抗反射塗層材料(例如但不限於聚亞醯胺及聚碸抗反射塗層材料)；(2)含矽介電抗反射材料，例如但不限於，氧化矽及氮氧化矽抗反射塗層材料。在另一實施例中，抗反射塗層214及216可由其他材料形成。
塗佈一光阻層218在基板202上且在抗反射塗層214及216之上，且圖案化220犧牲層212。在圖案化220步驟時，光阻層218及上抗反射層216因而耗損，使一部分的下抗反射層214殘留在犧牲層212之上，如第2B圖所示。接著透過一習知的灰化步驟移除下抗反射層214。下抗反射層214經移除後餘下一獨立且裸露的圖案化犧牲層212。
如第2C圖所示，沈積224一自組裝單層(SAM：self-assembled monolayer)於圖案化犧牲層212之上以形成一自 組裝單蓋層222(a)在圖案化犧牲層212的上表面之上並形成自組裝單層側壁222(b)圍繞於圖案化犧牲層212之側壁。自組裝單層是藉由犧牲層212對於親水頭端基的化學吸收作用，以及隨後疏水尾端基的緩慢二維組織的形成。在一實施例中，可藉由浸泡基板於稀釋的含烷烴硫醇之乙醇中以產生自組裝單層的吸附。也可於氣相下發生吸附。被吸附後的分子一開始為一無序分子群，並立即於犧牲層212之上的第一單層中開始形成結晶或半結晶結構。由於自組裝單層的頭端基對於犧牲層212的金屬具有親合力，自組裝單層會選擇性地沈積於犧牲層212之上，而形成一金屬錯合物(metal complex)，而自組裝單層會直接沈積於犧牲層212之上，並不與犧牲層212下方的氮化物過渡層210反應。自組裝單層可自如烷烴硫醇之乙醇或其他溶液，以旋轉塗佈(spin-coating)沈積。在一實施例中，自組裝單層可形成厚度約16nm，即是指自組裝單蓋層222(a)及自組裝單層側壁222(b)皆係此厚度。然可了解的是，藉由控制自組裝單層中的烷鏈長度可調整自組裝單層的厚度。
第2D圖顯示，在沈積自組裝單層222後，施行一蝕刻以移除在犧牲層212上方的自組裝單層之蓋層部分222(a)以露出圖案化犧牲層212的上表面並留下自組裝單層之側壁部分222(b)。自組裝單層側壁222(b)的高度(H)係根據犧牲層的高度而變動、調整。在一實施例中，高度(H)可為約330埃。第2E圖顯示，在移除自組裝蓋層222(a)後，可透過蝕刻或濕式去光阻(無圖示)移除圖案化犧牲層212，並在有自組裝單層側壁222(b)的情況下形成一由圖案化犧牲層212所引導的第一圖案。
接著如第2F圖所示，施行一蝕刻226步驟以移除導體層208，並中止於過渡層206。過渡層210及第一圖案222(b)會在下一個由第一圖案222(b)所引導的蝕刻步驟時移除，並形成第二圖案，如第2G圖。
第2H圖顯示，沈積230一第二或額外的自組裝單層228在由導體層208所形成之第二圖案之上，以形成一自組裝單蓋層228(a)在導體層208的上表面之上並形成自組裝單層側壁228(b)於導體層208之側壁周圍。
沈積第二自組裝單層228後，接著移除第二自組裝單蓋層228(a)以露出由導體層208形成之第二圖案上表面，留下第二自組裝單層側壁228(b)以形成228之第二圖案配置，其係由第一圖案配置製出的圖案所引導，如第2I圖所示。
於第2J圖中，施行一蝕刻232步驟以移除過渡層206及將介電層204圖案化，在第2K圖中，圖案化步驟實施完成並留下介電層204。
由於此所揭露之製程，第2I圖之半導體裝置200提供一第二圖案配置，其具有第一圖案配置的一半節距。因此以第2A圖中之128奈米(nm)的節距為例，在第2E圖中之節距可減至第一圖案配置的一半64nm(P)。如此應可了解的是，本發明所揭露之範圍係為沈積更多自組裝單層以更進一步減少節距。間隔物的節距因此為微影技術所能達成的最小特徵尺寸的1/2N，其中N為一正整數。
第3圖為根據本發明之數個實施例以形成半導體裝置的流程圖。當本發明所揭露之方法可能係以一連串之動作 或事件的方式表示或敘述，但要注意的是，所表示或敘述之順序非用以限定本發明。例如，某些動作可以不同的順序或同時完成，而非此處所表示或敘述之方式。另外，本發明能夠在沒有這些特定細節情形下實行。且，此處所描述之一或多個動作可分別以一或多個分別的步驟或階段進行。
如第3圖所示，方法300始於步驟302，其提供一包括一些待圖案化層的半導體基板。
步驟304中，施行一微影圖案化以圖案化基板上之層。
步驟306中，以旋轉塗佈的方式沈積一自組裝單層於犧牲層之上表面及側壁，而形成一自組裝單蓋層及自組裝單層側壁。
步驟308中，移除自組裝單蓋層而露出犧牲層，並接著以蝕刻及/或濕式剝除的方式移除犧牲層並形成步驟312中之第一圖案配置。
步驟314中，以第一圖案配置蝕刻導體層已將之圖案化。
步驟316中，移除過渡層及第一圖案。並在步驟318中沈積一第二自組裝單層於導體層之上表面及側壁以形成一自組裝單蓋層及自組裝單層側壁。
步驟320中，藉由蝕刻及/或濕式剝除移除自組裝單蓋層及自組裝單層側壁於以形成第二圖案配置。步驟320的圖案化步驟完成於蝕刻過渡層至低介電常數層中以圖案化該介電層，並結束於此。
要理解的是，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。本揭露內容所包括之更動、潤飾並非用以限定本發明。再者，特定的特徵、結構、或特色能以任何適當方式而與一或多個實施例作結合。另外，此處所用之”包含”、”具有”、”包括”是代表開放式的用語。還有一”實施例”僅是一舉例，而非最佳示範例。亦要了解的是，為了清楚及方便性，各特徵之圖示可能改變尺寸或方向，而其尺寸或方向將明顯地與本揭示中之描繪有所不同。
因此，本發明係有關於製造半導體裝置的方法藉由提供一具有一圖案化表面的半導體基板。此方法更包括沈積一第一自組裝單層於該圖案化表面以形成一第一圖案配置於其上；以及沈積一第二自組裝單層在圖案化表面之上以形成一第二圖案配置。
在另一實施例中，本發明係有關於形成間隔物在半導體基板的方法。此方法包括提供一具有一圖案化犧牲層於其上之一半導體基板。該方法更包括沈積一自組裝單層於此圖案化犧牲層之一上表面及多個側壁外以形成一自組裝單蓋層及自組裝單層側壁，並接著移除自組裝單蓋層及圖案化犧牲層之後，使該多個自組裝單層側壁形成一第一圖案配置。
還有一實施例中，本發明係有關於一種在半導體基板上形成圖案的方法，其包括提供一包括一圖案化基板於其上之一半導體基板，其中該特徵藉由節距定義。此方法更包括形成一自組裝單層之一配置。自組裝單層包括一包含硫醇、 氯、或氟的頭端基，以及一尾端基。此配置提供減少為第一節距一半的第二節距之多個特徵。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧方法
302、304、306、308、312、314、316、318、320、322‧‧‧步驟

Claims (10)

  1. 一種在基板上形成圖案的方法，包括：提供一具有一圖案化表面的半導體基板；沈積一第一自組裝單層於該圖案化表面以在其上形成一間隔物之第一圖案配置；以及沈積一第二自組裝單層在一由該第一圖案配置所造成之圖案之上以在其上形成一第二圖案配置。
  2. 如申請專利範圍第1項所述之在基板上形成圖案的方法，其中該第一圖案配置是由該圖案化表面所引導。
  3. 如申請專利範圍第1項所述之在基板上形成圖案的方法，更包括移除該第一圖案配置以形成由該間隔物之第一圖案配置所造成之該圖案。
  4. 如申請專利範圍第1項所述之在基板上形成圖案的方法，其中該第二圖案配置具有該第一圖案配置的一半節距。
  5. 如申請專利範圍第1項所述之在基板上形成圖案的方法，其中該自組裝單層包括一硫醇、氯、或氟的頭端基。
  6. 一種在基板上形成圖案的方法，包括：提供一包括一圖案化犧牲層之半導體基板；沈積一自組裝單層於該圖案化犧牲層以形成一自組裝單蓋層於該圖案化犧牲層之一上表面及形成多個自組裝單層側壁圍繞該圖案化犧牲層之多個側壁；移除該自組裝單蓋層以露出該圖案化犧牲層之該上表面並留下該多個自組裝單層側壁；以及在移除該自組裝單蓋層之後，移除該圖案化犧牲層使該多 個自組裝單層側壁形成一第一圖案配置。
  7. 如申請專利範圍第6項所述之在基板上形成圖案的方法，更包括施行一蝕刻以形成根據第一圖案配置所引導之第二圖案；以及沈積一額外的自組裝單層於該第二圖案以形成一自組裝單蓋層於該第二圖案之一上表面以及形成多個自組裝單層側壁圍繞於該第二圖案之多個側壁。
  8. 如申請專利範圍第7項所述之在基板上形成圖案的方法，更包括移除該自組裝蓋層以露出該第二圖案之該上表面並留下該多個自組裝側壁以形成第二圖案配置。
  9. 如申請專利範圍第6項所述之在基板上形成圖案的方法，其中該犧牲層包括一金屬，且該自組裝單層之一頭端基對金屬具有專一性。
  10. 如申請專利範圍第9項所述之在基板上形成圖案的方法，其中該自組裝單層包括一包含硫醇、氯、或氟之頭端基。
TW102125344A 2012-08-06 2013-07-16 在基板上形成圖案的方法 TWI501043B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/567,250 US8883646B2 (en) 2012-08-06 2012-08-06 Self-assembled monolayer for pattern formation

Publications (2)

Publication Number Publication Date
TW201407293A true TW201407293A (zh) 2014-02-16
TWI501043B TWI501043B (zh) 2015-09-21

Family

ID=50025911

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125344A TWI501043B (zh) 2012-08-06 2013-07-16 在基板上形成圖案的方法

Country Status (3)

Country Link
US (1) US8883646B2 (zh)
CN (1) CN103578923B (zh)
TW (1) TWI501043B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581348B (zh) * 2015-07-24 2017-05-01 台灣積體電路製造股份有限公司 形成導電特徵的方法
US10115591B2 (en) 2016-02-29 2018-10-30 Tokyo Electron Limited Selective SiARC removal

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449839B2 (en) * 2012-08-06 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
CN103996602B (zh) * 2014-06-09 2016-08-31 上海华力微电子有限公司 一种采用双侧墙工艺形成超低尺寸图形的方法
US9299376B1 (en) 2015-07-28 2016-03-29 Seagate Technology Llc Method of patterning self-assembled monolayer on slider
US9818623B2 (en) 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
US9818640B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in a non-mandrel line of an array of metal lines
US9786545B1 (en) 2016-09-21 2017-10-10 Globalfoundries Inc. Method of forming ANA regions in an integrated circuit
US9818641B1 (en) 2016-09-21 2017-11-14 Globalfoundries Inc. Apparatus and method of forming self-aligned cuts in mandrel and a non-mandrel lines of an array of metal lines
US9852986B1 (en) 2016-11-28 2017-12-26 Globalfoundries Inc. Method of patterning pillars to form variable continuity cuts in interconnection lines of an integrated circuit
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US10002786B1 (en) 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
US9812351B1 (en) * 2016-12-15 2017-11-07 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned continuity cuts
US10074559B1 (en) * 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
CN107239318B (zh) * 2017-06-13 2018-09-04 腾讯科技（深圳）有限公司 应用转换方法、装置及设备
US10678135B2 (en) 2017-12-20 2020-06-09 International Business Machines Corporation Surface treatment of titanium containing hardmasks
CN111542919B (zh) * 2018-01-05 2024-05-10 东京毅力科创株式会社 先进的接触孔图案化的方法
US11139397B2 (en) * 2019-09-16 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal compound layers for semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070212892A1 (en) * 2006-03-07 2007-09-13 Dirk Caspary Method of forming semiconductor device structures using hardmasks
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
KR20090083091A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
KR101145335B1 (ko) * 2010-07-06 2012-05-14 에스케이하이닉스 주식회사 반도체 장치의 콘택 홀 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581348B (zh) * 2015-07-24 2017-05-01 台灣積體電路製造股份有限公司 形成導電特徵的方法
US10115591B2 (en) 2016-02-29 2018-10-30 Tokyo Electron Limited Selective SiARC removal
TWI659259B (zh) * 2016-02-29 2019-05-11 日商東京威力科創股份有限公司 用於選擇性之矽抗反射塗層移除的方法

Also Published As

Publication number Publication date
CN103578923B (zh) 2018-06-08
US8883646B2 (en) 2014-11-11
CN103578923A (zh) 2014-02-12
US20140038428A1 (en) 2014-02-06
TWI501043B (zh) 2015-09-21

Similar Documents

Publication Publication Date Title
TWI501043B (zh) 在基板上形成圖案的方法
US10014175B2 (en) Lithography using high selectivity spacers for pitch reduction
US9129906B2 (en) Self-aligned double spacer patterning process
US10460938B2 (en) Method for patterning a substrate using a layer with multiple materials
US9892933B2 (en) Lithography using multilayer spacer for reduced spacer footing
US20170200641A1 (en) Self-Aligned Double Spacer Patterning Process
CN104124137B (zh) 半导体器件的形成方法
EP3931863A1 (en) Large area metrology and process control for anisotropic chemical etching
US10304744B1 (en) Inverse tone direct print EUV lithography enabled by selective material deposition
US11244866B2 (en) Low dimensional material device and method
US20150147887A1 (en) Mechanisms for forming patterns
US9449839B2 (en) Self-assembled monolayer for pattern formation
US8372752B1 (en) Method for fabricating ultra-fine nanowire
US20230108424A1 (en) Semiconductor Patterning and Resulting Structures
US20170316939A1 (en) Method for Patterning a Substrate Using a Layer with Multiple Materials
CN104124203A (zh) 互连结构的形成方法
US11121026B2 (en) Semiconductor device and method of manufacture
US11887851B2 (en) Method for forming and using mask
US11183395B2 (en) Semiconductor device and fabrication method thereof
US20120104619A1 (en) Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall
CN110993565A (zh) 一种定向自组装制备半导体纳米器件结构的方法
KR100816210B1 (ko) 반도체 장치 형성 방법
CN113948379B (zh) 一种纳米栅的制备方法、纳米栅及应用
US8435875B1 (en) Method for forming T-shaped gate structure
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用