JP2008218507A - 層間絶縁膜および配線構造と、それらの製造方法 - Google Patents

層間絶縁膜および配線構造と、それらの製造方法 Download PDF

Info

Publication number
JP2008218507A
JP2008218507A JP2007050236A JP2007050236A JP2008218507A JP 2008218507 A JP2008218507 A JP 2008218507A JP 2007050236 A JP2007050236 A JP 2007050236A JP 2007050236 A JP2007050236 A JP 2007050236A JP 2008218507 A JP2008218507 A JP 2008218507A
Authority
JP
Japan
Prior art keywords
atoms
gas
layer containing
manufacturing
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007050236A
Other languages
English (en)
Other versions
JP5074059B2 (ja
Inventor
Tadahiro Omi
忠弘 大見
Seiji Yasuda
聖治 安田
Atsutomo Inokuchi
敦智 井ノ口
Takaaki Matsuoka
孝明 松岡
Gohei Kawamura
剛平 川村
Masahiro Nakamura
昌洋 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Zeon Corp
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007050236A priority Critical patent/JP5074059B2/ja
Application filed by Tohoku University NUC, Tokyo Electron Ltd, Nippon Zeon Co Ltd filed Critical Tohoku University NUC
Priority to US12/528,667 priority patent/US20100101834A1/en
Priority to EP08711851A priority patent/EP2117037B1/en
Priority to KR1020097018470A priority patent/KR101107569B1/ko
Priority to CN2008800064491A priority patent/CN101622699B/zh
Priority to PCT/JP2008/053083 priority patent/WO2008105344A1/ja
Priority to TW097106797A priority patent/TW200901320A/zh
Publication of JP2008218507A publication Critical patent/JP2008218507A/ja
Application granted granted Critical
Publication of JP5074059B2 publication Critical patent/JP5074059B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

【課題】 リーク電流の発生や熱アニールによる膜の縮小が抑制された、低誘電率で安定な層間絶縁膜を提供することにある。
【解決手段】 層間絶縁膜は、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層してなり、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有する。
【選択図】 図１

Description

本発明は、半導体素子、半導体チップ搭載基板、配線基板等の基板の多層配線構造において、特に層間絶縁膜の構造に関し、また当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置に関する。さらに本発明は当該多層配線構造の製造方法、ならびに当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置の製造方法に関する。
従来、半導体基板上等の多層配線構造における配線層間の絶縁のために層間絶縁膜が形成されている。
このような多層配線構造において、配線間の寄生容量および配線抵抗による信号遅延の問題が無視できなくなってきており、低誘電率（Ｌｏｗ−ｋ）を持つ層間絶縁膜を用いることが要求され、種々の構造が提案されている（特許文献１、参照）。
特許文献１には、層間絶縁膜として、フルオロカーボン膜（ＣＦ）膜が用いられることが提案され、プラズマ発生用のガスとして、Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒガスを用い、フルオロカーボンガス（以下、ＣＦｘガスと呼ぶ、このＣＦｘガスは、例えば、Ｃ５Ｆ８ガスなどがある）を用いてプラズマ処理装置を用いて成膜されている。そして、特許文献１においては、発生するプラズマの電子密度を調整するために、希ガスに、希釈用としてＮ２，Ｈ２，ＮＨ３を併用しており、これによって良好な密着性と成膜形状を得るとしている。
特開２００２−２２０６６８号公報
低誘電率を持つ層間絶縁膜の一構成例として、比誘電率ｋが２．０〜２．２の、フルオロカーボン膜（以下、ＣＦ膜という。）と、ＣＦ膜のバリア層として比誘電率ｋが３．０程度の、ハイドロカーボン膜（以下、ＣＨ膜という。）とを用い、それらの両膜の組合せにより非常に低い誘電率を持つ層間絶縁膜を得ることが提案されている。
かかる層間絶縁膜は良好な絶縁膜特性を発揮し得るが、更なるデバイスの特性向上のためには、まだまだ誘電率を下げる必要がある。しかしながら、当該層間絶縁膜において、各膜の比誘電率をさらに低下させようとすると、ＣＦ膜では絶縁耐圧が低くなりリーク電流が発生し、ＣＨ膜では熱アニールで膜骨格が分解して膜が縮小してしまう（約６％程度も体積が減少する）という問題があることが判明した。
従って、本発明の一目的は、リーク電流の発生や熱アニールによる膜の縮小が抑制された、低誘電率で安定な層間絶縁膜を提供することにある。
また、本発明の他の目的は、前記層間絶縁膜を製造する方法を提供することにある。
本発明者らは、前記課題を解決すべく鋭意研究した結果、ＣＦ膜にＮ原子を含有させると、従来と比べて相対的に比誘電率が低下し、絶縁耐圧が向上してリーク電流の発生が抑制されること、ＣＨ膜にＳｉ原子を含有させると、従来と比べて相対的に比誘電率が低下し、熱アニールによる膜の縮小が抑制されること、また、それらの膜を積層することにより所望の特性を有する層間絶縁膜が得られることを見出し、本発明を完成させるに至った。
即ち、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層してなり、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、前記いずれか一つの層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする層間絶縁膜が得られる。
また、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成する成膜方法であって、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする成膜方法が得られる。
また、本発明によれば、前記成膜方法において、前記Ｎ原子を含有するフルオロカーボン層を、前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする成膜方法が得られる。
また、本発明によれば、前記成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層することを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする成膜方法が得られる。
また、本発明によれば、前記いずれか一つの成膜方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする成膜方法が得られる。
また、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成するとともに前記層間絶縁膜に導体層を埋設する多層配線構造の製造方法であって、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする多層配線構造の製造方法層が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする多層配線構造の製造方法が得られる。
また、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層した層間絶縁膜に導体を埋設してなる配線構造において、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする配線構造が得られる。
また、本発明によれば、前記配線構造において、前記Ｎ原子を含有するフルオロカーボン層を、前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする配線構造が得られる。
また、本発明によれば、前記配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造が得られる。
また、本発明によれば、前記いずれか一つの配線構造において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造が得られる。
また、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成するとともに、前記層間絶縁膜に導体を埋設する配線構造の製造方法において、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層を、前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、前記いずれか一つの配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造の製造方法が得られる。
また、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層した層間絶縁膜を備えた電子装置において、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする電子装置層間絶縁膜が得られる。
また、本発明によれば、前記電子装置において、前記Ｎ原子を含有するフルオロカーボン層を、前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする電子装置が得られる。
また、本発明によれば、前記電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有する請求項１〜６いずれか記載の電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置が得られる。
また、本発明によれば、前記いずれか一つの電子装置において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置が得られる。
また、本発明によれば、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成する電子装置の製造方法において、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層を、前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置の製造方法が得られる。
また、本発明によれば、前記いずれか一つの電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置の製造方法が得られる。
本発明によれば、低誘電率で安定な半導体装置の層間絶縁膜とその製造方法を提供することができる。
また、本発明によれば、絶縁耐圧が向上しリーク電流が低下し体積縮小の少ない低誘電率層間絶縁膜を備えた配線構造とそれを製造する方法を提供することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の実施の形態による配線構造の一例を示す断面図である。図１に示すように、半導体装置において、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた多層配線構造（配線層間の接続部分１箇所のみを示す）１０では、バリアキャップ層としてのハイドロカーボン膜（以下、ＣＨ膜と呼ぶ）である、Ｓｉ原子を含有する第１のハイドロカーボン層１の上に、フルオロカーボン膜（以下、ＣＦ膜と呼ぶ）としての、Ｎ原子を含有するフルオロカーボン層２が積層されており、その上にさらにバリア層としてのＣＨ膜である、Ｓｉ原子を含有する第２のハイドロカーボン層３が積層され、層間絶縁膜が形成されている。
ここで、前記第１及び第２のハイドロカーボン層１及び３は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有する。一方、前記フルオロカーボン層２としては、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有するのが好ましい。
本明細書における膜（又は層）中の各原子の割合は、Ｘ線光電子分光法（ＸＰＳ）若しくはラザフォード後方散乱系／水素前方散乱法（ＲＢＳ／ＨＦＳ）により求めることができる。
また、前記第１のハイドロカーボン層１と前記フルオロカーボン層２の下部とを貫通してビアホール４が設けられている。このビアホール４の内壁には、Ｃｕ配線６の拡散防止層８として、ニッケルのフッ化物、好ましくは２フッ化ニッケル（ＮｉＦ２で示す）膜を、ＰＶＤでニッケルを成膜しそれをフッ化処理することにより、またはＭＯＣＶＤによって直接、形成されている。
このビアホール４の内に、Ｃｕからなる電極または配線６が形成されている。前記フルオロカーボン層２の残部（上部）と前記ハイドロカーボン層３とを貫通して溝５が設けられ、溝内壁に同様にＣｕ配線７の拡散防止層９として、ニッケルのフッ化物、好ましくは２フッ化ニッケル（ＮｉＦ２で示す）膜が形成されている。この溝５内にＣｕからなる配線導体７がこの溝５に埋め込まれている。
層間絶縁膜全体としての誘電率を従来の層間絶縁膜と比べて大幅に低下させる観点から、前記第１ハイドロカーボン層１及び前記第２ハイドロカーボン層３を構成するＳｉ原子含有ハイドロカーボン層の比誘電率ｋ１としては２．８〜３．０が好ましい。また、同様の観点から、前記フルオロカーボン層２を構成するＮ原子含有フルオロカーボン層の比誘電率ｋ２としては１．５〜２．２が好ましい。
本明細書における膜（又は層）の比誘電率は、水銀プローブ法等により測定することができる。
前記第１及び第２ハイドロカーボン層１及び３を構成するＳｉ原子含有ハイドロカーボン層の厚さとしては、特に限定はないが、通常、１０〜５０ｎｍであり、前記フルオロカーボン層２を構成するＮ原子含有フルオロカーボン層の厚さとしては、特に限定はないが、通常、５０〜５００ｎｍである。
図１においては、Ｓｉ原子を含有する第１ハイドロカーボン層１、Ｎ原子を含有するフルオロカーボン層２、Ｓｉ原子を含有する第２ハイドロカーボン層３の順にＣＨ膜とＣＦ膜を積層してなる層間絶縁膜を示したが、本発明の所望の効果の発現が阻害されない限り、本発明に係るＣＨ膜とＣＦ膜の積層順や積層数は特に限定されるものではなく、また、ＣＨ膜とＣＦ膜との間に任意の材料からなる他の膜が挿入されていてもよい。
図２は本発明の実施の形態によるプラズマ処理装置の一例を示す概略断面図である。図２を参照すると、マイクロ波１７は導波管１２を経て、プラズマ処理装置１０２の容器本体２０の上部に絶縁体板１５を介して設置されたラジアルラインスロットアンテナ（ＲＬＳＡ）２１からその下の絶縁体板１５とシャワープレート２３とを透過して、プラズマ発生領域１６に放射される。プラズマを励起するプラズマ励起用ガスとして、ガス導入管１３を介して、通常、Ａｒガス、Ｘｅガス及びＫｒガスからなる群より選ばれた少なくとも一つの希ガスを上段シャワープレート２３からプラズマ発生領域１６に均一に吹き出させ、そこに放射されるマイクロ波によってプラズマが励起される。
プラズマ処理装置１０２の拡散プラズマ領域に下段シャワープレート２２が設置されている。
ここで、上段シャワープレート２３にガス導入管１３を介して前記希ガスを、下段シャワープレート２２にガス導入管２６からＳｉＨ４ガスを流せば、基板、たとえば、シリコンウェハ１４の表面でシリコン（Ｓｉ）膜が形成される。
また、上段シャワープレート２３から前記希ガスを、下段シャワープレート２２から、Ｃ原子及びＦ原子を含む化合物のガス、通常、フッ化炭素化合物ガスを流せばＣＦ膜が形成される。本発明では、下段シャワープレート２２からフッ化炭素化合物ガスと同時にＮ原子を含むガス（通常、Ｎ２ガス、ＮＦ３ガス、及びＮＨ３ガスからなる群より選ばれた少なくとも一つ）を流してＮ原子含有フルオロカーボン層を形成する。フッ化炭素化合物ガスとしては、特に限定はないが、重合という観点から、式：ＣｐＦｑ（式中、ｐとｑは、ｐ≧４、１．５≦ｑ／ｐ≦２．０を満たす。）で示される化合物からなるガスが好ましく、Ｃ４Ｆ６、Ｃ４Ｆ８及びＣ５Ｆ８からなる群より選ばれた少なくとも一つの化合物からなるガスがより好ましい。Ｃ４Ｆ６としては、例えば、ヘキサフルオロブタジエン及びヘキサフルオロ−２−ブチン等が、Ｃ４Ｆ８としては、例えば、オクタフルオロシクロブタン及びオクタフルオロ−２−ブテン等が、Ｃ５Ｆ８としては、例えば、オクタフルオロシクロペンテン、オクタフルオロ−２−ペンチン、オクタフルオロ−１，４−ペンタジエン、オクタフルオロ−１，３−ペンタジエン、及びオクタフルオロ（イソプレン）等が、それぞれ挙げられる。
一方、上段シャワープレート２３から前記希ガスを、下段シャワープレート２２から、Ｃ原子及びＨ原子を含む化合物のガス、通常、炭化水素化合物ガスとＳｉ原子を含むガス（通常、Ｓｉ２Ｈ６ガス）を流してＳｉ原子含有ハイドロカーボン層を形成する。炭化水素化合物ガスとしては、特に限定はないが、重合という観点から、式：ＣｍＨ２ｍ−２（式中、ｍは４〜６である。）で示される不飽和炭化水素からなるガスが好ましく、Ｃ４Ｈ６、Ｃ５Ｈ８及びＣ６Ｈ１０からなる群より選ばれた少なくとも一つの化合物からなるガスがより好ましい。Ｃ４Ｈ６としては、例えば、ブタジエン、２−ブチン及びシクロブテン等が、Ｃ５Ｈ８としては、例えば、１，３−ペンタジエン、１，４−ペンタジエン、イソプレン、シクロペンテン、１−ペンチン及び２−ペンチン等が、Ｃ６Ｈ１０としては、例えば、３−メチル−１−ペンチン、３，３−ジメチル−１−ブチン及びシクロヘキセン等が、それぞれ挙げられる。
また、処理室３１内の排ガスは、図示しない排気ポートを介して、排気ダクト内を通り、小型ポンプへのいずれかの流入口から、小型ポンプへと夫々導かれる。
次に、本発明の実施の形態による図１の配線構造の製造方法について説明する。この構造を製作するには、まずバリアキャップ層であるＳｉ原子を含有するハイドロカーボン層１、Ｎ原子を含有するフルオロカーボン層２、及び他のバリア層であるＳｉ原子を含有するハイドロカーボン層３をこの順で連続成膜する。この連続成膜は、図２に示されるプラズマ処理装置１０２内において、上段シャワープレート２３に前記希ガスを、下段シャワープレート２２から炭化水素化合物ガスとＳｉ原子を含むガスを流してＳｉ原子を含有するハイドロカーボン層１をＣＶＤ成膜し、次いで下段シャワープレート２２から流すガスをフッ化炭素化合物ガスとＮ原子を含むガスとの混合ガスに切り替えてＮ原子を含有するフルオロカーボン層２をＣＶＤ成膜し、次いで下段シャワープレート２２から流すガスを炭化水素化合物ガスとＳｉ原子を含むガスに切り替えてＳｉ原子を含有するハイドロカーボン層３をＣＶＤ成膜することにより行うことができる。
次に、Ｓｉ原子を含有するハイドロカーボン層１とＮ原子を含有するフルオロカーボン層２の下部とを貫通するビアホール４、およびＮ原子を含有するフルオロカーボン層２の残部（上部）とＳｉ原子を含有するハイドロカーボン層３とを貫通する溝５を形成し、それらの内壁を電極金属の層間絶縁膜への拡散を防止するバリア層として、ニッケルのフッ化物、好ましくは２フッ化ニッケル（ＮｉＦ２で示す）膜８および９を、ＰＶＤでニッケルを成膜しそれをフッ化処理することにより、またはＭＯＣＶＤによって直接、形成する。ビアホール４と溝５の形成は、まず、溝５を形成しその内壁上に所定厚さのマスクをしてビアホール４を形成しても良いし、ビアホール４と同じ内径の孔を貫通させ、次いでビアホール４部分の内部をマスクして上部の穴を広げて溝５としてもよい。その後Ｃｕをビアホール４と溝５とに充填して、導体６および７を形成して層間配線構造１０が完成する。
次に、本発明の実施形態に係るＮ原子含有ＣＦ膜（Ｎ原子含有フルオロカーボン層に相当）及びＳｉ原子含有ＣＨ膜（Ｓｉ原子含有ハイドロカーボン層に相当）の物性についてさらに詳しく説明する。
図３は本発明の実施の形態に係るＮ原子含有ＣＦ膜におけるＮ原子添加による比誘電率ｋ２値の変化を示す図である。なお、図３乃至図６に示されたＮ原子含有ＣＦ膜は、図２の装置において２８０ミリトール（ｍＴｏｒｒ）（＝３７．２Ｐａ）の圧力、１５００Ｗのマイクロ波出力の条件で、基板温度は３５０℃とし、Ａｒの流量を４８０ｓｃｃｍ、Ｃ５Ｆ８（オクタフルオロシクロペンテン）の流量を５０ｓｃｃｍとし、Ｎ原子を含むガスとしてＮ２ガス、ＮＦ３ガス、または両者の混合ガス〔Ｎ２／ＮＦ３＝１／１（体積比）〕を用いてそれらＮ原子を含むガスの流量を変化させてＣＶＤ成膜したものである。
図３に示されるように、Ｎ原子を含むガスを流すことによって、Ｎ原子含有ＣＦ膜のｋ２値が２．２から１．５程度まで低くなることがわかる。ガス別に見ると、ＮＦ３ガスでは比較的少ない流量（６〜８ｓｃｃｍ）で低い誘電率（ｋ＝１．６程度）が得られる。この場合、Ｎ原子含有ＣＦ膜中、Ｎ原子の含有量は約０．７原子％であり、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）は１．０４程度とＦ原子が多くなっている。Ｎ２ガスではその程度の流量では低い誘電率は得られないが、流量を多くしていくと１４〜１６ｓｃｃｍの流量でｋ２＝１．５程度という驚嘆すべき低誘電率が得られている。この場合、Ｎ原子含有ＣＦ膜中、Ｎ原子の含有量は約４．３原子％であり、Ｆ／Ｃ比は０．８５程度である。ＮＦ３ガスとＮ２ガスの混合ガスでは、流量と誘電率の関係は各ガスの中間の傾向である。
図４を参照すると、Ｎ原子を含むガスを流すことによってＮ原子含有ＣＦ膜の絶縁耐圧が２．０ＭＶ／ｃｍから４．０ＭＶ／ｃｍまで、約２倍になることがわかる。ガス別に見ると、ＮＦ３ガスでは比較的少ない流量（６〜８ｓｃｃｍ）で高い耐圧（３．５０ＭＶ／ｃｍ程度）が得られること、Ｎ２ガスではその程度の流量では高い耐圧は得られないが、流量を多くするとより高い耐圧（４．０ＭＶ／ｃｍ程度）が得られることがわかる。両者の混合ガスを用いると、その中間の傾向である。
本明細書における膜（又は層）の絶縁耐圧は、水銀プローブ法等により測定することができる。
図５を参照すると、Ｎ原子を含むガスを流すことによってＮ原子含有ＣＦ膜のリーク電流が低下することがわかる。ガス別に見ると、ＮＦ３ガスでは比較的少ない流量（８ｓｃｃｍ）でリーク電流が小さくなり、Ｎ２ガスではその程度の流量では低いリーク電流は得られないが、流量を多くするとリーク電流を減少させられることがわかる。両者の混合ガスを用いると、やはりその中間の傾向である。
本明細書における膜（又は層）のリーク電流は、水銀プローブ法等により測定することができる。
図６は、ＮＦ３ガスを用いて上記のようにして作製したＮ原子含有ＣＦ膜を４００℃でアニールした場合の残膜率を示す。チャンバー内の圧力を４００ｍＴｏｒｒ（＝５３．２Ｐａ）として成膜した場合、ＮＦ３の流量が６ｓｃｃｍで、ｋ２値が１．５８、残膜率は８６％であった。
本明細書における膜（又は層）の残膜率はアニール前後の膜厚測定により求めることができる。
以上より、フッ化炭素化合物ガスに対するＮ原子を含むガスの使用量を調節することにより、Ｎ原子含有ＣＦ膜の誘電率、絶縁耐圧及びリーク電流量等を適宜調節可能であることが分かる。具体的には、所望のフッ化炭素化合物ガス及びＮ原子を含むガスを用い、図３乃至図６に係る操作条件を参照して適宜条件を調整しＣＦ膜を作製することにより、ＣＦ膜の各種特性を調節可能である。Ｎ原子含有ＣＦ膜の比誘電率ｋ２としては１．５〜２．２が好適であるが、その場合、該ＣＦ膜の絶縁耐圧及びリーク電流量も適当であり、該ＣＦ膜は、Ｆ／Ｃ比が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有しており、かつＮ原子を０．５乃至６原子％含有する。
ＣＦ膜とＣＨ膜とを積層してなる層間絶縁膜において、ＣＦ膜は比較的厚く形成するので、ある程度の残膜率でも実用可能であるが、ＣＨ膜は誘電率も比較的高いから、できるだけ薄く形成しなければならない。そのためにＣＨ膜の残膜率をできるだけ高く、すなわち縮小率をできるだけ小さくしなければならない。次に、本発明に係るＳｉ原子含有ＣＨ膜の物性について説明する。
図７は本発明の実施の形態によるバリア層であるＳｉ原子含有ＣＨ膜のＳｉ原子添加による比誘電率ｋ１値および熱アニールによる膜の縮小率の変化を示す図である。この図に示されたＳｉ原子含有ＣＨ膜は、図２の装置において４０ｍＴｏｒｒ（＝３７．２Ｐａ）の圧力、３０００Ｗのマイクロ波出力の条件で、基板温度は３８０℃とし、Ａｒの流量を２００ｓｃｃｍ、Ｃ４Ｈ６（２−ブチン）ガスとＳｉ２Ｈ６ガスの流量をそれぞれ８０〜２４０ｓｃｃｍおよび２〜５ｓｃｃｍに変化させてＣＶＤ成膜したものである。図７に示すように、Ｃ４Ｈ６ガスの流量が大きいほどｋ１値は改善されるが、一方、Ｓｉ２Ｈ６ガスは多いほどシュリンクは改善される傾向にある。なお、ここでシュリンクとは、（アニール前の膜厚−アニール後の膜厚／（アニール前の膜厚）である。しかしながら、Ｃ４Ｈ６ガスの流量２２０ｓｃｃｍ、Ｓｉ２Ｈ６ガスの流量４．５ｓｃｃｍで、縮小率が０．７％、ｋ１値が２．８８という実用的な値が得られた。このときのリーク電流は２．５×Ｅ−８（Ａ／ｃｍ２）であり（１ＭＶ／ｃｍの際）、膜中のＳｉ原子含有量は７原子％、Ｃ原子含有量は４３原子％、Ｈ原子含有量は４６．９原子％であり、その他にＯ原子が２．９原子％含まれていた。膜の密度は１．２６ｇ／ｃｍ３（＝１２６０ｋｇ／ｍ３）であった。
以上より、炭化水素化合物ガスに対するＳｉ原子を含むガスの使用量を調節することにより、Ｓｉ原子含有ＣＨ膜の誘電率、及び膜の縮小率等を適宜調節可能であることが分かる。具体的には、所望の炭化水素化合物ガス及びＳｉ原子を含むガスを用い、図７に係る操作条件を参照して適宜条件を調整しＣＨ膜を作製することにより、ＣＨ膜の各種特性を調節可能である。Ｓｉ原子含有ＣＨ膜の比誘電率ｋ１としては２．８〜３．０が好適であるが、その場合、膜の縮小率も適当であり、該ＣＨ膜は、Ｈ／Ｃ比が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有しており、かつＳｉ原子を２乃至１０原子％含有する。
以上説明したように、本発明に係る層間絶縁膜およびその製造方法と、配線構造及びその製造方法は、低誘電率の層間絶縁膜および配線構造を備えた半導体装置、配線基板、またはそれらを含む電子装置に最適である。
本発明の実施の形態による配線構造を示す図である。 本発明の実施の形態によるプラズマ処理装置を示す概略断面図である。 本発明の実施の形態に係るＮ原子含有ＣＦ膜におけるＮ原子添加による比誘電率ｋ２値の変化を示す図である。 本発明の実施の形態に係るＮ原子含有ＣＦ膜におけるＮ原子添加による比誘電率ｋ２値の変化を示す図である。 本発明の実施の形態に係るＮ原子含有ＣＦ膜におけるＮ原子添加による比誘電率ｋ２値の変化を示す図である。 本発明の実施の形態に係るＮ原子含有ＣＦ膜におけるＮ原子添加による比誘電率ｋ２値の変化を示す図である。 図７は本発明の実施の形態によるバリア層であるＳｉ原子含有ＣＨ膜のＳｉ原子添加による比誘電率ｋ１値および熱アニールによる膜の縮小率の変化を示す図である。
符号の説明
１ Ｓｉ原子を含有するハイドロカーボン層
２ Ｎ原子を含有するフルオロカーボン層
３ Ｓｉ原子を含有するハイドロカーボン層
４ ビアホール
５ 溝
６ 電極または配線
７ 配線導体（Ｃｕ）
１０ 配線構造
１２ 導波管
１３ ガス導入管
１４ シリコンウェハ
２１ ラジアルラインスロットアンテナ（ＲＬＳＡ）
２２ 下段シャワープレート
２３ 上段シャワープレート
２６ ガス導入管
３１ 処理室

Claims (77)

  1. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層してなり、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする層間絶縁膜。
  2. 請求項１に記載の層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする層間絶縁膜。
  3. 請求項２に記載の層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする層間絶縁膜。
  4. 請求項１〜３の内のいずれか一項に記載の層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする層間絶縁膜。
  5. 請求項１〜４の内のいずれか一項に記載の層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする層間絶縁膜。
  6. 請求項１〜５の内のいずれか一項に記載の層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする層間絶縁膜。
  7. 請求項１〜６の内のいずれか一項に記載の層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする層間絶縁膜。
  8. 請求項１〜７の内のいずれか一項に記載の層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする層間絶縁膜。
  9. 請求項１〜８の内のいずれか一項に記載の層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする層間絶縁膜。
  10. 請求項１〜９の内のいずれか一項に記載の層間絶縁膜において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする層間絶縁膜。
  11. 請求項１〜１０の内のいずれか一項に記載の層間絶縁膜において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする層間絶縁膜。
  12. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成する成膜方法であって、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする成膜方法。
  13. 請求項１２に記載の成膜方法において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする成膜方法。
  14. 請求項１３に記載の成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層することを特徴とする成膜方法。
  15. 請求項１２〜１４の内のいずれか一項に記載の成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする成膜方法。
  16. 請求項１２〜１５の内のいずれか一項に記載の成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする成膜方法。
  17. 請求項１２〜１６の内のいずれか一項に記載の成膜方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする成膜方法。
  18. 請求項１２〜１７の内のいずれか一項に記載の成膜方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする成膜方法。
  19. 請求項１２〜１８の内のいずれか一項に記載の成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする成膜方法。
  20. 請求項１２〜１９の内のいずれか一項に記載の成膜方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする成膜方法。
  21. 請求項１２〜２０の内のいずれか一項に記載の成膜方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする成膜方法。
  22. 請求項１２〜２１の内のいずれか一項に記載の成膜方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする成膜方法。
  23. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成するとともに前記層間絶縁膜に導体層を埋設する多層配線構造の製造方法であって、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする多層配線構造の製造方法。
  24. 請求項２３に記載の多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする多層配線構造の製造方法。
  25. 請求項２４に記載の多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする多層配線構造の製造方法。
  26. 請求項２３〜２５の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする多層配線構造の製造方法。
  27. 請求項２３〜２６の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする多層配線構造の製造方法。
  28. 請求項２３〜２７の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする多層配線構造の製造方法。
  29. 請求項２３〜２８の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする多層配線構造の製造方法。
  30. 請求項２３〜２９の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする多層配線構造の製造方法。
  31. 請求項２３〜３０の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする多層配線構造の製造方法。
  32. 請求項２３〜３１の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする多層配線構造の製造方法。
  33. 請求項２３〜３２の内のいずれか一項に記載の多層配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする多層配線構造の製造方法。
  34. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層した層間絶縁膜に導体を埋設してなる配線構造において、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする配線構造。
  35. 請求項３４に記載の配線構造において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする配線構造。
  36. 請求項３５に記載の配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする配線構造。
  37. 請求項３４〜３６の内のいずれか一項に記載の配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする配線構造。
  38. 請求項３４〜３７の内のいずれか一項に記載の配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする配線構造。
  39. 請求項３４〜３８の内のいずれか一項に記載の配線構造において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする配線構造。
  40. 請求項３４〜３９の内のいずれか一項に記載の配線構造において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする配線構造。
  41. 請求項３４〜４０の内のいずれか一項に記載の配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする配線構造。
  42. 請求項３４〜４１の内のいずれか一項に記載の配線構造において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする配線構造。
  43. 請求項３４〜４２の内のいずれか一項に記載の配線構造において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造。
  44. 請求項３４〜４３の内のいずれか一項に記載の配線構造において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造。
  45. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成するとともに、前記層間絶縁膜に導体を埋設する配線構造の製造方法において、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする配線構造の製造方法。
  46. 請求項４５に記載の配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする配線構造の製造方法。
  47. 請求項４６に記載の配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする配線構造の製造方法。
  48. 請求項４５〜４７の内のいずれか一項に記載の配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする配線構造の製造方法。
  49. 請求項４５〜４８の内のいずれか一項に記載の配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする配線構造の製造方法。
  50. 請求項４５〜４９の内のいずれか一項に記載の配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする配線構造の製造方法。
  51. 請求項４５〜５０の内のいずれか一項に記載の配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする配線構造の製造方法。
  52. 請求項４５〜５１の内のいずれか一項に記載の配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする配線構造の製造方法。
  53. 請求項４５〜５２の内のいずれか一項に記載の配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする配線構造の製造方法。
  54. 請求項４５〜５３の内のいずれか一項に記載の配線構造の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造の製造方法。
  55. 請求項４５〜５４の内のいずれか一項に記載の配線構造の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする配線構造の製造方法。
  56. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層した層間絶縁膜を備えた電子装置において、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする電子装置。
  57. 請求項５６に記載の電子装置において、前記Ｎ原子を含有するフルオロカーボン層を前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする電子装置。
  58. 請求項５７に記載の電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層を前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする電子装置。
  59. 請求項５６〜５８の内のいずれか一項に記載の電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする電子装置。
  60. 請求項５６〜５９の内のいずれか一項に記載の電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする電子装置。
  61. 請求項５６〜６０の内のいずれか一項に記載の電子装置において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする電子装置。
  62. 請求項５６〜６１の内のいずれか一項に記載の電子装置において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする電子装置。
  63. 請求項５６〜６２の内のいずれか一項に記載の電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする電子装置。
  64. 請求項５６〜６３の内のいずれか一項に記載の電子装置において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする電子装置。
  65. 請求項５６〜６４の内のいずれか一項に記載の電子装置において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置。
  66. 請求項５６〜６５の内のいずれか一項に記載の電子装置において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置。
  67. Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層して層間絶縁膜を形成する電子装置の製造方法において、前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有することを特徴とする電子装置の製造方法。
  68. 請求項６７に記載の電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層を、前記Ｓｉ原子を含有するハイドロカーボン層上に積層してなることを特徴とする電子装置の製造方法。
  69. 請求項６８に記載の電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層を、前記Ｎ原子を含有するフルオロカーボン層上にさらに積層してなることを特徴とする電子装置の製造方法。
  70. 請求項６７〜６９の内のいずれか一項に記載の電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の比誘電率ｋ１は２．８〜３．０であることを特徴とする電子装置の製造方法。
  71. 請求項６７〜７０の内のいずれか一項に記載の電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層はＳｉ原子を２乃至１０原子％含有することを特徴とする電子装置の製造方法。
  72. 請求項６７〜７１の内のいずれか一項に記載の電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の比誘電率ｋ２は１．５〜２．２であることを特徴とする電子装置の製造方法。
  73. 請求項６７〜７２の内のいずれか一項に記載の電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ｃ原子数に対するＦ原子数の比（Ｆ／Ｃ）が０．８乃至１．１となる割合でＦ原子とＣ原子とを含有し、かつＮ原子を０．５乃至６原子％含有することを特徴とする電子装置の製造方法。
  74. 請求項６７〜７３の内のいずれか一項に記載の電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層の厚さは１０〜５０ｎｍであることを特徴とする電子装置の製造方法。
  75. 請求項６７〜７４の内のいずれか一項に記載の電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層の厚さは５０〜５００ｎｍであることを特徴とする電子装置の製造方法。
  76. 請求項６７〜７５の内のいずれか一項に記載の電子装置の製造方法において、前記Ｓｉ原子を含有するハイドロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＨ原子を含む少なくとも一種のガスとＳｉ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置の製造方法。
  77. 請求項６７〜７６の内のいずれか一項に記載の電子装置の製造方法において、前記Ｎ原子を含有するフルオロカーボン層は、Ａｒガス、ＸｅガスおよびＫｒガスからなる群より選ばれた少なくとも一つのガスを用いて発生させたプラズマ中で、Ｃ原子およびＦ原子を含む少なくとも一種のガスとＮ原子を含むガスとを用いてＣＶＤ形成されたものであることを特徴とする電子装置の製造方法。
JP2007050236A 2007-02-28 2007-02-28 層間絶縁膜および配線構造と、それらの製造方法 Expired - Fee Related JP5074059B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007050236A JP5074059B2 (ja) 2007-02-28 2007-02-28 層間絶縁膜および配線構造と、それらの製造方法
EP08711851A EP2117037B1 (en) 2007-02-28 2008-02-22 Interlayer insulation film, and methods for production thereof
KR1020097018470A KR101107569B1 (ko) 2007-02-28 2008-02-22 층간 절연막, 층간 절연막을 구비하는 전자 디바이스, 전자 디바이스의 제조 방법 및 층간 절연막의 성막 방법
CN2008800064491A CN101622699B (zh) 2007-02-28 2008-02-22 层间绝缘膜和布线构造及它们的制造方法
US12/528,667 US20100101834A1 (en) 2007-02-28 2008-02-22 Interlayer insulation film, interconnect structure, and methods of manufacturing them
PCT/JP2008/053083 WO2008105344A1 (ja) 2007-02-28 2008-02-22 層間絶縁膜および配線構造と、それらの製造方法
TW097106797A TW200901320A (en) 2007-02-28 2008-02-27 Interlayer insulating film and wiring structure, and methods of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007050236A JP5074059B2 (ja) 2007-02-28 2007-02-28 層間絶縁膜および配線構造と、それらの製造方法

Publications (2)

Publication Number Publication Date
JP2008218507A true JP2008218507A (ja) 2008-09-18
JP5074059B2 JP5074059B2 (ja) 2012-11-14

Family

ID=39721179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007050236A Expired - Fee Related JP5074059B2 (ja) 2007-02-28 2007-02-28 層間絶縁膜および配線構造と、それらの製造方法

Country Status (7)

Country Link
US (1) US20100101834A1 (ja)
EP (1) EP2117037B1 (ja)
JP (1) JP5074059B2 (ja)
KR (1) KR101107569B1 (ja)
CN (1) CN101622699B (ja)
TW (1) TW200901320A (ja)
WO (1) WO2008105344A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099300A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JP2019135325A (ja) * 2015-03-13 2019-08-15 株式会社村田製作所 原子層堆積阻害材料

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055644A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011181672A (ja) * 2010-03-01 2011-09-15 Taiyo Nippon Sanso Corp 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107023A (ja) * 1996-07-03 1998-04-24 Novellus Syst Inc 置換フッ化炭化水素重合体層の蒸着方法
JP2006286932A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2002220668A (ja) 2000-11-08 2002-08-09 Daikin Ind Ltd 成膜ガスおよびプラズマ成膜方法
EP1504138A2 (en) * 2002-05-08 2005-02-09 Applied Materials, Inc. Method for using low dielectric constant film by electron beam
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
JP4904482B2 (ja) * 2005-01-18 2012-03-28 国立大学法人東北大学 半導体装置
US7923819B2 (en) 2006-11-09 2011-04-12 National Iniversity Corporation Tohoku University Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107023A (ja) * 1996-07-03 1998-04-24 Novellus Syst Inc 置換フッ化炭化水素重合体層の蒸着方法
JP2006286932A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099300A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JPWO2013099300A1 (ja) * 2011-12-28 2015-04-30 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JP2019135325A (ja) * 2015-03-13 2019-08-15 株式会社村田製作所 原子層堆積阻害材料

Also Published As

Publication number Publication date
CN101622699A (zh) 2010-01-06
EP2117037B1 (en) 2012-12-19
KR101107569B1 (ko) 2012-01-25
US20100101834A1 (en) 2010-04-29
EP2117037A4 (en) 2010-10-20
TW200901320A (en) 2009-01-01
EP2117037A1 (en) 2009-11-11
KR20090108659A (ko) 2009-10-15
JP5074059B2 (ja) 2012-11-14
CN101622699B (zh) 2012-10-10
WO2008105344A1 (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
TW493244B (en) Semiconductor device and method of manufacturing the same
JP5320570B2 (ja) 層間絶縁膜、配線構造および電子装置と、それらの製造方法
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
US20030036280A1 (en) Low dielectric constant etch stop films
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
JP2005033203A (ja) シリコンカーバイド膜の形成方法
JP5074059B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法
KR20090085645A (ko) 성막 방법, 성막 장치 및 기억 매체, 그리고 반도체 장치
JP5714004B2 (ja) プラズマ処理方法
US20090026587A1 (en) Gradient deposition of low-k cvd materials
JP2004200203A (ja) 半導体装置及びその製造方法
US7682989B2 (en) Formation of a silicon oxide interface layer during silicon carbide etch stop deposition to promote better dielectric stack adhesion
KR20110055643A (ko) 절연막 재료, 이 절연막 재료를 이용한 성막 방법 및 절연막
US20110127075A1 (en) Interlayer insulating film, wiring structure, and methods of manufacturing the same
JP2002134494A (ja) 半導体装置およびその製造方法
JP3716218B2 (ja) 配線構造及びその形成方法
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置
KR101017052B1 (ko) 반도체소자의 층간절연막 형성방법
JPH11233500A (ja) 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
JP2009177023A (ja) 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
WO2011108456A1 (ja) 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法
JP2010287653A (ja) 半導体装置およびその製造方法
WO2009040670A2 (en) Semiconductor device and manufacturing method therefor
JP2007049069A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees