JP2011181672A - 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法 - Google Patents

低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法 Download PDF

Info

Publication number
JP2011181672A
JP2011181672A JP2010044263A JP2010044263A JP2011181672A JP 2011181672 A JP2011181672 A JP 2011181672A JP 2010044263 A JP2010044263 A JP 2010044263A JP 2010044263 A JP2010044263 A JP 2010044263A JP 2011181672 A JP2011181672 A JP 2011181672A
Authority
JP
Japan
Prior art keywords
dielectric constant
insulating film
low dielectric
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010044263A
Other languages
English (en)
Inventor
Hideji Shimizu
秀治 清水
Shuji Nagano
修次 永野
Yoshi Ohashi
芳 大橋
Takeshi Kada
武史 加田
Hisakatsu Sugawara
久勝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TRI Chemical Laboratorories Inc
Taiyo Nippon Sanso Corp
Original Assignee
TRI Chemical Laboratorories Inc
Taiyo Nippon Sanso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRI Chemical Laboratorories Inc, Taiyo Nippon Sanso Corp filed Critical TRI Chemical Laboratorories Inc
Priority to JP2010044263A priority Critical patent/JP2011181672A/ja
Priority to PCT/JP2011/054303 priority patent/WO2011108456A1/ja
Priority to TW100106345A priority patent/TW201144473A/zh
Priority to KR1020127024085A priority patent/KR20130038810A/ko
Priority to US13/582,029 priority patent/US20120328798A1/en
Priority to CN2011800117927A priority patent/CN102906865A/zh
Publication of JP2011181672A publication Critical patent/JP2011181672A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低誘電率化と、絶縁膜破壊、エレクトロマイグレーションやストレスマイグレーションの抑制という性能を備える低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法を提供する。
【解決手段】プラズマＣＶＤ法によって形成された低誘電率層間絶縁膜であって、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下であることを特徴とする低誘電率層間絶縁膜を採用する。また、プラズマＣＶＤ法によって、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下である低誘電率層間絶縁膜の成膜方法であって、前記プラズマＣＶＤ法によって成膜する際に、絶縁膜材料として炭化水素を用いないことを特徴とする低誘電率層間絶縁膜の成膜方法を採用する。
【選択図】なし

Description

本発明は、低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法に関するものである。
近年、半導体装置の高集積化に伴い、配線層が微細化されてきているが、微細な配線層を用いると、配線層における信号遅延の影響が大きくなり、信号伝送速度の高速化を妨げるという問題が指摘されている。この信号遅延は、配線層の抵抗と配線層間容量に比例することから、高速化を実現するためには、配線層の低抵抗化と、配線層間容量の低減が求められてきている。
そのため、最近では配線層を構成する材料として、従来のアルミニウムから抵抗率の低い銅が用いられてきており、加えて配線層間容量を減らすために、比誘電率の低い層間絶縁膜が用いられてきている。
例えば、ＳｉＯ２膜は４．１、ＳｉＯＦ膜は３．７の比誘電率を有するが、さらに比誘電率の低いＳｉＯＣＨ膜や有機膜を用いるようになってきている。
しかしながら、ＳｉＯＣＨ膜や有機膜には多くの空孔や空隙が形成されているため、配線の銅が絶縁膜内を拡散しやすく、この銅の拡散は、絶縁破壊の要因となり、配線の信頼性低下につながっている。
そこで、銅の拡散を防ぐために、銅配線の周辺には拡散バリア性を持つ空孔や空隙の少ない絶縁膜（以下、バリア膜という。）が成膜されることが多い。このバリア膜についても、空孔や空隙を増やすことなく、拡散バリア性を保ったまま低誘電率化することが求められている（特許文献１、特許文献２参照）。
また、多層配線構造を形成する過程においては、ＳｉＯＣＨ膜や有機膜、バリア膜などの絶縁膜に対して、エッチング工程、洗浄工程、研磨工程といった処理が施される。したがって、これらの処理に対して、絶縁膜同士及び金属絶縁膜間が剥離しないような密着性が求められる。そして、密着性は主に絶縁膜の機械的強度に起因していることが広く知られている（非特許文献１、非特許文献２参照）。また、絶縁膜が損傷することを防ぐためには、密着性も含めて機械的強度が高いことが求められている（特許文献３参照）。しかしながら、絶縁膜中に空孔や空隙が形成された絶縁膜は、機械強度が低いという問題点が指摘されている。
特開２００６−２９４６７１号公報 特開２００９−１７６８９８号公報 国際公開第０６−０７５５７８号公報
Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＤＭＥＴＡ２００８、２００８年、ｐｐ３４−３５ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ ＡＭＣ ＸＸＩＶ ２００９ Ｍａｔｅｒｉａｌ Ｒｅｓｅｒｃｈ Ｓｏｃｉｅｔｙ、ｐｐ３８１−３８６
ところで、ＳｉＯＣＨ膜などの低誘電率層間絶縁膜は、空孔や空隙を多く設けることによって低誘電率化を達成している。しかしながら、従来の低誘電率層間絶縁膜は、空孔や空隙が多いことからガス及び金属のバリア性が劣っているという問題点があった。また、従来の低誘電率層間絶縁膜は凝集エネルギーが弱く、別組成の膜との密着性が劣っているという問題点があった。
そして、バリア性や密着性が劣っていると、絶縁膜破壊、エレクトロマイグレーション、ストレスマイグレーション等の原因となり、配線の信頼性を低下させることとなる。
このような背景の下、低誘電率化と、絶縁膜破壊、エレクトロマイグレーションやストレスマイグレーションの抑制という性能を備える層間絶縁膜が要望されていたが、両立は困難であるとして、有効適切なものが提供されていないのが実情であった。
上記課題を解決するため、請求項１に係る発明は、プラズマＣＶＤ法によって形成された低誘電率層間絶縁膜であって、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下であることを特徴とする低誘電率層間絶縁膜である。
請求項２に係る発明は、前記低誘電率層間絶縁膜が、珪素に対する炭素の比率が３．０以上であることを特徴とする請求項１に記載の低誘電率層間絶縁膜である。
請求項３に係る発明は、前記低誘電率層間絶縁膜が、比誘電率が３．５以下であることを特徴とする請求項１または請求項２に記載の低誘電率層間絶縁膜である。
請求項４に係る発明は、前記低誘電率層間絶縁膜が、金属、水分、酸素のうち少なくとも１つの物質の拡散を防止することを特徴とする請求項１ないし請求項３のいずれか１項に記載の低誘電率層間絶縁膜である。
請求項５に係る発明は、前記低誘電率層間絶縁膜が、珪素、炭素、水素からなることを特徴とする請求項１ないし請求項４のいずれか１項に記載の低誘電率層間絶縁膜である。
請求項６に係る発明は、プラズマＣＶＤ法によって、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下である低誘電率層間絶縁膜の成膜方法であって、前記プラズマＣＶＤ法によって成膜する際に、絶縁膜材料として炭化水素を用いないことを特徴とする低誘電率層間絶縁膜の成膜方法である。
請求項７に係る発明は、前記プラズマＣＶＤ法によって成膜する際に、絶縁膜材料としてイソブチルトリメチルシラン、ジイソブチルジメチルシラン、または５−シラスピロ［４，４］ノナンを用いることを特徴とする請求項１ないし請求項４のいずれか１項に記載の低誘電率層間絶縁膜の成膜方法である。
本発明により、低誘電率化とバリア性、密着性の向上を同時に満たすことができ、絶縁破壊、エレクトロマイグレーションやストレスマイグレーションを抑制した上で、信頼性を向上させることができる。
図１は、本発明の実施形態に用いられる成膜装置の一例を示す概略構成図である。 図２は、比誘電率と、珪素に対する炭素の比率（Ｃ／Ｓｉ比）と、バリア性の関係を示すグラフである。
以下、本発明を適用した一実施形態である低誘電率層間絶縁膜について詳しく説明する。
本実施形態の低誘電率層間絶縁膜は、プラズマＣＶＤ法によって形成されるものであり、基板上に多層配線構造等を形成する際に、金属、水分、酸素のうち少なくとも１つの物質の拡散を防止することを目的として成膜される膜である。例えば、配線層として銅を用いた際の銅拡散バリア膜として用いられるものである。
低誘電率層間絶縁膜は、少なくとも炭素と珪素を含んだ膜であり、具体的には、ＳｉＣＨ膜、ＳｉＯＣＨ膜、またはＳｉＣＮ膜などを挙げることができる。また、珪素に対する炭素の比率は２．５以上に形成されており、３．０以上に形成されていることがより好ましい。また、低誘電率層間絶縁膜は、珪素、炭素、酸素、窒素、水素から構成されていることが好ましく、珪素、炭素、水素から構成されていることがより好ましい。
また、比誘電率が３．８以下になるように形成されており、３．５以下になるように形成されているのがより好ましい。
次に、本実施形態の低誘電率層間絶縁膜の成膜方法について説明する。
本実施形態の成膜方法は、絶縁膜材料を用いてプラズマＣＶＤ法による成膜方法であり、絶縁膜材料としては、成膜される低誘電率層間絶縁膜が、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下であればどのようなものを用いても構わないが、例えば下記の材料を用いることができる。
１−１−ジビニル−１−シラシクロペンタン、１−１−ジアリル−１−シラシクロペンタン、１−１−ジエチニル−１−シラシクロブタン、１−１−ジビニル−１−シラシクロブタン、１−１−ジ−１−プロピニル−１−シラシクロブタン、１−１−ジ−２−プロピニル−１−シラシクロブタン、１−１−ジプロペニル−１−シラシクロブタン、１−１−ジアリル−１−シラシクロブタン、１−１−ジプロピル−１−シラシクロブタン、１−１−ジイソプロピル−１−シラシクロブタン、１−１−ジ−１−ブチニル−１−シラシクロブタン、１−１−ジ−２−ブチニル−１−シラシクロブタン、１−１−ジ−３−ブチニル−１−シラシクロブタン、１−１−ジ−１−ブテニル−１−シラシクロブタン、１−１−ジ−２−ブテニル−１−シラシクロブタン、１−１−ジ−３−ブテニル−１−シラシクロブタン、１−１−ジシクロブチル−１−シラシクロブタン、１−１−ジブチル−１−シラシクロブタン、１−１−ジ−ｓ−ブチル−１−シラシクロブタン、１−１−ジ−ｔ−ブチル−１−シラシクロブタン、１−１−ジ−１−ペンチニル−１−シラシクロブタン、１−１−ジ−２−ペンチニル−１−シラシクロブタン、１−１−ジ−３−ペンチニル−１−シラシクロブタン、１−１−ジ−１−ペンテニル−１−シラシクロブタン、１−１−ジ−２−ペンテニル−１−シラシクロブタン、１−１−ジ−３−ペンテニル−１−シラシクロブタン、１−１−ジ−４−ペンテニル−１−シラシクロブタン、１−１−ジシクロペンチル−１−シラシクロブタン、１−１−ジペンチル−１−シラシクロブタン、１−１−ジ−ｔ−ペンチル−１−シラシクロブタン、１−１−ジエチニル−１−シラシクロペンタン、１−１−ジビニル−１−シラシクロペンタン、１−１−ジ−１−プロピニル−１−シラシクロペンタン、１−１−ジ−２−プロピニル−１−シラシクロペンタン、１−１−ジプロペニル−１−シラシクロペンタン、１−１−ジアリル−１−シラシクロペンタン、１−１−ジプロピル−１−シラシクロペンタン、１−１−ジイソプロピル−１−シラシクロペンタン、１−１−ジ−１−ブチニル−１−シラシクロペンタン、１−１−ジ−２−ブチニル−１−シラシクロペンタン、１−１−ジ−３−ブチニル−１−シラシクロペンタン、１−１−ジ−１−ブテニル−１−シラシクロペンタン、１−１−ジ−２−ブテニル−１−シラシクロペンタン、１−１−ジ−３−ブテニル−１−シラシクロペンタン、１−１−ジシクロブチル−１−シラシクロペンタン、１−１−ジブチル−１−シラシクロペンタン、１−１−ジ−ｓ−ブチル−１−シラシクロペンタン、１−１−ジ−ｔ−ブチル−１−シラシクロペンタン、１−１−ジ−１−ペンチニル−１−シラシクロペンタン、１−１−ジ−２−ペンチニル−１−シラシクロペンタン、１−１−ジ−３−ペンチニル−１−シラシクロペンタン、１−１−ジ−１−ペンテニル−１−シラシクロペンタン、１−１−ジ−２−ペンテニル−１−シラシクロペンタン、１−１−ジ−３−ペンテニル−１−シラシクロペンタン、１−１−ジ−４−ペンテニル−１−シラシクロペンタン、１−１−ジシクロペンチル−１−シラシクロペンタン、１−１−ジペンチル−１−シラシクロペンタン、１−１−ジ−ｔ−ペンチル−１−シラシクロペンタン、１−１−ジエチニル−１−シラシクロヘキサン、１−１−ジビニル−１−シラシクロヘキサン、１−１−ジ−１−プロピニル−１−シラシクロヘキサン、１−１−ジ−２−プロピニル−１−シラシクロヘキサン、１−１−ジプロペニル−１−シラシクロヘキサン、１−１−ジアリル−１−シラシクロヘキサン、１−１−ジプロピル−１−シラシクロヘキサン、１−１−ジイソプロピル−１−シラシクロヘキサン、１−１−ジ−１−ブチニル−１−シラシクロヘキサン、１−１−ジ−２−ブチニル−１−シラシクロヘキサン、１−１−ジ−３−ブチニル−１−シラシクロヘキサン、１−１−ジ−１−ブテニル−１−シラシクロヘキサン、１−１−ジ−２−ブテニル−１−シラシクロヘキサン、１−１−ジ−３−ブテニル−１−シラシクロヘキサン、１−１−ジシクロブチル−１−シラシクロヘキサン、１−１−ジブチル−１−シラシクロヘキサン、１−１−ジ−ｓ−ブチル−１−シラシクロヘキサン、１−１−ジ−ｔ−ブチル−１−シラシクロヘキサン、１−１−ジ−１−ペンチニル−１−シラシクロヘキサン、１−１−ジ−２−ペンチニル−１−シラシクロヘキサン、１−１−ジ−３−ペンチニル−１−シラシクロヘキサン、１−１−ジ−１−ペンテニル−１−シラシクロヘキサン、１−１−ジ−２−ペンテニル−１−シラシクロヘキサン、１−１−ジ−３−ペンテニル−１−シラシクロヘキサン、１−１−ジ−４−ペンテニル−１−シラシクロヘキサン、１−１−ジシクロペンチル−１−シラシクロヘキサン、１−１−ジペンチル−１−シラシクロヘキサン、１−１−ジ−ｔ−ペンチル−１−シラシクロヘキサン、１−１−ジエチニル−１−シラシクロヘプタン、１−１−ジビニル−１−シラシクロヘプタン、１−１−ジ−１−プロピニル−１−シラシクロヘプタン、１−１−ジ−２−プロピニル−１−シラシクロヘプタン、１−１−ジプロペニル−１−シラシクロヘプタン、１−１−ジアリル−１−シラシクロヘプタン、１−１−ジプロピル−１−シラシクロヘプタン、１−１−ジイソプロピル−１−シラシクロヘプタン、１−１−ジ−１−ブチニル−１−シラシクロヘプタン、１−１−ジ−２−ブチニル−１−シラシクロヘプタン、１−１−ジ−３−ブチニル−１−シラシクロヘプタン、１−１−ジ−１−ブテニル−１−シラシクロヘプタン、１−１−ジ−２−ブテニル−１−シラシクロヘプタン、１−１−ジ−３−ブテニル−１−シラシクロヘプタン、１−１−ジシクロブチル−１−シラシクロヘプタン、１−１−ジブチル−１−シラシクロヘプタン、１−１−ジ−ｓ−ブチル−１−シラシクロヘプタン、１−１−ジ−ｔ−ブチル−１−シラシクロヘプタン、１−１−ジ−１−ペンチニル−１−シラシクロヘプタン、１−１−ジ−２−ペンチニル−１−シラシクロヘプタン、１−１−ジ−３−ペンチニル−１−シラシクロヘプタン、１−１−ジ−１−ペンテニル−１−シラシクロヘプタン、１−１−ジ−２−ペンテニル−１−シラシクロヘプタン、１−１−ジ−３−ペンテニル−１−シラシクロヘプタン、１−１−ジ−４−ペンテニル−１−シラシクロヘプタン、１−１−ジシクロペンチル−１−シラシクロヘプタン、１−１−ジペンチル−１−シラシクロヘプタン、１−１−ジ−ｔ−ペンチル−１−シラシクロヘプタン、イソブチルトリメチルシラン、ジイソブチルジメチルシラン、トリイソブチルメチルシラン、トリイソブチルシラン、５−シラスピロ［４，４］ノナン、５−シラスピロ［４，３］オクタン、６−シラスピロ［５，４］デカンなどである。
上記絶縁膜材料の中では、特にイソブチルトリメチルシラン、ジイソブチルジメチルシラン、または５−シラスピロ［４，４］ノナンを用いることが好ましい。
また、絶縁膜材料としては、炭化水素を用いないことが好ましい。
上記絶縁膜材料は、１種類のみを単独で用いても構わず、また２種類以上を用いても構わない。２種類以上の絶縁膜材料を混合して使用する場合の混合比率は、特に限定されず、得られる低誘電率層間絶縁膜が、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下であればどのように組み合わせても構わない。
また、成膜の際に、上記絶縁膜材料にキャリアガスを添加して成膜することもできる。この場合は、成膜装置のチャンバー内に送り込まれ、成膜に供されるガスが、絶縁膜材料からなるガスの他に、キャリアガスが混合された混合ガスとなることがある。もっとも、金属、水分、または酸素の拡散防止性を向上させるためには、キャリアガスを用いないことが望ましい。
なお、キャリアガスには、酸素を含まないガス、例えばヘリウム、アルゴン、クリプトン、キセノン等の希ガスの他に、窒素、水素などが挙げられるが、これらに特に限定されるものではない。キャリアガスには、１種類のみを単独で用いても構わず、また２種類以上を用いても構わず、絶縁膜材料を含めてその混合割合に特に限定はない。
絶縁膜材料およびキャリアガスが常温で気体状であればそのまま用いることができ、液体状のものであればヘリウムなどの不活性ガスを用いたバブリングによる気化、気化器による気化、または加熱による気化によってガス化して用いる。
プラズマＣＶＤ法自体は周知のものを用いることができ、例えば図１に示すような平行平板型の成膜装置１などを使用して成膜することができる。
図１に示したプラズマ成膜装置１は、減圧可能なチャンバー２を備え、このチャンバー２は、排気管３、開閉弁４を介して排気ポンプ５に接続されている。また、チャンバー２には、図示しない圧力計が備えられ、チャンバー２内の圧力が測定できるようになっている。チャンバー２内には、相対向する一対の平板状の上部電極６と下部電極７とが設けられている。上部電極６は、高周波電源８に接続され、上部電極６に高周波電流が印加されるようになっている。
下部電極７は、基板９を載置する載置台を兼ねており、その内部にはヒーター１０が内蔵され、基板を加熱できるようになっている。
また、上部電極６には、ガス供給配管１１が接続されている。このガス供給配管１１には、図示しない成膜用ガス供給源が接続され、この成膜用ガス供給装置からの成膜用のガスが供給され、このガスは上部電極６内に形成された複数の貫通孔を通って、下部電極７に向けて拡散しつつ流れ出るようになっている。
また、上記成膜用ガス供給源には、上述の絶縁膜材料を気化する気化装置と、その流量を調整する流量調整弁を備えるとともに、キャリアガスを供給する供給装置が設けられており、これらのガスもガス供給配管１１を流れて、上部電極６からチャンバー２内に流れ出るようになっている。
プラズマ成膜装置のチャンバー２内の下部電極７上に基板９を置き、成膜用ガス供給源から上記成膜用ガスをチャンバー２内に送り込む。高周波電源８から高周波電流を上部電極６に印加して、チャンバー２内にプラズマを発生させる。これにより、基板９上に上記成膜用ガスから気相化学反応により生成した絶縁膜が形成される。
基板９には、主にシリコンウェーハからなるものが用いられるが、このシリコンウェーハ上にはあらかじめ形成された他の絶縁膜、導電膜、配線構造などが存在していてもよい。
プラズマＣＶＤ法としては、平行平板型の他に、ＩＣＰプラズマ、ＥＣＲプラズマ、マグネトロンプラズマ、高周波プラズマ、マイクロ波プラズマ、容量結合プラズマ、誘導結合プラズマなどを用いることが可能であり、平行平板型装置の下部電極にも高周波を導入する２周波励起プラズマを使用することもできる。
このプラズマ成膜装置における成膜条件は、用いる絶縁膜材料によって異なるため、以下の範囲が好適ではあるが、この限りではない。
絶縁膜材料流量 ：２０〜１００ｃｃ／分 （２種以上の場合は合計量である）
キャリアガス流量 ：０〜５０ｃｃ／分
圧力 ：１Ｐａ〜１３３０Ｐａ
ＲＦパワー ：５０〜５００Ｗ、好ましくは５０〜２５０Ｗ
基板温度 ：４００℃以下
反応時間 ：１秒〜１８００秒
成膜厚さ ：１００ｎｍ〜２００ｎｍ
本実施形態の低誘電率層間絶縁膜は、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下に形成されている。これにより、比誘電率を３．８以下に設計しながらも、珪素に対する炭素の比率が２．５以上に形成されているので、バリア性、密着性を向上させることができる。すなわち、従来の空孔や空隙が発生していた低誘電率層間絶縁膜とは異なり、本実施形態の低誘電率層間絶縁膜では空隙や空孔が生じず、代わりに多くの炭化水素が膜中に取り込まれることとなり、バリア性、密着性を向上させることができる。その結果、絶縁破壊、エレクトロマイグレーションやストレスマイグレーションを抑制し、信頼性を向上させることができる。
また、本実施形態の低誘電率層間絶縁膜の成膜方法は、絶縁膜材料として炭化水素を用いない成膜方法である。すなわち、成膜された低誘電率層間絶縁膜に混入される炭素は、全て珪素を含有する絶縁膜材料に起因したものとなる。これにより、成膜された低誘電率層間絶縁膜に均一に炭素が混入されることになり、よりバリア性、密着性を向上させることができる。加えて、炭化水素を用いないことにより、装置ごとの成膜条件の最適化が容易となるという利点や、揮発性の炭化水素を管理するための検知器が必要ないという利点などもある。
以下、本発明を実施例および比較例により、さらに詳細に説明する。ただし、本発明は以下の実施例によって何ら限定されるものではない。
以下の実施例および比較例においては、全てプラズマＣＶＤ法を用いて、低誘電率層間絶縁膜としてＳｉＣＨ膜を成膜した。ＳｉＣＨ膜の特性である拡散バリア性の評価方法については、従来バリア膜として用いられてきた比誘電率４．８のＳｉＣＮ膜に比較して、優れている場合を◎、同等の場合を○、わずかに劣る場合を△、バリア性のない場合を×とした。また、密着性は、テープテストによって評価し、１ｍｍ角の格子を１００個作成し、剥がれなかった升目の数で密着性の大小を比較した。
なお、本発明の低誘電率層間絶縁膜は、ＳｉＣＨ膜に限定されるものではなく、ＳｉＯＣＨ膜やＳｉＣＮ膜についても当てはめることができる。
＜実施例１＞
実施例１は、絶縁膜材料としてイソブチルトリメチルシラン（ｉＢＴＭＳ）を用い、流量２０ｓｃｃｍ、圧力３Ｔｏｒｒ、プラズマ出力５５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．５のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、実施例１の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が大きいため、空隙率が小さく、バリア性が既存ものと同等であることが分かった。
＜実施例２＞
実施例２は、絶縁膜材料としてジイソブチルジメチルシラン（ＤｉＢＤＭＳ）を用い、流量２０ｓｃｃｍ、圧力３Ｔｏｒｒ、プラズマ出力６５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．５のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、実施例２の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が大きいため、空隙率が小さく、バリア性は既存ものと同等、密着性は既存のものより優れていることが分かった。
＜実施例３＞
実施例３は、絶縁膜材料としてジイソブチルジメチルシラン（ＤｉＢＤＭＳ）を用い、流量２０ｓｃｃｍ、圧力３Ｔｏｒｒ、プラズマ出力４５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．０のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、実施例３の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が大きいため、空隙率が小さく、バリア性は既存のものよりもわずかに劣るものの、密着性は優れていることが分かった。
＜実施例４＞
実施例４は、絶縁膜材料としてジイソブチルジメチルシラン（ＤｉＢＤＭＳ）を用い、流量２０ｓｃｃｍ、圧力３Ｔｏｒｒ、プラズマ出力８５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．８のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、実施例４の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が大きいため、空隙率が小さく、バリア性、密着性ともに既存のものより優れていることが分かった。
＜実施例５＞
実施例５は、絶縁膜材料として５−シラスピロ［４，４］ノナン（ＳＳＮ）を用い、流量２０ｓｃｃｍ、圧力１Ｔｏｒｒ、プラズマ出力１００Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．０のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、実施例５の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が大きいため、空隙率が小さく、バリア性は既存のものと同等、密着性は既存のものより優れていることが分かった。
＜実施例６＞
実施例６は、絶縁膜材料として５−シラスピロ［４，４］ノナン（ＳＳＮ）を用い、流量２０ｓｃｃｍ、圧力１Ｔｏｒｒ、プラズマ出力２５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．５のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、実施例６の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が大きいため、空隙率が小さく、バリア性、密着性ともに既存のものより優れていることが分かった。
＜比較例１＞
比較例１は、絶縁膜材料としてテトラメチルシラン（４ＭＳ）を用い、流量２０ｓｃｃｍ、圧力３Ｔｏｒｒ、プラズマ出力６５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．５のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、比較例１の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が小さく、空隙率が大きく、バリア性、密着性ともに既存のものより劣っていることが分かった。
＜比較例２＞
比較例２は、絶縁膜材料としてテトラメチルシラン（４ＭＳ）を用い、流量２０ｓｃｃｍ、圧力５Ｔｏｒｒ、プラズマ出力６５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率３．５のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、比較例２の低誘電率層間絶縁膜は、Ｃ／Ｓｉ比が小さく、空隙率が大きく、バリア性、密着性ともに既存のものより劣っていることが分かった。
＜比較例３＞
比較例３は、絶縁膜材料としてトリメチルシラン（３ＭＳ）とエチレンを流量比１：１で混合したものを用い、流量６０ｓｃｃｍ、圧力８．４Ｔｏｒｒ、プラズマ出力５５０Ｗの条件でＳｉＣＨ膜を成膜したところ、比誘電率４．１のＳｉＣＨ膜が得られた。珪素に対する炭素の比率（Ｃ／Ｓｉ比）、空隙率、バリア性、密着性を評価した結果を表１に示す。
この結果から、比較例３の低誘電率層間絶縁膜は、比誘電率が４．１と大きく、Ｃ／Ｓｉ比は小さいものの、バリア性は既存のものと同等であった。
上記実施例および比較例をもとに、比誘電率と、珪素に対する炭素の比率（Ｃ／Ｓｉ比）と、バリア性の関係を図２に示す。
図２より、Ｃ／Ｓｉ比＞−２．２３５８×比誘電率＋１０．７１４を満たすとき、バリア性が従来よりも優れているないし同等であることが分かった。
Figure 2011181672
Figure 2011181672
１・・・成膜装置、２・・・チャンバー、３・・・排気管、４・・・開閉弁、５・・・排気ポンプ、６・・・上部電極、７・・・下部電極、８・・・高周波電源、９・・・基板、１０・・・ヒーター、１１・・・ガス供給配管

Claims (7)

  1. プラズマＣＶＤ法によって形成された低誘電率層間絶縁膜であって、
    珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下であることを特徴とする低誘電率層間絶縁膜。
  2. 前記低誘電率層間絶縁膜が、珪素に対する炭素の比率が３．０以上であることを特徴とする請求項１に記載の低誘電率層間絶縁膜。
  3. 前記低誘電率層間絶縁膜が、比誘電率が３．５以下であることを特徴とする請求項１または請求項２に記載の低誘電率層間絶縁膜。
  4. 前記低誘電率層間絶縁膜が、金属、水分、酸素のうち少なくとも１つの物質の拡散を防止することを特徴とする請求項１ないし請求項３のいずれか１項に記載の低誘電率層間絶縁膜。
  5. 前記低誘電率層間絶縁膜が、珪素、炭素、水素からなることを特徴とする請求項１ないし請求項４のいずれか１項に記載の低誘電率層間絶縁膜。
  6. プラズマＣＶＤ法によって、珪素に対する炭素の比率が２．５以上であり、かつ比誘電率が３．８以下である低誘電率層間絶縁膜の成膜方法であって、
    前記プラズマＣＶＤ法によって成膜する際に、絶縁膜材料として炭化水素を用いないことを特徴とする低誘電率層間絶縁膜の成膜方法。
  7. 前記プラズマＣＶＤ法によって成膜する際に、絶縁膜材料としてイソブチルトリメチルシラン、ジイソブチルジメチルシラン、または５−シラスピロ［４，４］ノナンを用いることを特徴とする請求項１ないし請求項４のいずれか１項に記載の低誘電率層間絶縁膜の成膜方法。
JP2010044263A 2010-03-01 2010-03-01 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法 Pending JP2011181672A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010044263A JP2011181672A (ja) 2010-03-01 2010-03-01 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法
PCT/JP2011/054303 WO2011108456A1 (ja) 2010-03-01 2011-02-25 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法
TW100106345A TW201144473A (en) 2010-03-01 2011-02-25 Low-dielectric insulating layer and film formation method thereof
KR1020127024085A KR20130038810A (ko) 2010-03-01 2011-02-25 저유전율 층간 절연막 및 저유전율 층간 절연막의 증착 방법
US13/582,029 US20120328798A1 (en) 2010-03-01 2011-02-25 Inter-low-permittivity layer insulating film, and method for forming inter-low-permittivity layer insulating film
CN2011800117927A CN102906865A (zh) 2010-03-01 2011-02-25 低介电常数层间绝缘膜及低介电常数层间绝缘膜的成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010044263A JP2011181672A (ja) 2010-03-01 2010-03-01 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法

Publications (1)

Publication Number Publication Date
JP2011181672A true JP2011181672A (ja) 2011-09-15

Family

ID=44542109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010044263A Pending JP2011181672A (ja) 2010-03-01 2010-03-01 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法

Country Status (6)

Country Link
US (1) US20120328798A1 (ja)
JP (1) JP2011181672A (ja)
KR (1) KR20130038810A (ja)
CN (1) CN102906865A (ja)
TW (1) TW201144473A (ja)
WO (1) WO2011108456A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004526318A (ja) * 2001-03-23 2004-08-26 ダウ・コーニング・コーポレイション 水素化シリコンオキシカーバイド膜を生産するための方法
JP2006294671A (ja) * 2005-04-06 2006-10-26 Mitsui Chemicals Inc 低誘電率炭化珪素膜の製造方法
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
WO2008066173A1 (fr) * 2006-12-01 2008-06-05 Tokyo Electron Limited Film de carbone amorphe, dispositif semi-conducteur, procédé de formation de film, appareil de formation de film et support de stockage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303047B1 (en) * 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
EP1314531A1 (en) * 2001-11-22 2003-05-28 Synventive Molding Solutions B.V. Helical heating element for an injection moulding device
WO2006088015A1 (ja) * 2005-02-18 2006-08-24 Nec Corporation 有機シリコン系膜の形成方法、当該有機シリコン系膜を有する半導体装置及びその製造方法
JP5074059B2 (ja) * 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004526318A (ja) * 2001-03-23 2004-08-26 ダウ・コーニング・コーポレイション 水素化シリコンオキシカーバイド膜を生産するための方法
JP2006294671A (ja) * 2005-04-06 2006-10-26 Mitsui Chemicals Inc 低誘電率炭化珪素膜の製造方法
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
WO2008066173A1 (fr) * 2006-12-01 2008-06-05 Tokyo Electron Limited Film de carbone amorphe, dispositif semi-conducteur, procédé de formation de film, appareil de formation de film et support de stockage

Also Published As

Publication number Publication date
US20120328798A1 (en) 2012-12-27
WO2011108456A1 (ja) 2011-09-09
KR20130038810A (ko) 2013-04-18
TW201144473A (en) 2011-12-16
CN102906865A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
TW544919B (en) Manufacturing method of semiconductor device
JP5567588B2 (ja) 酸素含有前駆体を用いる誘電体バリアの堆積
JP4812838B2 (ja) 多孔質絶縁膜の形成方法
JP4090740B2 (ja) 集積回路の作製方法および集積回路
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
WO2007061134A1 (ja) 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JPWO2007032261A1 (ja) 多孔質絶縁膜の形成方法および半導体装置
KR20130027009A (ko) 저 ｋ 유전체를 포함하는 마이크로 전자 구조 및 이 구조의 탄소 분포 제어 방법
JP3882914B2 (ja) 多相低誘電率材料およびその堆積方法
TWI665728B (zh) 多層介電堆疊及多層介電堆疊的沉積方法
JP2007221039A (ja) 絶縁膜および絶縁膜材料
JP2007318067A (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
JP5317089B2 (ja) 成膜方法および絶縁膜
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
JP3486155B2 (ja) 層間絶縁膜の形成方法
JP4997435B2 (ja) 絶縁膜用材料およびその成膜方法
KR101635120B1 (ko) 절연막 재료, 이 절연막 재료를 이용한 성막 방법 및 절연막
JP2011181672A (ja) 低誘電率層間絶縁膜および低誘電率層間絶縁膜の成膜方法
JP2011192720A (ja) 半導体装置用絶縁膜の製造方法、半導体装置の製造方法
JP5750230B2 (ja) 炭窒化珪素膜及び炭窒化珪素膜の成膜方法
JP2008263022A (ja) 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
JP5607394B2 (ja) 層間絶縁膜の成膜方法および層間絶縁膜
JP2006294671A (ja) 低誘電率炭化珪素膜の製造方法
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212