JP3716218B2 - 配線構造及びその形成方法 - Google Patents

配線構造及びその形成方法 Download PDF

Info

Publication number
JP3716218B2
JP3716218B2 JP2002060774A JP2002060774A JP3716218B2 JP 3716218 B2 JP3716218 B2 JP 3716218B2 JP 2002060774 A JP2002060774 A JP 2002060774A JP 2002060774 A JP2002060774 A JP 2002060774A JP 3716218 B2 JP3716218 B2 JP 3716218B2
Authority
JP
Japan
Prior art keywords
film
wiring
forming
sic
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002060774A
Other languages
English (en)
Other versions
JP2003258096A (ja
Inventor
雅延 池田
貴志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002060774A priority Critical patent/JP3716218B2/ja
Priority to TW091124736A priority patent/TW563173B/zh
Priority to US10/280,030 priority patent/US6781237B2/en
Priority to KR1020020066857A priority patent/KR100852066B1/ko
Priority to EP02024915A priority patent/EP1347510B1/en
Priority to DE60236995T priority patent/DE60236995D1/de
Priority to CNB021528268A priority patent/CN1310321C/zh
Publication of JP2003258096A publication Critical patent/JP2003258096A/ja
Application granted granted Critical
Publication of JP3716218B2 publication Critical patent/JP3716218B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜に形成された配線溝を易拡散性の導電材料、特にＣｕを含有する金属材料で充填してなる配線構造に関する。
【０００２】
【従来の技術】
半導体素子の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線構造を有するロジックデバイスにおいては、配線遅延がデバイス信号遅延の支配的要因の１つになりつつある。デバイスの信号遅延は、配線抵抗と配線容量の積に比例しており、配線遅延の改善のためには配線抵抗及び配線容量の軽減が重要となってくる。
【０００３】
この配線抵抗を低減するために、低抵抗金属であるＣｕを材料として配線を形成することが検討されている。ここで、Ｃｕをパターニングして配線形成することは極めて困難であるため、絶縁膜に配線溝を形成し、この配線溝にＣｕを充填して配線形成する、いわゆるダマシン法が案出されている。このダマシン法を採用する場合、更に配線容量を低減するために、前記絶縁膜として従前のＳｉＯ2に替えて低誘電率材料を用いることが好適である。
【０００４】
【発明が解決しようとする課題】
上述したように、Ｃｕは低抵抗金属であるために今後の配線材料として大いに期待される反面、一般的な絶縁材料に対して易拡散性を有するという欠点がある。そこで、ダマシン法によるＣｕ配線形成プロセスでは、絶縁膜上に堆積したＣｕをＣＭＰ（Chemical Mechanical Polishing）法により研磨除去し、絶縁膜の配線溝内のみを充填するようにＣｕ配線を形成した後、Ｃｕ拡散防止とエッチングストッパーの役割を持ったＳｉＮ膜をＣｕ配線上に形成するようにしている。
【０００５】
しかしながら、ＳｉＮは、その誘電率が７．０と比較的大きいため、絶縁膜に低誘電率膜を用いたとしても、ＳｉＮのフリンジ効果によって低誘電率化が妨げられ、実効的な誘電率が減少しないという深刻な問題が生じる。
【０００６】
本発明は、前記課題に鑑みてなされたものであり、ダマシン法を用いてＣｕに代表される絶縁膜に対して易拡散性の導電材料により配線を形成するに際して、配線遅延を抑止するとともに、配線が充填形成される絶縁膜の実効的な誘電率を大幅に低減して、近時における半導体素子の更なる微細化に対応した信頼性の高い配線構造及びその形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００８】
本発明の配線構造は、基板の上方に設けられた絶縁膜に配線形状の溝が形成され、前記溝内に前記絶縁膜に対して易拡散性の導電材料が充填されて配線が形成されてなる配線構造であって、前記配線を構成する前記導電材料は少なくともＣｕを含有し、前記配線の上面を覆うように、水素化ＳｉＣを材料とし、前記水素化ＳｉＣにＮ原子を含有してなる膜密度が２．１（ｇ／ｃｍ3）以上とされた拡散防止膜が設けられている。
【０００９】
本発明の配線構造の他の態様は、基板の上方に設けられた絶縁膜に配線形状の溝が形成され、前記溝内に前記絶縁膜に対して易拡散性の導電材料が充填されて配線が形成されてなる配線構造であって、前記配線を構成する前記導電材料は少なくともＣｕを含有し、
前記配線の上面を覆うように、水素化ＳｉＣを材料とし、１５（ａｔｍ％）〜２０（ａｔｍ％）のＮ原子を含有する拡散防止膜が設けられている。
【００１０】
本発明の配線構造の形成方法は、絶縁膜に少なくとも配線形状の溝を形成する工程と、前記溝を、少なくともＣｕを含有する、前記絶縁膜に対して易拡散性の導電材料で充填する工程と、前記配線の上面を覆うように、水素化ＳｉＣを材料とし、前記水素化ＳｉＣにＮ原子を含有させて、膜密度が２．１（ｇ／ｃｍ3）以上となるように拡散防止膜を形成する工程とを含む。
【００１１】
本発明の配線構造の形成方法の他の態様は、絶縁膜に少なくとも配線形状の溝を形成する工程と、前記溝を、少なくともＣｕを含有する、前記絶縁膜に対して易拡散性の導電材料で充填する工程と、前記配線の上面を覆うように、水素化ＳｉＣを材料として拡散防止膜を形成する工程とを含み、前記拡散防止膜を形成する際に、当該拡散防止膜中にＮを含有するガスを添加し、前記拡散防止膜中におけるＮ濃度を１５（ａｔｍ％）〜２０（ａｔｍ％）に制御する。
【００１２】
【発明の実施の形態】
−本発明の基本骨子−
初めに、本発明の基本骨子について説明する。
最近、ダマシン法によるＣｕ配線の上面を覆うＣｕ拡散防止膜として、比較的誘電率の高いＳｉＮ膜に替わり、プラズマＣＶＤ法によって形成する水素化ＳｉＣ（ＳｉＣ：Ｈ）膜が提案されている。
【００１３】
しかしながら、ＳｉＣ：Ｈ膜はＳｉＮ膜に比して低誘電率である反面、絶縁耐圧に乏しいという性質を有することが判っている。具体的に、図１に示すように、シリコン基板上にＳｉＣ：Ｈ膜を膜厚１００ｎｍに形成し、このＳｉＣ：Ｈ膜上にＣｕ電極を形成して電圧印加する絶縁破壊試験を試みたところ、温度１７５（℃）、電界３．４９（ＭＶ／ｃｍ）の条件下でＳｉＣ：Ｈ膜に絶縁破壊が生じた。
【００１４】
本発明者は、ＳｉＣ：Ｈ膜の絶縁耐圧に乏しいという性質が、成膜されたＳｉＣ：Ｈ膜の膜密度が低いことに起因するのではないかと推論し、この推論に基づきＳｉＣ：Ｈ膜に与える悪影響を最小限に抑えつつ絶縁耐圧向上を図るための具体的手法を考察するため、以下の各実験を試みた。
【００１５】
［１］ＳｉＣ：Ｈ膜においてＮ原子添加により膜密度を変えた場合の膜密度と誘電率（ｋ値）との関係
先ず、ＳｉＣ：Ｈ膜の膜密度を増加させた場合に誘電率に与える影響について考察する。ＳｉＣ：Ｈ膜の膜密度を高めるには、ＳｉＣ：Ｈ膜の成膜時に窒素（Ｎ）原子を膜内に添加することが有効である。
【００１６】
図２に示すように、シリコン基板上に膜密度を変えたＳｉＣ：Ｈ膜をそれぞれ膜厚２００ｎｍに成膜して誘電率を調べたところ、次のようになる。即ち、膜密度が１．８〜２．３ｇ／ｃｍ 3 の範囲では、膜密度と誘電率の増加の割合は略同等であり、膜密度が２．３ｇ／ｃｍ 3 を超えると、膜密度の増加により誘電率も増加傾向を示すものの、ＳｉＣ：Ｈ膜の膜密度を高めても誘電率をさほど増加させることはないことが確認された。
【００１７】
［２］ＳｉＣ：Ｈ膜における膜ストレス変動と膜密度との関係
続いて、ＳｉＣ：Ｈ膜の膜密度を制御させた場合における膜ストレスの経時的安定性について考察する。
ここでは、［１］と同様にシリコン基板上にＳｉＣ：Ｈ膜を膜厚２００ｎｍに成膜した後、大気中に１週間放置し、膜堆積時の膜ストレスと１週間放置したときの膜ストレスの変動を調べた。
【００１８】
図３は、ＳｉＣ：Ｈ膜における膜密度と大気中に１週間放置したときの膜ストレス変動との関係を示す特性図である。
図３によれば、膜密度の増加に従って膜ストレス変動が小さくなり、膜密度２．１（ｇ／ｃｍ3）ではストレス変動はさほど見られなくなる。即ち、ＳｉＣ：Ｈ膜を膜密度２．１（ｇ／ｃｍ3）以上の緻密な膜に形成すれば、たとえ大気中に長時間放置しておいても膜ストレスは安定となることが判る。
【００１９】
なお、［１］，［２］の各実験において、ＳｉＣ：Ｈ膜のソースガスとしてトリメチルシラン（３ＭＳ）ガスを用い、ＳｉＣ：Ｈ膜の膜密度２．１（ｇ／ｃｍ3）を得るため、Ｎを含有する添加ガスとしてＮＨ3を用いている。膜密度２．１（ｇ／ｃｍ3）を得るための典型的な成膜条件としては、３ＭＳの流量を１５０（ｃｃ／ｍｉｎ）、ＲＦパワー（１３．５６ＭＨｚ）を３００（Ｗ）、基板温度を３５０（℃）、添加ガスであるＮＨ3の流量を１００（ｃｃ／ｍｉｎ）以上、雰囲気圧力を２．７×１０2（Ｐａ）（２Ｔｏｒｒ）とすれば良い。この場合、ＳｉＣ：Ｈのソースガスとしてテトラメチルシラン（４ＭＳ）ガスを用いてもよい。また添加ガスとして、Ｎ2を用いた場合にも同様の効果が得られる。
【００２０】
［３］ＳｉＣ：Ｈ膜における昇温脱離分光（ＴＤＳ：Thermal Desorption Spectroscopy）特性と膜密度との関係
続いて、ＳｉＣ：Ｈ膜を成膜する際において、Ｎを含有する添加ガスの膜中への吸収安定性について考察する。
ここでは、シリコン基板上にＳｉＣ：Ｈ膜を膜厚４３０ｎｍに成膜し、室温から７００℃まで基板温度を変化させてＴＤＳにより脱ガス特性を調べた。このＴＤＳの試験の際に注目したＭ／ｅ（質量電荷比）は、２，１２，１５，１６，１７，１８，２８，４４である。
【００２１】
図４は、ＳｉＣ：Ｈ膜の各成膜条件における脱ガス特性を示す特性図である。図４によれば、４００℃におけるＭ／ｅ＝１６の脱ガス量に注目すると、膜密度１．７９（ｇ／ｃｍ3）で４．０×１０-9（Ｐａ）（３．０×１０-11（Ｔｏｒｒ））、膜密度２．３２（ｇ／ｃｍ3）で２．４×１０-9（Ｐａ）（１．８×１０-11（Ｔｏｒｒ））、膜密度２．４２（ｇ／ｃｍ3）で３．３×１０-10（Ｐａ）（２．５×１０-12（Ｔｏｒｒ））となり、膜密度が増加するに従って脱ガス量が減少してゆくことが判る。このことから、結合の弱い成分が成膜中に取り込まれ難い緻密なＳｉＣ：Ｈ膜となって、たとえ放置してもガスを吸収することが少なくなり安定化したものと考えられる。
【００２２】
［４］ＳｉＣ：Ｈ膜における経時絶縁破壊（ＴＤＤＢ：Time Dependent Dielectric Break-down）寿命と膜密度との関係
続いて、ＳｉＣ：Ｈ膜の膜密度を制御させた場合における耐圧信頼性について考察する。
【００２３】
図５はＴＤＤＢ試験の原理を示す模式図である。
図５（ａ）に示すように、シリコン基板（又はＣｕ膜等）上に絶縁膜を堆積した後、この絶縁膜上に電極用のＣｕを真空蒸着により堆積し、形成したＣｕ電極を＋電極、シリコン基板を接地として電圧を印加する。電圧を印加すると、図５（ｃ）に示すように＋のＣｕ電極からイオン化されたＣｕが絶縁膜中に放出される。絶縁膜中に浸入したＣｕイオンは、電極間に生じた電界によって＋電極から−電極へとドリフトし、最終的には−電極に到達して絶縁破壊へと至る。図５（ｂ）にリーク電流の時間的変化の様子を示す。リーク電流が大幅に大きくなる時刻が絶縁破壊による絶縁膜の寿命である。
【００２４】
図６は、上述したＴＤＤＢ試験をＳｉＣ：Ｈ膜に適用した場合の模式図である。
図６（ａ）にＴＤＤＢ試験に用いたサンプルの概略構造を示す。このサンプルは、シリコン基板上にＳｉＣ：Ｈ膜を膜厚７０ｎｍに成膜した後、ＳｉＣ：Ｈ膜上にＣｕ電極を真空蒸着により成膜したものである。Ｃｕ電極の大きさは０．１５ｍｍφであり、ステージ温度を２００℃に設定してプローバを用いて測定した。測定の際には、図６（ｂ）に示すように、Ｃｕ電極に＋の電圧を印加する。この場合、電圧印加初期にリーク電流が減少するが、その後はほぼ一定の値に落ちつく。初期リーク電流の目安として、０．１秒経過後の電流値をｉ0と定義し、ウェハーレベルで可能な測定範囲を凡そ２０００秒までとした。
【００２５】
試験結果を以下の表１に結果をまとめる。
【００２６】
【表１】
Figure 0003716218
【００２７】
膜密度２．４２（ｇ／ｃｍ3）のＳｉＣ：Ｈ膜については、３（ＭＶ／ｃｍ）の電界を印加してもリーク電流は少なく、平均故障時間（ＭＴＦ：Mean Time to Failure）はウェハーレベル限界の２０００秒を遥かに越える結果を示した。これに対して、膜密度１．７９（ｇ／ｃｍ3）のＳｉＣ：Ｈ膜については、３（ＭＶ／ｃｍ）の電界を印加するとリーク電流が１００μＡを越えてしまう。ＴＤＤＢ試験では寿命の目安として、リーク電流＞１（μＡ／ｃｍ2）程度が採用されておりことから、１．４（ＭＶ／ｃｍ）の印加電界でも発生するリーク電流はμＡオーダーとなり、極めて大きい。また、膜密度２．３２（ｇ／ｃｍ3）のＳｉＣ：Ｈ膜については、膜密度２．４２（ｇ／ｃｍ3）のものと膜密度１．７９（ｇ／ｃｍ3）のものとの中間の物性を示す。
【００２８】
更に、ＳｉＣ：Ｈ膜の成膜時に添加ガスとしてＮＨ3を添加することにより、膜密度２．１（ｇ／ｃｍ3）のＳｉＣ：Ｈ膜を有するのサンプルを作製し、このサンプルについても上述と同様の実験を行った。その実験結果を以下の表２にまとめる。
【００２９】
【表２】
Figure 0003716218
【００３０】
表２に示すように、ＳｉＣ：Ｈ膜を膜密度２．１（ｇ／ｃｍ3）以上となるように添加ガス量を制御して成膜することにより、誘電率の低減及び電気的信頼性の確保という双方の要請を十分満たすことが判る。
【００３１】
［５］ＳｉＣ：Ｈ膜におけるＮ原子添加量と膜密度との関係
上述したように、Ｎを含むガスを添加することにより、ＳｉＣ：Ｈ膜の膜密度が増加して絶縁耐圧が向上することが今回初めて見出された。そこで次に、Ｎを含む添加ガスの適正添加範囲について考察する。
【００３２】
［１］で説明したように、ＳｉＣ：Ｈ膜の膜密度の増加に伴い誘電率の上昇を招くが、本発明では膜密度を増加させる手法としてＳｉＣ：Ｈ膜成膜時のＮ原子添加を採用しており、Ｎ原子添加量と誘電率及び膜密度との関係を調べることが必要である。
【００３３】
図７（ａ）はＳｉＣ：Ｈ膜のＮ原子含有量と誘電率との関係を示す特性図、図７（ｂ）はＳｉＣ：Ｈ膜のＮ原子含有量と膜密度との関係を示す特性図である。
（ａ）に示すように、Ｎ原子含有量の増加により誘電率も増加傾向を示す。しかしながら、膜密度に関してはＮ原子含有量が２０（ａｔｍ％）以上では飽和する（図７（ｂ））。信頼性良く、且つ低誘電率のＣｕ拡散防止膜として機能するＳｉＣ：Ｈ膜中のＮ原子含有量の上限は２０（ａｔｍ％）と見積もることができる。一方、（ｂ）に示すように、膜密度２．１（ｇ／ｃｍ3）以上を確保するにはＮ原子含有量が１５（ａｔｍ％）程度以上であることを要し、絶縁耐圧の十分な確保という要請に着目すれば、Ｎ原子含有量の下限は８（ａｔｍ％）と見積もることができる。以上の考察から、ＳｉＣ：Ｈ膜のＮ原子含有量、即ちＮを含む添加ガスの適正添加範囲は８（ａｔｍ％）〜２０（ａｔｍ％）であり、この範囲を満たせば、ＳｉＣ：Ｈ膜に与える悪影響を最小限に抑えつつ絶縁耐圧向上が実現する。
【００３４】
以上の説明を総括し、本実施形態における配線構造の主要構成を図８に示す。本実施形態では、例えばアリルエーテル系有機低誘電率膜等からなる層間絶縁膜１にビア孔２及び配線溝３が一体形成され、ダマシン法及びＣＭＰ法によりこれらをＴａＮやＴａ等の下地膜６を介してＣｕで充填する配線４が形成され、この配線４の上面を覆うようにＳｉＣ：Ｈ膜５が形成されてなる配線構造を前提とする。
【００３５】
そして、ＳｉＣ：Ｈ膜５の膜密度が２．１（ｇ／ｃｍ3）以上となるように、ＳｉＣ：Ｈ膜５成膜時のＮを含むガスの添加により制御する。別の観点から見れば、ＳｉＣ：Ｈ膜５のＮ原子含有量が８（ａｔｍ％）〜２０（ａｔｍ％）となるように、Ｎを含むガスの添加量を制御してＳｉＣ：Ｈ膜５を成膜する。これらにより、ダマシン法によるＣｕ配線構造において、配線遅延を抑止するとともに、配線が充填形成される絶縁膜の実効的な誘電率を大幅に低減して、近時における半導体素子の更なる微細化に対応した信頼性の高い配線構造が実現する。
【００３６】
−具体的な実施形態−
上述した本発明の基本骨子を踏まえ、本発明の具体的な実施形態について図面を参照しながら詳細に説明する。
【００３７】
図９〜図１４は、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
先ず、図９（ａ）に示すように、シリコン基板１１上に、ＭＯＳトランジスタ等の半導体素子（不図示）を形成した後、低誘電率の層間絶縁膜としてアリルエーテル系有機低誘電率膜１２（膜厚１５０ｎｍ）を形成し、続いて、下地からの反射を防止するため反射防止膜１３を形成する。その後、反射防止膜１３にフォトレジストを塗布し、これをフォトリソグラフィーにより加工して配線溝形状のレジストパターン１４を形成する。
【００３８】
なお、層間絶縁膜としては、アリルエーテル系有機低誘電率膜１２の替わりに、フッ素をドープしたＳｉＯ2膜、アロマテックハイドロカーボンポリマー膜、フルオロカーボン系低誘電率膜、ハイドロジェンシロセスキオキサン系低誘電率膜、ハイドロメチルシロセスキオキサン系低誘電率膜、ポーラスキオキサン系低誘電率膜、オルガノシリケートグラス膜、ポーラスアリルエーテル系低誘電率膜を形成しても良い。また、層間絶縁膜として低誘電率膜とプラズマＳｉＯ2膜、又はプラズマＳｉＯＮ膜、或いはプラズマＳｉＮ膜との積層構造膜を形成しても好適である。
【００３９】
続いて、図９（ｂ）に示すように、レジストパターン１４をマスクとして反射防止膜１３及びアリルエーテル系有機低誘電率膜１２をプラズマエッチングし、配線溝を形成する。その後、不要なレジストパターン１４及び反射防止膜１３を除去する。
【００４０】
続いて、図１０（ａ）に示すように、配線溝の内壁面を覆うようにバリアメタル膜１５としてＴａ膜又はＴａＮ膜（膜厚１５ｎｍ）をスパッタリング法により成膜し、次にバリアメタル膜１５上にメッキ電極膜１６（膜厚１３０ｎｍ）を形成する。
【００４１】
続いて、図１０（ｂ）に示すように、電界メッキ法によりＣｕ膜１７を膜厚９７０ｎｍに成模した後、図１０（ｃ）に示すように、ＣＭＰ法によりＣｕ膜１７及びバリアメタル膜１５を研磨し、配線溝内にバリアメタル膜１５を介してＣｕで充填してなる配線１８を形成する。
【００４２】
続いて、図１１（ａ）に示すように、配線１８上にＳｉＣ：Ｈ膜１９（膜厚７０ｎｍ）をプラズマＣＶＤ法により膜密度が２．２（ｇ／ｃｍ3）となるように形成する。
具体的には、炭素（Ｃ）のソースガスとして４ＭＳ、３ＭＳ、又は２ＭＳを用い、ＮＨ3を添加ガスとして加え、これらのガスの混合ガスプラズマを用い、全圧力を１．３×１０2（Ｐａ）〜１．３×１０1（Ｐａ）（１（Ｔｏｒｒ）〜１０（Ｔｏｒｒ））、プラズマパワーを１３．５６（ＭＨｚ）で３００（Ｗ）〜５００（Ｗ）（又は４００（ｋＨｚ）で３００（Ｗ）〜５００（Ｗ））、成膜温度を３５０℃〜４００℃の範囲で行なう。このとき、４００（ｋＨｚ）のＲＦパワーは印加しなくともＮＨ3ガスを添加することにより同様の効果が得られる。この場合、添加ガスとしてＮＨ3ガスの替わりにＮ2を添加しても好適である。
【００４３】
続いて、図１１（ｂ）に示すように、ＳｉＣ：Ｈ膜１９上に配線部を形成するための層間絶縁膜となるアリルエーテル系有機低誘電率膜２１（膜厚５５０ｎｍ）を形成し、更に配線部を形成するときのエッチングマスクとなるＳｉＮ膜２２（膜厚１００ｎｍ）をプラズマＣＶＤ法により形成する。
【００４４】
なお、層間絶縁膜としては、アリルエーテル系有機低誘電率膜２１の替わりに、フッ素をドープしたＳｉＯ2膜、アロマテックハイドロカーボンポリマー膜、フルオロカーボン系低誘電率膜、ハイドロジェンシロセスキオキサン系低誘電率膜、ハイドロメチルシロセスキオキサン系低誘電率膜、ポーラスキオキサン系低誘電率膜、オルガノシリケートグラス膜、ポーラスアリルエーテル系低誘電率膜を形成しても良い。また、層間絶縁膜として低誘電率膜とプラズマＳｉＯ2膜、又はプラズマＳｉＯＮ膜、或いはプラズマＳｉＮ膜との積層構造膜を形成しても好適である。
【００４５】
続いて、図１２（ａ）に示すように、ＳｉＮ膜２２上に反射防止膜２３を形成した後、この反射防止膜２３上にフォトレジストを塗布し、これをフォトリソグラフィーにより加工して配線溝形状のレジストパターン２４を形成する。
【００４６】
続いて、図１２（ｂ）に示すように、レジストパターン２４をマスクとして反射防止膜２３及びＳｉＮ膜２２をプラズマエッチングし、ＳｉＮ膜２２に配線溝パターン２０ａを形成する。その後、不要なレジストパターン及び反射防止膜２３を除去する。
【００４７】
続いて、図１３（ａ）に示すように、ＳｉＮ膜２２上に配線溝パターン２０ａを埋め込むように反射防止膜２３（膜厚１１０ｎｍ）を形成した後、この反射防止膜２３上にフォトレジストを塗布し、これをフォトリソグラフィーにより加工してビア孔形状のレジストパターン３１を形成する。
【００４８】
続いて、図１３（ｂ）に示すように、レジストパターン３１をマスクとして反射防止膜２３及びＳｉＮ膜２２をプラズマエッチングし、更に図１３（ｃ）に示すように、ＳｉＣ：Ｈ膜１９をストッパーとしてアリルエーテル系有機低誘電率膜２１をエッチングした後、配線１８の表面が露出するようにＳｉＣ：Ｈ膜１９をエッチングする。これらの工程により、ビア孔３０及び配線溝パターン２０ａの形成されたＳｉＮ膜２２がマスクとなってビア孔３０と連続する配線溝２０が形成される。なお、当該一連の工程により、レジストパターン３１及び反射防止膜２３が除去される。
【００４９】
そして、図１４に示すように、配線溝２０及びビア孔３０の内壁面を覆うようにバリアメタル膜３２としてＴａ膜（膜厚１５ｎｍ）をスパッタリング法により成膜し、次にバリアメタル膜３２上にメッキ電極膜３３（膜厚１３０ｎｍ）を形成した後、電界メッキ法によりＣｕ膜３４を膜厚９７０ｎｍに成模し、ＣＭＰ法によりＣｕ膜３４及びバリアメタル膜３２を研磨する。このとき、ビア孔３０及び配線溝２０を埋め込む配線３５が形成される。しかる後、配線３５上にカバー膜３６となるＳｉＮ膜（膜厚７０ｎｍ）を形成する。
【００５０】
本実施形態による、配線を構成する配線部及びプラグ部が低誘電率膜内に形成されてなる、いわゆるフル低誘電率の配線構造の温度バイアス試験を行ったところ、以下の表３に示すように、温度バイアスストレス試験においても不良は見られず、配線間寿命を犠牲にすることなく従来品の発明と比較して配線間容量が８％減少したという好適な結果を得た。
【００５１】
【表３】
Figure 0003716218
【００５２】
以上説明したように、本実施形態によれば、ダマシン法を用いてＣｕにより配線１８を形成するに際して、配線遅延を抑止するとともに、配線１８が充填形成される層間絶縁膜の実効的な誘電率を大幅に低減して、近時における半導体素子の更なる微細化に対応した信頼性の高い配線構造が実現する。
【００５３】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５４】
（付記１）基板の上方に設けられた絶縁膜に配線形状の溝が形成され、前記溝内に前記絶縁膜に対して易拡散性の導電材料が充填されて配線が形成されてなる配線構造であって、
前記配線の上面を覆うように、水素化ＳｉＣを材料とし、膜密度が２．１（ｇ／ｃｍ3）以上とされた拡散防止膜が設けられていることを特徴とする配線構造。
【００５５】
（付記２）前記拡散防止膜は、８（ａｔｍ％）〜２０（ａｔｍ％）のＮ原子を含有することを特徴とする付記１に記載の配線構造。
【００５６】
（付記３）基板の上方に設けられた絶縁膜に配線形状の溝が形成され、前記溝内に前記絶縁膜に対して易拡散性の導電材料が充填されて配線が形成されてなる配線構造であって、
前記配線の上面を覆うように、水素化ＳｉＣを材料とし、８（ａｔｍ％）〜２０（ａｔｍ％）のＮ原子を含有する拡散防止膜が設けられていることを特徴とする配線構造。
【００５７】
（付記４）前記配線を構成する前記導電材料が少なくともＣｕを含有する金属材料であることを特徴とする付記１〜３のいずれか１項に記載の配線構造。
【００５８】
（付記５）前記配線は、前記溝内で導電性の下地膜を介して充填形成されていることを特徴とする付記１〜４のいずれか１項に記載の配線構造。
【００５９】
（付記６）前記絶縁膜は低誘電率材料からなることを特徴とする付記１〜５のいずれか１項に記載の配線構造。
【００６０】
（付記７）絶縁膜に少なくとも配線形状の溝を形成する工程と、
前記溝を少なくとも前記絶縁膜に対して易拡散性の導電材料で充填する工程と、
前記配線の上面を覆うように、水素化ＳｉＣを材料とし、膜密度が２．１（ｇ／ｃｍ3）以上となるように拡散防止膜を形成する工程と
を含むことを特徴とする配線構造の形成方法。
【００６１】
（付記８）前記拡散防止膜を形成する際に、当該拡散防止膜中にＮを含有するガスを添加し、前記拡散防止膜中におけるＮ濃度を８（ａｔｍ％）〜２０（ａｔｍ％）に制御することを特徴とする付記７に記載の配線構造の形成方法。
【００６２】
（付記９）絶縁膜に少なくとも配線形状の溝を形成する工程と、
前記溝を少なくとも前記絶縁膜に対して易拡散性の導電材料で充填する工程と、
前記配線の上面を覆うように、水素化ＳｉＣを材料として拡散防止膜を形成する工程と
を含み、
前記拡散防止膜を形成する際に、当該拡散防止膜中にＮを含有するガスを添加し、前記拡散防止膜中におけるＮ濃度を８（ａｔｍ％）〜２０（ａｔｍ％）に制御することを特徴とする配線構造の形成方法。
【００６３】
（付記１０）前記拡散防止膜を形成する際に用いるソースガスがメチルシラン系のガスであることを特徴とする付記７〜９のいずれか１項に記載の配線構造の形成方法。
【００６４】
（付記１１）前記Ｎを含有するガスがＮ2又はＮＨ3であることを特徴とする付記８〜１０のいずれか１項に記載の配線構造の形成方法。
【００６５】
（付記１２）前記配線を構成する前記導電材料が少なくともＣｕを含有する金属材料であることを特徴とする付記７〜１１のいずれか１項に記載の配線構造の形成方法。
【００６６】
（付記１３）前記配線を形成する際に、前記溝の内壁を覆うように導電性の下地膜を形成した後、前記下地膜を介して前記溝内を充填するように前記配線を形成することを特徴とする付記７〜１２のいずれか１項に記載の配線構造の形成方法。
【００６７】
（付記１４）前記絶縁膜は低誘電率材料からなることを特徴とする付記７〜１３のいずれか１項に記載の配線構造の形成方法。
【００６８】
【発明の効果】
本発明によれば、ダマシン法を用いてＣｕに代表される絶縁膜に対して易拡散性の導電材料により配線を形成するに際して、配線遅延を抑止するとともに、配線が充填形成される絶縁膜の実効的な誘電率を大幅に低減して、近時における半導体素子の更なる微細化に対応した信頼性の高い配線構造が実現する。
【図面の簡単な説明】
【図１】通常のＳｉＣ：Ｈ膜の絶縁破壊試験を示す模式図である。
【図２】ＳｉＣ：Ｈ膜において、膜密度と誘電率の関係を示す特性図である。
【図３】ＳｉＣ：Ｈ膜における膜密度と大気中に１週間放置したときの膜ストレス変動との関係を示す特性図である。
【図４】ＳｉＣ：Ｈ膜の各成膜条件における脱ガス特性を示す特性図である。
【図５】ＴＤＤＢ試験の原理を示す模式図である。
【図６】ＴＤＤＢ試験をＳｉＣ：Ｈ膜に適用した場合の模式図である。
【図７】Ｎ原子添加量と誘電率及び膜密度との関係を示す特性図である。
【図８】本実施形態における配線構造の主要構成を示す概略断面図である。
【図９】本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図１０】図９に引き続き、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図１１】図１０に引き続き、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図１２】図１１に引き続き、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【図１４】図１３に引き続き、本実施形態による配線構造の形成方法を工程順に示す概略断面図である。
【符号の説明】
１ 層間絶縁膜
２ ビア孔
３ 配線溝
４ 配線
５ ＳｉＣ：Ｈ膜
６ 下地膜
１１ シリコン基板
１２，２１ アリルエーテル系有機低誘電率膜
１３，２３ 反射防止膜
１４，３１ レジストパターン
１５，３２ バリアメタル膜
１６，３３ メッキ電極膜
１７，３４ Ｃｕ膜
１８，３５ 配線
１９ ＳｉＣ：Ｈ膜１９
２０ 配線溝
２２ ＳｉＮ膜

Claims (8)

  1. 基板の上方に設けられた絶縁膜に配線形状の溝が形成され、前記溝内に前記絶縁膜に対して易拡散性の導電材料が充填されて配線が形成されてなる配線構造であって、
    前記配線を構成する前記導電材料は少なくともＣｕを含有し、
    前記配線の上面を覆うように、水素化ＳｉＣを材料とし、前記水素化ＳｉＣにＮ原子を含有してなる膜密度が２．１（ｇ／ｃｍ3）以上とされた拡散防止膜が設けられていることを特徴とする配線構造。
  2. 前記拡散防止膜は、１５（ａｔｍ％）〜２０（ａｔｍ％）のＮ原子を含有することを特徴とする請求項１に記載の配線構造。
  3. 基板の上方に設けられた絶縁膜に配線形状の溝が形成され、前記溝内に前記絶縁膜に対して易拡散性の導電材料が充填されて配線が形成されてなる配線構造であって、
    前記配線を構成する前記導電材料は少なくともＣｕを含有し、
    前記配線の上面を覆うように、水素化ＳｉＣを材料とし、１５（ａｔｍ％）〜２０（ａｔｍ％）のＮ原子を含有する拡散防止膜が設けられていることを特徴とする配線構造。
  4. 絶縁膜に少なくとも配線形状の溝を形成する工程と、
    前記溝を、少なくともＣｕを含有する、前記絶縁膜に対して易拡散性の導電材料で充填する工程と、
    前記配線の上面を覆うように、水素化ＳｉＣを材料とし、前記水素化ＳｉＣにＮ原子を含有させて、膜密度が２．１（ｇ／ｃｍ3）以上となるように拡散防止膜を形成する工程と
    を含むことを特徴とする配線構造の形成方法。
  5. 前記拡散防止膜を形成する際に、当該拡散防止膜中にＮを含有するガスを添加し、前記拡散防止膜中におけるＮ濃度を１５（ａｔｍ％）〜２０（ａｔｍ％）に制御することを特徴とする請求項４に記載の配線構造の形成方法。
  6. 絶縁膜に少なくとも配線形状の溝を形成する工程と、
    前記溝を、少なくともＣｕを含有する、前記絶縁膜に対して易拡散性の導電材料で充填する工程と、
    前記配線の上面を覆うように、水素化ＳｉＣを材料として拡散防止膜を形成する工程と
    を含み、
    前記拡散防止膜を形成する際に、当該拡散防止膜中にＮを含有するガスを添加し、前記拡散防止膜中におけるＮ濃度を１５（ａｔｍ％）〜２０（ａｔｍ％）に制御することを特徴とする配線構造の形成方法。
  7. 前記拡散防止膜を形成する際に用いるソースガスがメチルシラン系のガスであることを特徴とする請求項４〜６のいずれか１項に記載の配線構造の形成方法。
  8. 前記Ｎを含有するガスがＮ2又はＮＨ3であることを特徴とする請求項５〜７のいずれか１項に記載の配線構造の形成方法。
JP2002060774A 2002-03-06 2002-03-06 配線構造及びその形成方法 Expired - Fee Related JP3716218B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002060774A JP3716218B2 (ja) 2002-03-06 2002-03-06 配線構造及びその形成方法
TW091124736A TW563173B (en) 2002-03-06 2002-10-24 Wiring-inclusive structure and forming method thereof
US10/280,030 US6781237B2 (en) 2002-03-06 2002-10-25 Wiring-inclusive structure and forming method thereof
KR1020020066857A KR100852066B1 (ko) 2002-03-06 2002-10-31 배선 구조 및 그 형성 방법
EP02024915A EP1347510B1 (en) 2002-03-06 2002-11-06 Wiring-inclusive structure and forming method thereof
DE60236995T DE60236995D1 (de) 2002-03-06 2002-11-06 Eine Verdrahtung enthaltende Struktur und Verfahren zu deren Herstellung
CNB021528268A CN1310321C (zh) 2002-03-06 2002-11-25 包含配线的结构体及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002060774A JP3716218B2 (ja) 2002-03-06 2002-03-06 配線構造及びその形成方法

Publications (2)

Publication Number Publication Date
JP2003258096A JP2003258096A (ja) 2003-09-12
JP3716218B2 true JP3716218B2 (ja) 2005-11-16

Family

ID=27784816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002060774A Expired - Fee Related JP3716218B2 (ja) 2002-03-06 2002-03-06 配線構造及びその形成方法

Country Status (7)

Country Link
US (1) US6781237B2 (ja)
EP (1) EP1347510B1 (ja)
JP (1) JP3716218B2 (ja)
KR (1) KR100852066B1 (ja)
CN (1) CN1310321C (ja)
DE (1) DE60236995D1 (ja)
TW (1) TW563173B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133728A1 (en) * 2003-12-22 2005-06-23 Varian Semiconductor Equipment Associates, Inc. Method and system for in-situ calibration of a dose controller for ion implantation
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6331481B1 (en) * 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
JP2001093973A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
GB0001179D0 (en) 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2013093973A (ja) * 2011-10-26 2013-05-16 Toyoda Gosei Co Ltd 充電式電気機器用ホルダ装置

Also Published As

Publication number Publication date
EP1347510A1 (en) 2003-09-24
EP1347510B1 (en) 2010-07-14
KR100852066B1 (ko) 2008-08-13
JP2003258096A (ja) 2003-09-12
US6781237B2 (en) 2004-08-24
TW563173B (en) 2003-11-21
CN1310321C (zh) 2007-04-11
CN1495892A (zh) 2004-05-12
DE60236995D1 (de) 2010-08-26
KR20030074086A (ko) 2003-09-19
US20030168743A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
US10714379B2 (en) Reducing contact resistance in vias for copper interconnects
US6777325B2 (en) Semiconductor manufacturing method for low-k insulating film
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
CN101859727B (zh) 内连线结构
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US20090258487A1 (en) Method for Improving the Reliability of Low-k Dielectric Materials
US20050277298A1 (en) Adhesion of copper and etch stop layer for copper alloy
US7022602B2 (en) Nitrogen-enriched low-k barrier layer for a copper metallization layer
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
TW201724436A (zh) 互連線結構與其製造方法
KR100371468B1 (ko) 반도체장치의제조방법
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
US20090176367A1 (en) OPTIMIZED SiCN CAPPING LAYER
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
US6424038B1 (en) Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
JP3716218B2 (ja) 配線構造及びその形成方法
JPH09312339A (ja) 半導体装置及び半導体装置の製造方法
JP5074059B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法
US20070155186A1 (en) OPTIMIZED SiCN CAPPING LAYER
JP2000174019A (ja) 半導体装置及びその製造方法
CN107275279B (zh) 半导体结构及其的形成方法
KR100344499B1 (ko) 절연막을갖는반도체장치및그제조방법
CN106298637B (zh) 半导体结构的形成方法
JP2001230254A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050829

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3716218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees