KR100852066B1 - 배선 구조 및 그 형성 방법 - Google Patents

배선 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR100852066B1
KR100852066B1 KR1020020066857A KR20020066857A KR100852066B1 KR 100852066 B1 KR100852066 B1 KR 100852066B1 KR 1020020066857 A KR1020020066857 A KR 1020020066857A KR 20020066857 A KR20020066857 A KR 20020066857A KR 100852066 B1 KR100852066 B1 KR 100852066B1
Authority
KR
South Korea
Prior art keywords
film
wiring
sic
insulating film
forming
Prior art date
Application number
KR1020020066857A
Other languages
English (en)
Other versions
KR20030074086A (ko
Inventor
이께다마사노부
스즈끼다까시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030074086A publication Critical patent/KR20030074086A/ko
Application granted granted Critical
Publication of KR100852066B1 publication Critical patent/KR100852066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

다마신 기법을 이용하여 Cu로 대표되는 절연막에 대하여 확산성이 용이한 도전 재료에 의해 배선을 형성할 때, 배선 지연을 억지함과 함께, 배선이 충전 형성되는 절연막의 실효적인 유전율을 대폭 저감하여, 최근의 반도체 소자의 한층 더한 미세화에 대응한 신뢰성이 높은 배선 구조를 실현한다.
다마신 기법에 의해 비아홀(2) 및 배선 홈(3)을 충전하는 기초막(6)을 통해 Cu로 충전되는 배선(4)을 형성한 후, 배선(4)의 상면을 피복하도록 SiC : H막(5)을 형성할 때, SiC : H막(5)의 막 밀도가 2.1(g/㎤) 이상이 되도록, SiC : H막(5) 성막 시의 N을 포함하는 가스의 첨가에 의해 N 원자 함유량이 8(atm%)∼20(atm%)이 되도록 제어한다.
비아홀, 배선 홈, SiC : H막, 반사 방지막, 막 밀도, 막 스트레스 변동

Description

배선 구조 및 그 형성 방법{WIRING-INCLUSIVE STRUCTURE AND FORMING METHOD THEREOF}
도 1은 통상의 SiC : H막의 절연 파괴 시험을 도시하는 모식도.
도 2는 SiC : H막에서, 막 밀도와 유전율의 관계를 도시하는 특성도.
도 3은 SiC : H막에서의 막 밀도와 대기 중에 1주간 방치했을 때의 막 스트레스 변동과의 관계를 도시하는 특성도.
도 4는 SiC : H막의 각 성막 조건에서의 탈가스 특성을 도시하는 특성도.
도 5는 TDDB 시험의 원리를 도시하는 모식도.
도 6은 TDDB 시험을 SiC : H막에 적용한 경우의 모식도.
도 7은 N 원자 첨가량과 유전율 및 막 밀도와의 관계를 도시하는 특성도.
도 8은 본 실시예에서의 배선 구조의 주요 구성을 도시하는 개략적인 단면도.
도 9는 본 실시예에 따른 배선 구조의 형성 방법을 공정순으로 도시하는 개략적인 단면도.
도 10은 도 9에 이어서, 본 실시예에 따른 배선 구조의 형성 방법을 공정순으로 도시하는 개략적인 단면도.
도 11은 도 10에 이어서, 본 실시예에 따른 배선 구조의 형성 방법을 공정순 으로 도시하는 개략적인 단면도.
도 12는 도 11에 이어서, 본 실시예에 따른 배선 구조의 형성 방법을 공정순으로 도시하는 개략적인 단면도.
도 13은 도 12에 이어서, 본 실시예에 따른 배선 구조의 형성 방법을 공정순으로 도시하는 개략적인 단면도.
도 14는 도 13에 이어서, 본 실시예에 따른 배선 구조의 형성 방법을 공정순으로 도시하는 개략적인 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 층간 절연막
2 : 비아홀
3 : 배선 홈
4 : 배선
5 : SiC : H막
6 : 기초막
11 : 실리콘 기판
12, 21 : 알릴에테르계 유기 저유전율막
13, 23 : 반사 방지막
14, 31 : 레지스트 패턴
15, 32 : 배리어 메탈막
16, 33 : 도금 전극막
17, 34 : Cu막
18, 35 : 배선
19 : SiC : H막
20 : 배선 홈
22 : SiN막
본 발명은, 절연막에 형성된 배선 홈을 확산성이 용이한 도전 재료, 특히 Cu를 함유하는 금속 재료로 충전하여 이루어지는 배선 구조에 관한 것이다.
반도체 소자의 고집적화와 칩 사이즈의 축소화에 수반하여, 배선의 미세화 및 다층 배선화가 가속적으로 진행되고 있다. 이러한 다층 배선 구조를 갖는 로직 디바이스에서는, 배선 지연이 디바이스 신호 지연의 지배적 요인 중 하나가 되고 있다. 디바이스의 신호 지연은, 배선 저항과 배선 용량의 곱에 비례하고 있으므로, 배선 지연의 개선을 위해서는 배선 저항 및 배선 용량의 경감이 중요해지고 있다.
이러한 배선 저항을 저감하기 위해, 저저항 금속인 Cu를 재료로 하여 배선을 형성하는 것이 검토되고 있다. 여기서, Cu를 패터닝하여 배선을 형성하는 것은 매우 곤란하기 때문에, 절연막에 배선 홈을 형성하고, 이 배선 홈에 Cu를 충전하여 배선 형성하는, 소위 다마신 기법이 안출되고 있다. 이 다마신 기법을 채용하는 경우, 더욱 배선 용량을 저감하기 위해, 상기 절연막으로서 종전의 SiO2 대신에 저유전율 재료를 이용하는 것이 바람직하다.
상술한 바와 같이, Cu는 저저항 금속이기 때문에 금후의 배선 재료로서 크게 기대되는 반면, 일반적인 절연 재료에 대하여 용이한 확산성을 갖는다고 하는 결점이 있다. 따라서, 다마신 기법에 의한 Cu 배선 형성 프로세스에서는, 절연막 상에 퇴적된 Cu를 CMP(Chemical Mechanical Polishing)법에 의해 연마 제거하고, 절연막의 배선 홈 내만을 충전하도록 Cu 배선을 형성한 후, Cu 확산 방지와 에칭 스토퍼의 역할을 가진 SiN막을 Cu 배선 상에 형성하도록 하고 있다.
그러나, SiN은, 그 유전율이 7.0으로 비교적 크기 때문에, 절연막으로서 저유전율막을 이용하였다고 해도, SiN의 프린지 효과에 의해 저유전율화가 저해되어, 실효적인 유전율이 감소되지 않는다고 하는 심각한 문제가 발생한다.
본 발명은, 상기한 과제를 감안하여 이루어진 것으로, 다마신 기법을 이용하여 Cu로 대표되는 절연막에 대하여 확산성이 용이한 도전 재료에 의해 배선을 형성할 때, 배선 지연을 억지함과 함께, 배선이 충전 형성되는 절연막의 실효적인 유전율을 대폭 저감하여, 최근의 반도체 소자의 한층 더한 미세화에 대응한 신뢰성이 높은 배선 구조 및 그 형성 방법을 제공하는 것을 목적으로 한다.
본 발명자는, 예의 검토한 결과, 이하에 설명하는 발명의 다양한 양태를 안 출하였다.
본 발명의 배선 구조는, 기판의 상측에 형성된 절연막에 배선 형상의 홈이 형성되고, 상기 홈 내에 상기 절연막에 대하여 확산성이 용이한 도전 재료가 충전되어 배선이 형성되어 이루어지는 배선 구조로서, 상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 막 밀도가 2.1(g/㎤) 이상으로 된 확산 방지막이 형성되어 있다.
본 발명의 배선 구조의 다른 양태는, 기판의 상측에 형성된 절연막에 배선 형상의 홈이 형성되고, 상기 홈 내에 상기 절연막에 대하여 확산성이 용이한 도전 재료가 충전되어 배선이 형성되어 이루어지는 배선 구조로서, 상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 8(atm%)∼20(atm%)의 N 원자를 함유하는 확산 방지막이 형성되어 있다.
본 발명의 배선 구조의 형성 방법은, 절연막에 적어도 배선 형상의 홈을 형성하는 공정과, 상기 홈을 적어도 상기 절연막에 대하여 확산성이 용이한 도전 재료로 충전하는 공정과, 상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 막 밀도가 2.1(g/㎤) 이상이 되도록 확산 방지막을 형성하는 공정을 포함한다.
본 발명의 배선 구조의 형성 방법의 다른 양태는, 절연막에 적어도 배선 형상의 홈을 형성하는 공정과, 상기 홈을 적어도 상기 절연막에 대하여 확산성이 용이한 도전 재료로 충전하는 공정과, 상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하여 확산 방지막을 형성하는 공정을 포함하며, 상기 확산 방지막을 형성할 때에, 해당 확산 방지막 내에 N을 함유하는 가스를 첨가하고, 상기 확산 방지막 내 에서의 N 농도를 8(atm%)∼20(atm%)으로 제어한다.
<발명의 기본 골자>
우선, 본 발명의 기본 골자에 대하여 설명한다.
최근, 다마신 기법에 의한 Cu 배선의 상면을 피복하는 Cu 확산 방지막으로서, 비교적 유전율이 높은 SiN막 대신에, 플라즈마 CVD법에 의해 형성하는 수소화 SiC(SiC:H)막이 제안되고 있다.
그러나, SiC : H막은 SiN막에 비해 저유전율인 반면, 절연 내압이 부족하다고 하는 성질을 갖는 것이 알려져 있다. 구체적으로, 도 1에 도시한 바와 같이, 실리콘 기판 상에 SiC : H막을 막 두께 100㎚로 형성하고, 이 SiC : H막 상에 Cu 전극을 형성하여 전압 인가하는 절연 파괴 시험을 행한 결과, 온도 175(℃), 전계 3.75(MV/㎝)의 조건 하에서 SiC : H막에 절연 파괴가 발생하였다.
본 발명자는, SiC : H막의 절연 내압이 부족하다고 하는 성질이, 성막된 SiC : H막의 막 밀도가 낮은 것에 기인하는 것은 아닐까라고 추론하고, 이 추론에 기초하여 SiC : H막에 미치는 악영향을 최소한으로 억제하면서 절연 내압 향상을 도모하기 위한 구체적 방법을 고찰하기 위해, 이하의 각 실험을 행하였다.
[1] SiC : H막에서 N 원자 첨가에 의해 막 밀도를 변화시킨 경우의 막 밀도와 유전율(k값)과의 관계
우선, SiC : H막의 막 밀도를 증가시킨 경우에 유전율에 미치는 영향에 대하여 고찰한다. SiC : H막의 막 밀도를 높이기 위해서는, SiC : H막의 성막 시에 질소(N) 원자를 막 내에 첨가하는 것이 유효하다.
도 2에 도시한 바와 같이, 실리콘 기판 상에 막 밀도를 변화시킨 SiC : H막을 각각 막 두께 200㎚로 성막하여 유전율을 조사한 결과, 막 밀도의 증가에 의해 유전율도 증가 경향을 나타내지만, 전자의 증가에 대한 후자의 증가 비율은 작다. 즉, SiC : H막의 막 밀도를 높여도 유전율을 그다지 증가시킬 수 없다는 것이 확인되었다.
[2] SiC : H막에서의 막 스트레스 변동과 막 밀도와의 관계
계속해서, SiC : H막의 막 밀도를 제어시킨 경우에 있어서의 막 스트레스의 시간 경과적 안정성에 대하여 고찰한다.
여기서는, [1]과 마찬가지로 실리콘 기판 상에 SiC : H막을 막 두께 200㎚로 성막한 후, 대기 중에 1주간 방치하고, 막 퇴적 시의 막 스트레스와 1주간 방치했을 때의 막 스트레스의 변동을 조사하였다.
도 3은 SiC : H막에서의 막 밀도와 대기 중에 1주간 방치했을 때의 막 스트레스 변동과의 관계를 도시하는 특성도이다.
도 3에 따르면, 막 밀도의 증가에 따라 막 스트레스 변동이 작아져, 막 밀도 2.1(g/㎤)에서는 스트레스 변동은 나타나지 않게 된다. 즉, SiC : H막을 막 밀도 2.1(g/㎤) 이상의 치밀한 막으로 형성하면, 가령 대기 중에 장시간 방치해 놓아도 막 스트레스는 안정되는 것을 알 수 있다.
또한, [1], [2]의 각 실험에서, SiC : H막의 소스 가스로서 트리메틸실란(3MS) 가스를 이용하고, SiC : H막의 막 밀도 2.1(g/㎤)을 얻기 위해, N을 함유하는 첨가 가스로서 NH3을 이용하고 있다. 막 밀도 2.1(g/㎤)을 얻기 위한 전형적인 성막 조건으로서는, 3MS의 유량을 150(cc/min), RF 파워(13.56㎒)를 300(W), 기판 온도를 350(℃), 첨가 가스인 NH3의 유량을 100(cc/min) 이상, 분위기 압력을 2.7×102(pa)(2Torr)으로 하면 된다. 이 경우, SiC : H의 소스 가스로서 테트라메틸실란(4MS) 가스를 이용해도 된다. 또한 첨가 가스로서, N2를 이용한 경우에도 마찬가지의 효과가 얻어진다.
[3] SiC : H막에서의 승온 이탈 분광(TDS : Thermal Desorption Spectroscopy) 특성과 막 밀도와의 관계
계속해서, SiC : H막을 성막할 때에, N을 함유하는 첨가 가스의 막 내로의 흡수 안정성에 대하여 고찰한다.
여기서는, 실리콘 기판 상에 SiC : H막을 막 두께 430㎚로 성막하고, 실온으로부터 700℃까지 기판 온도를 변화시켜 TDS에 의해 탈가스 특성을 조사하였다. 이 TDS의 시험 시에 주목한 M/e( )는 2, 12, 15, 16, 17, 18, 28, 44이다.
도 4는 SiC : H막의 각 성막 조건에서의 탈가스 특성을 도시하는 특성도이다.
도 4에 따르면, 400℃에서의 M/e=16의 탈가스량에 주목하면, 막 밀도 1.79(g/㎤)에서 4.0×10-9(pa)(3.0×10-11(Torr)), 막 밀도 2.32(g/㎤)에서 2.4×10 -9(pa)(1.8×10-11(Torr)), 막 밀도 2.42(g/㎤)에서 3.3×10-10(Pa)(2.5×10-12 (Torr)) 로 되어, 막 밀도가 증가함에 따라 탈가스량이 감소되어 가는 것을 알 수 있다. 이 때문에, 결합이 약한 성분이 성막 내에 취입되기 어려운 치밀한 SiC : H막으로 되어, 가령 방치해도 가스를 흡수하는 경우가 적어져 안정화된 것으로 생각할 수 있다.
[4] SiC : H막에서의 시간 경과에 따른 절연 파괴(TDDB : Time Dependent Dielectric Break-down) 수명과 막 밀도와의 관계
계속해서, SiC : H막의 막 밀도를 제어시킨 경우에 있어서의 내압 신뢰성에 대하여 고찰한다.
도 5는 TDDB 시험의 원리를 도시하는 모식도이다.
도 5의 (a)에 도시한 바와 같이, 실리콘 기판(또는 Cu막 등) 상에 절연막을 퇴적한 후, 이 절연막 상에 전극용의 Cu를 진공 증착에 의해 퇴적하고, 형성한 Cu 전극을 플러스(+) 전극, 실리콘 기판을 접지로 하여 전압을 인가한다. 전압을 인가하면, 도 5의 (c)에 도시한 바와 같이 플러스(+)의 Cu 전극으로부터 이온화된 Cu가 절연막 내로 방출된다. 절연막 내에 침입한 Cu 이온은, 전극간에서 발생한 전계에 의해 플러스(+) 전극으로부터 마이너스(-) 전극으로 드리프트되고, 최종적으로는 마이너스(-) 전극에 도달하여 절연 파괴에 이른다. 도 5의 (b)에 누설 전류의 시간적 변화의 모습을 도시한다. 누설 전류가 대폭 커지는 시각이 절연 파괴에 의한 절연막의 수명이다.
도 6은 상술한 TDDB 시험을 SiC : H막에 적용한 경우의 모식도이다.
도 6의 (a)에 TDDB 시험에 이용한 샘플의 개략적인 구조를 도시한다. 이 샘 플은, 실리콘 기판 상에 SiC : H막을 막 두께 70㎚로 성막한 후, SiC : H막 상에 Cu 전극을 진공 증착에 의해 성막한 것이다. Cu 전극의 크기는 0.15㎜φ이고, 스테이지 온도를 200℃로 설정하여 프로버를 이용하여 측정하였다. 측정할 때는, 도 6의 (b)에 도시한 바와 같이, Cu 전극에 플러스(+)의 전압을 인가한다. 이 경우, 전압 인가 초기에 누설 전류가 감소하지만, 그 후에는 거의 일정한 값으로 안정된다. 초기 누설 전류의 기준으로서, 0.1초 경과 후의 전류값을 i0으로 정의하고, 웨이퍼 레벨에서 가능한 측정 범위를 약 2000초까지로 하였다.
시험 결과를 이하의 표 1에 정리한다.
i0의 측정값(단위;A)과 MTF의 상호 관계
W/N
V(V) E(MV/㎝) 1(k=5.7) 8(k=4.9) 15(k=4.3)
i0 1 0.14 1.8E-09
5 0.71 3.0E-10 1.9E-10 6.0E-08
10 1.43 1.4E-09 1.6E-09 2.7E-06
21 3.00 5.0E-09 3.8E-07 NG
MTF 21 3.00 >>2000sec >2000sec NG
*)SiC 두께를 70㎚로 하여 계산하였다.
막 밀도 2.42(g/㎤)의 SiC : H막에 대해서는, 3(MV/㎝)의 전계를 인가해도 누설 전류는 적고, 평균 고장 시간(MTF : Mean Time to Failure)은 웨이퍼 레벨 한계인 2000초를 훨씬 초과하는 결과를 나타내었다. 이에 대하여, 막 밀도 1.79(g/㎤)의 SiC : H막에 대해서는, 3(MV/㎝)의 전계를 인가하면 누설 전류가 100㎂를 초과하게 된다. TDDB 시험에서는 수명의 기준으로서, 누설 전류>1(㎂/㎠) 정도가 채 용되고 있기 때문에, 1.4(MV/㎝)의 인가 전계에서도 발생하는 누설 전류는 ㎂ 정도로 되어 매우 크다. 또한, 막 밀도 2.32(g/㎤)의 SiC : H막에 대해서는, 막 밀도 2.42(g/㎤)의 것과 막 밀도 1.79(g/㎤)의 것과의 중간의 물성을 나타낸다.
또한, SiC : H막의 성막 시에 첨가 가스로서 NH3을 첨가함으로써, 막 밀도 2.1(g/㎤)의 SiC : H막을 갖는 샘플을 제작하고, 이 샘플에 대해서도 상술한 바와 마찬가지의 실험을 행하였다. 그 실험 결과를 이하의 표 2에 정리한다.
막 밀도 [g/㎤] 스트레스변동 [MPa] k값 400℃에서 M/e=16의 탈가스량 [Torr] 3MV/㎝[sec]에서 TDDB의 수명[sec]
1.79 160 4.3 3.00E-11 NG
2.10 40 4.6 2.00E-11 >2000
2.32 40 4.9 1.80E-11 >2000
2.42 2 5.8 2.50E-12 >>2000
표 2에 나타낸 바와 같이, SiC : H막을 막 밀도 2.1(g/㎤) 이상이 되도록 첨가 가스량을 제어하여 성막함으로써, 유전율의 저감 및 전기적 신뢰성의 확보라는 양방의 요청을 충분히 만족시키는 것을 알 수 있다.
[5] SiC : H막에서의 N 원자 첨가량과 막 밀도와의 관계
상술한 바와 같이, N을 포함하는 가스를 첨가함으로써, SiC : H막의 막 밀도가 증가하여 절연 내압이 향상되는 것이 금회 처음으로 발견되었다. 따라서 다음에, N을 포함하는 첨가 가스의 적정 첨가 범위에 대하여 고찰한다.
[1]에서 설명한 바와 같이, SiC : H막의 막 밀도의 증가에 수반하여 유전율의 상승을 초래하지만, 본 발명에서는 막 밀도를 증가시키는 방법으로서 SiC : H막 성막 시의 N 원자 첨가를 채용하고 있으므로, N 원자 첨가량과 유전율 및 막 밀도 와의 관계를 조사하는 것이 필요하다.
도 7의 (a)는 SiC : H막의 N 원자 함유량과 유전율과의 관계를 도시하는 특성도이고, 도 7의 (b)는 SiC : H막의 N 원자 함유량과 막 밀도와의 관계를 도시하는 특성도이다.
도 7의 (a)에 도시한 바와 같이, N 원자 함유량의 증가에 의해 유전율도 증가 경향을 나타낸다. 그러나, 막 밀도에 관해서는 N 원자 함유량이 20(atm%) 이상에서는 포화된다(도 7의 (b)). 신뢰성이 양호하며, 또한 저유전율의 Cu 확산 방지막으로서 기능하는 SiC : H막 내의 N 원자 함유량의 상한은 20(atm%)으로 추정할 수 있다. 한편, 도 7의 (b)에 도시한 바와 같이, 막 밀도 2.1(g/㎤) 이상을 확보하기 위해서는 N 원자 함유량이 15(atm%) 정도 이상인 것을 필요로 하고, 절연 내압의 충분한 확보라는 요청에 주목하면, N 원자 함유량의 하한은 8(atm%)로 추정할 수 있다. 이상의 고찰로부터, SiC : H막의 N 원자 함유량, 즉 N을 포함하는 첨가 가스의 적정 첨가 범위는 8(atm%)∼20(atm%)이고, 이 범위를 만족시키면, SiC : H막에 미치는 악영향을 최소한으로 억제하면서 절연 내압 향상이 실현된다.
이상의 설명을 총괄하여, 본 실시예에서의 배선 구조의 주요 구성을 도 8에 도시한다.
본 실시예에서는, 예를 들면 알릴에테르계 유기 저유전율막 등으로 이루어지는 층간 절연막(1)에 비아홀(2) 및 배선 홈(3)이 일체로 형성되며, 다마신 기법 및 CMP법에 의해 이들을 TaN이나 Ta 등의 기초막(6)을 통해 Cu로 충전하는 배선(4)이 형성되고, 이 배선(4)의 상면을 피복하도록 SiC : H막(5)이 형성되어 이루어지는 배선 구조를 전제로 한다.
그리고, SiC : H막(5)의 막 밀도가 2.1(g/㎤) 이상으로 되도록, SiC : H막(5) 성막 시의 N을 포함하는 가스의 첨가에 의해 제어한다. 다른 관점에서 보면, SiC : H막(5)의 N 원자 함유량이 8(atm%)∼20(atm%)으로 되도록, N을 포함하는 가스의 첨가량을 제어하여 SiC : H막(5)을 성막한다. 이들에 의해, 다마신 기법에 의한 Cu 배선 구조에서, 배선 지연을 억지함과 함께, 배선이 충전 형성되는 절연막의 실효적인 유전율을 대폭 저감하여, 최근의 반도체 소자의 한층 더한 미세화에 대응한 신뢰성이 높은 배선 구조를 실현한다.
<구체적인 실시예>
상술한 본 발명의 기본 골자를 근거로 하여, 본 발명의 구체적인 실시예에 대하여 도면을 참조하면서 상세히 설명한다.
도 9∼도 14는, 본 실시예에 따른 배선 구조의 형성 방법을 공정순으로 도시하는 개략적인 단면도이다.
우선, 도 9의 (a)에 도시한 바와 같이, 실리콘 기판(11) 상에, MOS 트랜지스터 등의 반도체 소자(도시 생략)를 형성한 후, 저유전율의 층간 절연막으로서 알릴에테르계 유기 저유전율막(12)(막 두께 150㎚)을 형성하고, 계속해서, 기초막으로부터의 반사를 방지하기 위해 반사 방지막(13)을 형성한다. 그 후, 반사 방지막(13)에 포토레지스트를 도포하고, 이것을 포토리소그래피에 의해 가공하여 배선 홈 형상의 레지스트 패턴(14)을 형성한다.
또한, 층간 절연막으로서는, 알릴에테르계 유기 저유전율막(12) 대신에, 불 소를 도핑한 SiO2막, 애로매틱 하이드로카본 폴리머막, 플루오로카본계 저유전율막, 하이드로젠 실세스 키옥산(hydrogen silses quioxane)계 저유전율막, 하이드로메틸 실세스 키옥산(hydromethly silses quioxane)계 저유전율막, 포러스 키옥산(porous quioxane)계 저유전율막, 오르가노실리케이트(organosilicate) 유리막, 포러스 알릴에테르(porous allylether)계 저유전율막을 형성해도 된다. 또한, 층간 절연막으로서 저유전율막과 플라즈마 SiO2막, 또는 플라즈마 SiON막, 혹은 플라즈마 SiN막과의 적층 구조막을 형성해도 적합하다.
계속해서, 도 9의 (b)에 도시한 바와 같이, 레지스트 패턴(14)을 마스크로 하여 반사 방지막(13) 및 알릴에테르계 유기 저유전율막(12)을 플라즈마 에칭하여, 배선 홈을 형성한다. 그 후, 불필요한 레지스트 패턴(14) 및 반사 방지막(13)을 제거한다.
계속해서, 도 10의 (a)에 도시한 바와 같이, 배선 홈의 내벽면을 피복하도록 배리어 메탈막(15)으로서 Ta막 또는 TaN막(막 두께 15㎚)을 스퍼터링법에 의해 성막하고, 다음에 배리어 메탈막(15) 상에 도금 전극막(16)(막 두께 130㎚)을 형성한다.
계속해서, 도 10의 (b)에 도시한 바와 같이, 전계 도금법에 의해 Cu막(17)을 막 두께 970㎚로 성막한 후, 도 10의 (c)에 도시한 바와 같이, CMP법에 의해 Cu막(17) 및 배리어 메탈막(15)을 연마하고, 배선 홈 내에 배리어 메탈막(15)을 통해 Cu로 충전되어 이루어지는 배선(18)을 형성한다.
계속해서, 도 11의 (a)에 도시한 바와 같이, 배선(18) 상에 SiC : H막(19)(막 두께 70㎚)을 플라즈마 CVD법에 의해 막 밀도가 2.2(g/㎤)로 되도록 형성한다.
구체적으로는, 탄소(C)의 소스 가스로서 4MS, 3MS, 또는 2MS를 이용하고, NH3을 첨가 가스로서 가하며, 이들 가스의 혼합 가스 플라즈마를 이용하여, 전체 압력을 1.3×102(Pa)∼1.3×101(Pa)(1(Torr)∼10(Torr)), 플라즈마 파워를 13.56(㎒)에서 300(W)∼500(W)(또는 400(㎑)에서 300(W)∼500(W)), 성막 온도를 350℃∼400℃의 범위에서 행한다. 이 때, 400(㎑)의 RF 파워는 인가하지 않아도 NH3 가스를 첨가함으로써 마찬가지의 효과가 얻어진다. 이 경우, 첨가 가스로서 NH 가스 대신에 N2를 첨가해도 적합하다.
계속해서, 도 11의 (b)에 도시한 바와 같이, SiC : H막(19) 상에 배선부를 형성하기 위한 층간 절연막으로 되는 알릴에테르계 유기 저유전율막(21)(막 두께 550㎚)을 형성하고, 또한 배선부를 형성할 때의 에칭 마스크가 되는 SiN막(22)(막 두께 100㎚)을 플라즈마 CVD법에 의해 형성한다.
또한, 층간 절연막으로서는, 알릴에테르계 유기 저유전율막(21) 대신에, 불소를 도핑한 SiO2막, 애로매틱 하이드로카본 폴리머막, 플루오로카본계 저유전율막, 하이드로젠 실세스 키옥산계 저유전율막, 하이드로메틸 실세스 키옥산계 저유전율막, 포러스 키옥산계 저유전율막, 오르가노실리케이트 유리막, 포러스 알릴에테르계 저유전율막을 형성해도 된다. 또한, 층간 절연막으로서 저유전율막과 플라즈마 SiO2막, 또는 플라즈마 SiON막, 혹은 플라즈마 SiN막과의 적층 구조막을 형성해도 적합하다.
계속해서, 도 12의 (a)에 도시한 바와 같이, SiN막(22) 상에 반사 방지막(23)을 형성한 후, 이 반사 방지막(23) 상에 포토레지스트를 도포하고, 이것을 포토리소그래피에 의해 가공하여 배선 홈 형상의 레지스트 패턴(24)을 형성한다.
계속해서, 도 12의 (b)에 도시한 바와 같이, 레지스트 패턴(24)을 마스크로 하여 반사 방지막(23) 및 SiN막(22)을 플라즈마 에칭하여, SiN막(22)에 배선 홈 패턴(20a)을 형성한다. 그 후, 불필요한 레지스트 패턴 및 반사 방지막(23)을 제거한다.
계속해서, 도 13의 (a)에 도시한 바와 같이, SiN막(22) 상에 배선 홈 패턴(20a)을 매립하도록 반사 방지막(23)(막 두께 110㎚)을 형성한 후, 이 반사 방지막(23) 상에 포토레지스트를 도포하고, 이것을 포토리소그래피에 의해 가공하여 비아홀 형상의 레지스트 패턴(31)을 형성한다.
계속해서, 도 13의 (b)에 도시한 바와 같이, 레지스트 패턴(31)을 마스크로 하여 반사 방지막(23) 및 SiN막(22)을 플라즈마 에칭하고, 또한 도 13의 (c)에 도시한 바와 같이, SiC : H막(19)을 스토퍼로 하여 알릴에테르계 유기 저유전율막(21)을 에칭한 후, 배선(18)의 표면이 노출되도록 SiC : H막(19)을 에칭한다. 이들 공정에 의해, 비아홀(30) 및 배선 홈 패턴(20a)이 형성된 SiN막(22)이 마스크로 되어 비아홀(30)과 연속하는 배선 홈(20)이 형성된다. 또한, 해당 일련의 공정에 의해, 레지스트 패턴(31) 및 반사 방지막(23)이 제거된다.
그리고, 도 14에 도시한 바와 같이, 배선 홈(20) 및 비아홀(30)의 내벽면을 피복하도록 배리어 메탈막(32)으로서 Ta막(막 두께 15㎚)을 스퍼터링법에 의해 성막하고, 다음으로 배리어 메탈막(32) 상에 도금 전극막(33)(막 두께 130㎚)을 형성한 후, 전계 도금법에 의해 Cu막(34)을 막 두께 970㎚로 성막하고, CMP법에 의해 Cu막(34) 및 배리어 메탈막(32)을 연마한다. 이 때, 비아홀(30) 및 배선 홈(20)을 매립하는 배선(35)이 형성된다. 그런 후, 배선(35) 상에 커버막(36)으로 되는 SiN막(막 두께 70㎚)을 형성한다.
본 실시예에 따른 배선을 구성하는 배선부 및 플러그부가 저유전율막 내에 형성되어 이루어지는, 소위 풀 저유전율의 배선 구조의 온도 바이어스 시험을 행한 바, 이하의 표 3에 나타낸 바와 같이, 온도 바이어스 스트레스 시험에서도 불량은 나타나지 않았으며, 배선간 수명을 희생시키지 않고 종래 발명품의 발명과 비교하여 배선간 용량이 8% 감소하였다고 하는 바람직한 결과를 얻었다.
종래 발명품 (SiN 사용) 종래 발명품 (종래 SiC 사용) 본 발명품 (본 발명 SiC 사용)
배선간 용량 L/S=0.2/0.2㎛ 170fF/㎜ 153fF/㎜ 158fF/㎜
배선 수명 2MV/㎝, 200℃ >1000kh <800kh >1000kh
이상 설명한 바와 같이, 본 실시예에 따르면, 다마신 기법을 이용하여 Cu에 의해 배선(18)을 형성할 때, 배선 지연을 억지함과 함께, 배선(18)이 충전 형성되 는 층간 절연막의 실효적인 유전율을 대폭 저감하여, 최근의 반도체 소자의 한층 더한 미세화에 대응한 신뢰성이 높은 배선 구조를 실현한다.
이하, 본 발명의 모든 양태를 부기로서 요약하여 기재한다.
(부기 1)
기판의 상측에 형성된 절연막에 배선 형상의 홈이 형성되고, 상기 홈 내에 상기 절연막에 대하여 확산성이 용이한 도전 재료가 충전되어 배선이 형성되어 이루어지는 배선 구조로서,
상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 막 밀도가 2.1(g/㎤) 이상으로 된 확산 방지막이 형성되어 있는 것을 특징으로 하는 배선 구조.
(부기 2)
상기 확산 방지막은 8(atm%)∼20(atm%)의 N 원자를 함유하는 것을 특징으로 하는 부기 1에 기재된 배선 구조.
(부기 3)
기판의 상방에 형성된 절연막에 배선 형상의 홈이 형성되고, 상기 홈 내에 상기 절연막에 대하여 확산성이 용이한 도전 재료가 충전되어 배선이 형성되어 이루어지는 배선 구조로서,
상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 8(atm%)∼20(atm%)의 N 원자를 함유하는 확산 방지막이 형성되어 있는 것을 특징으로 하는 배선 구조.
(부기 4)
상기 배선을 구성하는 상기 도전 재료가 적어도 Cu를 함유하는 금속 재료인 것을 특징으로 하는 부기 1∼3 중 어느 하나에 기재된 배선 구조.
(부기 5)
상기 배선은, 상기 홈 내에서 도전성의 기초막을 통해 충전 형성되어 있는 것을 특징으로 하는 부기 1∼4 중 어느 하나에 기재된 배선 구조.
(부기 6)
상기 절연막은 저유전율 재료로 이루어지는 것을 특징으로 하는 부기 1∼5 중 어느 하나에 기재된 배선 구조.
(부기 7)
절연막에 적어도 배선 형상의 홈을 형성하는 공정과,
상기 홈을 적어도 상기 절연막에 대하여 확산성이 용이한 도전 재료로 충전하는 공정과,
상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 막 밀도가 2.1(g/㎤) 이상이 되도록 확산 방지막을 형성하는 공정
을 포함하는 것을 특징으로 하는 배선 구조의 형성 방법.
(부기 8)
상기 확산 방지막을 형성할 때에, 상기 확산 방지막 내에 N을 함유하는 가스를 첨가하고, 상기 확산 방지막 내에서의 N 농도를 8(atm%)∼20(at m%)으로 제어하는 것을 특징으로 하는 부기 7에 기재된 배선 구조의 형성 방법.
(부기 9)
절연막에 적어도 배선 형상의 홈을 형성하는 공정과,
상기 홈을 적어도 상기 절연막에 대하여 확산성이 용이한 도전 재료로 충전하는 공정과,
상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하여 확산 방지막을 형성하는 공정
을 포함하며,
상기 확산 방지막을 형성할 때에, 상기 확산 방지막 내에 N을 함유하는 가스를 첨가하고, 상기 확산 방지막 내에서의 N 농도를 8(atm%)∼20(atm%)으로 제어하는 것을 특징으로 하는 배선 구조의 형성 방법.
(부기 10)
상기 확산 방지막을 형성할 때에 이용하는 소스 가스가 메틸 실란계의 가스인 것을 특징으로 하는 부기 7∼9 중 어느 하나에 기재된 배선 구조의 형성 방법.
(부기 11)
상기 N을 함유하는 가스가 N2 또는 NH3인 것을 특징으로 하는 부기 8∼10 중 어느 하나에 기재된 배선 구조의 형성 방법.
(부기 12)
상기 배선을 구성하는 상기 도전 재료가 적어도 Cu를 함유하는 금속 재료인 것을 특징으로 하는 부기 7∼11 중 어느 하나에 기재된 배선 구조의 형성 방법.
(부기 13)
상기 배선을 형성할 때에, 상기 홈의 내벽을 피복하도록 도전성의 기초막을 형성한 후, 상기 기초막을 통해 상기 홈 내를 충전하도록 상기 배선을 형성하는 것을 특징으로 하는 부기 7∼12 중 어느 하나에 기재된 배선 구조의 형성 방법.
(부기 14)
상기 절연막은 저유전율 재료로 이루어지는 것을 특징으로 하는 부기 7∼13 중 어느 하나에 기재된 배선 구조의 형성 방법.
본 발명에 따르면, 다마신 기법을 이용하여 Cu로 대표되는 절연막에 대하여 확산성이 용이한 도전 재료로 배선을 형성할 때, 배선 지연을 억제함과 함께, 배선이 충전 형성되는 절연막의 실효적인 유전율을 대폭 저감하여, 최근의 반도체 소자의 미세화 추세에 대응한 신뢰성이 높은 배선 구조를 실현한다.

Claims (10)

  1. 기판의 상방에 형성된 절연막에 배선 형상의 홈이 형성되고, 상기 홈 내에 상기 절연막에 대하여 확산성이 용이한 도전 재료가 충전되어 배선이 형성되어 이루어지는 배선 구조로서,
    상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 막 밀도가 2.1(g/㎤) 이상으로 된 확산 방지막이 형성되어 있으며,
    상기 배선을 구성하는 상기 도전 재료는 적어도 Cu를 함유하는 금속 재료인 것을 특징으로 하는 배선 구조.
  2. 제1항에 있어서,
    상기 확산 방지막은 8(atm%)∼20(atm%)의 N 원자를 함유하는 것을 특징으로 하는 배선 구조.
  3. 기판의 상방에 형성된 절연막에 배선 형상의 홈이 형성되고, 상기 홈 내에 상기 절연막에 대하여 확산성이 용이한 도전 재료가 충전되어 배선이 형성되어 이루어지는 배선 구조로서,
    상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 8(atm%)∼20(atm%)의 N 원자를 함유하는 확산 방지막이 형성되어 있으며,
    상기 배선을 구성하는 상기 도전 재료는 적어도 Cu를 함유하는 금속 재료인 것을 특징으로 하는 배선 구조.
  4. 삭제
  5. 절연막에 적어도 배선 형상의 홈을 형성하는 공정과,
    상기 홈을 적어도 상기 절연막에 대하여 확산성이 용이한 도전 재료로 충전하는 공정과,
    상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하고, 막 밀도가 2.1(g/㎤) 이상이 되도록 확산 방지막을 형성하는 공정
    을 포함하고,
    상기 배선을 구성하는 상기 도전 재료는 적어도 Cu를 함유하는 금속 재료인 것을 특징으로 하는 배선 구조의 형성 방법.
  6. 제5항에 있어서,
    상기 확산 방지막을 형성할 때에, 해당 확산 방지막 내에 N을 함유하는 가스를 첨가하고, 상기 확산 방지막 내에서의 N 농도를 8(atm%)∼20(atm%)으로 제어하는 것을 특징으로 하는 배선 구조의 형성 방법.
  7. 절연막에 적어도 배선 형상의 홈을 형성하는 공정과,
    상기 홈을 적어도 상기 절연막에 대하여 확산성이 용이한 도전 재료로 충전하는 공정과,
    상기 배선의 상면을 피복하도록, 수소화 SiC를 재료로 하여 확산 방지막을 형성하는 공정
    을 포함하며,
    상기 배선을 구성하는 상기 도전 재료는 적어도 Cu를 함유하는 금속 재료이고,
    상기 확산 방지막을 형성할 때에, 해당 확산 방지막 내에 N을 함유하는 가스를 첨가하고, 상기 확산 방지막 내에서의 N 농도를 8(atm%)∼20(atm%)으로 제어하는 것을 특징으로 하는 배선 구조의 형성 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 확산 방지막을 형성할 때에 이용하는 소스 가스가 메틸 실란계의 가스인 것을 특징으로 하는 배선 구조의 형성 방법.
  9. 제6항 또는 제7항에 있어서,
    상기 N을 함유하는 가스가 N2 또는 NH3인 것을 특징으로 하는 배선 구조의 형성 방법.
  10. 삭제
KR1020020066857A 2002-03-06 2002-10-31 배선 구조 및 그 형성 방법 KR100852066B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00060774 2002-03-06
JP2002060774A JP3716218B2 (ja) 2002-03-06 2002-03-06 配線構造及びその形成方法

Publications (2)

Publication Number Publication Date
KR20030074086A KR20030074086A (ko) 2003-09-19
KR100852066B1 true KR100852066B1 (ko) 2008-08-13

Family

ID=27784816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066857A KR100852066B1 (ko) 2002-03-06 2002-10-31 배선 구조 및 그 형성 방법

Country Status (7)

Country Link
US (1) US6781237B2 (ko)
EP (1) EP1347510B1 (ko)
JP (1) JP3716218B2 (ko)
KR (1) KR100852066B1 (ko)
CN (1) CN1310321C (ko)
DE (1) DE60236995D1 (ko)
TW (1) TW563173B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050133728A1 (en) * 2003-12-22 2005-06-23 Varian Semiconductor Equipment Associates, Inc. Method and system for in-situ calibration of a dose controller for ion implantation
US7550385B2 (en) * 2005-09-30 2009-06-23 Intel Corporation Amine-free deposition of metal-nitride films
JP5089244B2 (ja) * 2007-05-22 2012-12-05 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052450A (ko) * 1999-01-04 2000-08-25 포만 제프리 엘 무기 장벽 박막의 부착 촉진 방법
JP2001093973A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
JP2013093973A (ja) * 2011-10-26 2013-05-16 Toyoda Gosei Co Ltd 充電式電気機器用ホルダ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6331481B1 (en) * 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052450A (ko) * 1999-01-04 2000-08-25 포만 제프리 엘 무기 장벽 박막의 부착 촉진 방법
JP2001093973A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
JP2013093973A (ja) * 2011-10-26 2013-05-16 Toyoda Gosei Co Ltd 充電式電気機器用ホルダ装置

Also Published As

Publication number Publication date
CN1310321C (zh) 2007-04-11
EP1347510A1 (en) 2003-09-24
JP3716218B2 (ja) 2005-11-16
DE60236995D1 (de) 2010-08-26
TW563173B (en) 2003-11-21
US6781237B2 (en) 2004-08-24
JP2003258096A (ja) 2003-09-12
EP1347510B1 (en) 2010-07-14
KR20030074086A (ko) 2003-09-19
CN1495892A (zh) 2004-05-12
US20030168743A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
US6787453B2 (en) Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US6777325B2 (en) Semiconductor manufacturing method for low-k insulating film
US6337518B1 (en) Low dielectric constant amorphous fluorinated carbon and method of preparation
US8445377B2 (en) Mechanically robust metal/low-k interconnects
US9607882B2 (en) Semiconductor device and manufacturing method thereof
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US20090258487A1 (en) Method for Improving the Reliability of Low-k Dielectric Materials
KR20010076205A (ko) 반도체 장치의 제조 방법
JP2003332418A (ja) 半導体装置及びその製造方法
KR100350357B1 (ko) 반도체장치의제조방법및반도체장치
US20090134493A1 (en) Semiconductor device and method of manufacturing the same
KR101139034B1 (ko) 반도체 장치 및 그의 제조 방법
US7579277B2 (en) Semiconductor device and method for fabricating the same
US20150371943A1 (en) Semiconductor device
JP2009147096A (ja) 半導体装置及びその製造方法
KR100852066B1 (ko) 배선 구조 및 그 형성 방법
CN100485920C (zh) 具有双层硅碳化合物阻挡层的集成电路
US7683488B2 (en) Semiconductor device
KR19980024368A (ko) 절연막을 갖는 반도체 장치 및 그 제조 방법
JP2001230254A (ja) 半導体装置およびその製造方法
Priyadarshini et al. Ultrathin conformal multilayer SiNO dielectric cap for capacitance reduction in Cu/low k interconnects
JP2011142169A (ja) 半導体装置及びその製造方法
US8227922B2 (en) Semiconductor device having a multilayer interconnection structure that includes an etching stopper film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 12