KR100344499B1 - 절연막을갖는반도체장치및그제조방법 - Google Patents

절연막을갖는반도체장치및그제조방법 Download PDF

Info

Publication number
KR100344499B1
KR100344499B1 KR1019970045930A KR19970045930A KR100344499B1 KR 100344499 B1 KR100344499 B1 KR 100344499B1 KR 1019970045930 A KR1019970045930 A KR 1019970045930A KR 19970045930 A KR19970045930 A KR 19970045930A KR 100344499 B1 KR100344499 B1 KR 100344499B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
boron
manufacturing
semiconductor device
Prior art date
Application number
KR1019970045930A
Other languages
English (en)
Other versions
KR19980024368A (ko
Inventor
히로유끼 와따나베
히데끼 미즈하라
노리아끼 고지마
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR19980024368A publication Critical patent/KR19980024368A/ko
Application granted granted Critical
Publication of KR100344499B1 publication Critical patent/KR100344499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

적어도 2층 구조를 갖는 절연막 사이의 밀착 강도를 향상시킴과 동시에, 평탄성 및 막질을 향상시키는 것이 가능한 반도체 장치 및 그 제조 방법이 얻어진다. 이 반도체 장치의 제조 방법에서는, 반도체 기판상에 적어도 상층 및 하층의 2층 구조를 갖는 절연막을 형성한 후 적어도 상층의 절연막과 하층의 절연막과의 계면에 이르는 조건하에서 상층의 절연막에 불순물을 도입한다. 이로써, 상층의 절연막과 하층의 절연막과의 밀착 강도를 향상시키는 것이 가능하게 되고, 상층이 절연막이 벗겨지기 어렵게 된다.

Description

절연막을 갖는 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING INSULATED FILM AND METHOD OF MANUFACTURING THEREOF}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 특정적으로는 절연막을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 집적 회로 등의 고집적화를 실현하기 위해,배선의 미세화 및 다층화를 진행하는 것이 요구되고 있다. 배선을 다충화할 경우에는, 각 배선간에 층간 배선막을 설치한다. 이 경우, 층간 절연막의 표면이 평탄하지 않으면, 층간 절연막 상부에 형성된 배선에 단차가 생기고, 그 결과 단선 등의 고장이 일어나게 된다. 따라서, 층간 절연막의 표면(즉, 디바이스의 표면)은 가능한 한 평탄화되어 있을 필요가 있다. 디바이스의 표면을 평탄화하는 기술은, 평탄화 기술이라 불려지고 있다. 이 평탄화 기술은, 배선의 미세화 및 다층화에 따라 점점 중요하게 되고 있다.
평탄화 기술에 있어서, 잘 이용되는 층간 절연막으로서 SOG(Spin On Glass)막이 알려져 있다. 최근에는, 특히 층간 절연막 재료의 유동성을 이용한 평탄화 기술의 개발이 활발하게 행하여지고 있다.
SOG로는, 실리콘 화합물을 유기 용제에 용해한 용액 및 그 용액에서 형성되는 이산화 실리콘을 주성분으로 하는 막의 총칭이다.
SOG막을 형성하는 데는, 먼저 실리콘 화합물을 유기 용제에 용해항 용액을 기판상에 적하하여 기판을 회전시킨다. 이로써, 그 용액의 피막은 배선에 의해 형성되는 기판상의 단차에 대해서, 그 요(凹)부에는 두껍게, 철(凸)부에는 얇게 단차를 완화하도록 형성된다. 그 결과, 그 용액의 피막의 표면은 평탄화된다.
다음에, 열처리를 실시함으로써, 유기 용제가 증발함과 동시에 중합 반응을 진행한다. 이로써, 표면이 평탄한 SOG막이 형성된다.
SOG막에는, 이하의 일반식 1로 나타내는, 실리콘 화합물중에 유기 성분을 포함하지 않는 무기 SOG막과, 이하의 일반식 2로 나타내는 실리콘 화합물중에 유기 성분을 포함하는 유기 SOG막이 있다.
<일반식 1>
[SiO2]n
<일반식 2>
[RxSiOY]n
(n, X, Y : 정수, R : 알킬기 또는 아릴기)
무기 SOG막은, 수분 및 수산기를 다량으로 포함하고 있음과 동시에, CVD(Chemical Vapor Deposition)법에 의해 형성된 실리콘 산화막에 비해 취약하다. 이 때문에, 막 두께를 0.5㎛ 이상으로 하면 열처리시에 균열이 발생하기 쉽다는 결점이 있다.
그 한편, 유기 SOG막은 열처리에서의 균열의 발생이 억제되어, 막 두께를 0.5∼1㎛ 정도로 할 수 있다. 따라서, 유기 SOG막을 이용하면, 막 두께가 큰 층간 절연막을 얻을 수 있고, 그 결과 기판상의 큰 단차에 대해서도 충분한 평탄화가 가능하게 된다.
이와 같이, 무기 SOG막이나 유기 SOG막은 대단히 우수한 평탄성을 갖는다. 그러나, 상술한 바와 같이 무기 SOG막은 수분 및 수산기를 다량으로 포함하고 있기 때문에, 금속 배선 등에 악영향을 주고, 그 결과 전기적 특성의 열화 및 부식 등의 문제가 생길 우려가 있다.
또한, 무기 SOG막에 비하면 적지만, 유기 SOG막에도 수분 및 수산기가 포함되어 있기 때문에 무기 SOG막과 마찬가지의 문제를 갖는다.
그래서, 통상은 SOG막을 층간 절연막에 채용할 경우에 있어서, 수분 및 수산기를 비교적 차단하는 성질에 더하여 절연성 및 기계적 강도가 높은 성질을 갖고, 예를 들어 플라즈마 CVD법에 의해 형성된 실리콘 산화막 등의 절연막을 SOG막의 상층 또는 하층에 개개시키는 것이 행하여지고 있다.
그러나, 이와 같은 실리콘 산화막과 SOG막은 밀착성이 나쁘고, 제조 후 또는 제조 과정에 있어서 양자가 박리한다는 부적합이 생긴다. 이 경우, 절연 특성이 열화하는 등 디바이스로서의 신뢰성을 손상한다는 문제점이 있다.
본 발명의 한 목적은, 상층의 절연막과 하층의 절연막과의 밀착 강도를 향상시키는 것이 가능한 반도체 장치를 제공하는 것이다.
본 발명의 또 하나의 목적은, 상층의 절연막과 하층의 절연막과의 밀착 강도를 개선하는 것이 가능한 반도체 장치를 용이하게 제조할 수 있는 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 절연막 아래에 존재하는 금속 배선층의 배선 저항을 저감할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 제1 국면에 따른 반도체 장치의 제조 방법은, 이하의 공정을 구비하고 있다. 먼저, 반도체 기판상에 적어도 상층 및 하층의 2층 구조를 갖는 절연막을 형성한다. 그리고, 적어도 상층의 절연막과 하층의 절연막과의 계면에 이르는 조건하에서 상층의 절연막에 불순물을 주입한다.
본 발명의 다른 국면에 따른 반도체 장치의 제조 방법은 이하의 공정을 구비하고 있다. 먼저, 반도체 기판상에 제1 절연막을 형성한다. 그 제1 절연막상에 제2 절연막을 형성한다. 적어도 제2 절연막과 제1 절연막과의 계면에 이르는 조건하에서 제2 절연막에 운동 에너지를 갖는 불순물을 도입한다.
또, 이와 같은 구성에 있어서, 제2 절연막상에 제3 절연막을 형성하도록 해도 된다. 또한, 상기 계면을 통과하는 불순물의 수가 2×1013atoms/cm2이상 2×1018atoms/cm2이하로 되는 것과 같은 조건하에서 불순물의 도입을 행하는 것이 바람직하다. 또한, 제2 절연막은, 탄소를 1% 이상 함유하는 실리콘 산화물과, 유기 폴리머, 또는 무기 SOG막중 어느 하나를 포함하고 있어도 된다. 또한, 제1 절연막은 제2 절연막보다도 흡습성이 낮은 막을 포함하는 것이 바람직하다. 또한, 운동 에너지를 갖는 불순물은 이온 주입법을 이용해 도입하는 것이 바람직하다. 또한, 불순물은 붕소 이온 및 아르곤 이온중 어느 하나가 바람직하다.
본 발명의 또 다른 국면에서의 반도체 장치의 제조 방법은 이하의 공정을 구비한다. 먼저, 반도체 기판상에 형성된 금속 배선층상에, 적어도 상층 및 하층의 2층 구조를 갖는 절연막을 형성한다. 그리고, 적어도 상층의 절연막과 하층의 절연막과의 계면을 통과하고, 또 금속 배선에 이르는 조건하에서 상층의 절연막에 불순물을 주입한다.
본 발명의 또 하나의 국면에서의 반도체 장치의 제조 방법은 이하의 공정을 구비한다. 먼저, 반도체 기판상에 금속 배선층을 형성한다. 그리고, 그 금속 배선층상에 제1 절연막을 형성한다. 제1 절연막상에 제2 절연막을 형성한다. 적어도 제2 절연막과 제1 절연막과의 계면을 통과하고, 또 금속 배선층에 이르는 조건하에서 제2 절연막에 운동 에너지를 갖는 불순물을 도입한다. 또한, 제2 절연막상에 제3 절연막을 형성하도록 해도 된다. 또, 금속 배선층은 티탄층을 포함하도록 해도 된다. 또한, 금속 배선층은, 주배선층과, 그 주배선층상에 형성된 티탄층을 포함하도록 구성해도 되고, 또한 금속 배선층은 주배선층과, 그 주배선층상에 형성된 티탄층과, 그 티탄층상에 형성된 질화 티탄층을 포함하도록 구성해도 된다. 또한, 주배선층은 알루미늄 단체 및 알루미늄 합금중 어느 하나를 포함하는 것이 바람직하다. 또한, 상기 계면을 통과하는 불순물의 수가 2×1013atoms/cm2이상 2×1018atoms/cm2이하로 되는 것과 같은 조건에서 불순물의 도입을 행하는 것이 바람직하다. 또한, 제2 절연막은,탄소를 1% 이상 함유하는 실리콘 산화막, 유기 폴리머, 또는 무기 SOG막중 어느 하나를 포함하고 있어도 된다. 또한, 제1 절연막은 제2 절연막보다도 흡습성이 낮은 막을 포함하는 것이 바람직하다. 또한, 운동 에너지를 갖는 불순물은 이온 주입법을 이용해 도입하는 것이 바람직하다. 불순물은, 붕소 및 아르곤중 어느 하나인 것이 바람직하다.
본 발명의 또 하나의 국면에서의 반도체 장치는, 반도체 기판상에 형성된 제1 절연막과, 그 제1 절연막상에 형성된 제2 절연막을 구비하고 있다. 그 제1 절연막과 제2 절연막에는 불순물이 도입되어 있음과 동시에, 제1 절연막과 제2 절연막에서 불순물의 프로파일이 연속하고 있다. 또한, 제1 절연막에 도입되는 불순물의 수는 2×1013atoms/cm2이상이다. 이와 같이 제1 절연막과 제2 절연막에서 불순물 프로파일이 연속하고 있음과 동시에, 제1 절연막에 도입되는 불순물의 수는 2×1013atoms/cm2이상으로 함으로써 제1 절연막과 제2 절연막과의 밀착 강도를 향상시킬 수 있다. 또, 제2 절연막은 탄소를 1% 이상 함유하는 실리콘 산화막을 포함하는 것이 바람직하다.
도 1 내지 도 6은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 공정을 설명하기 위한 단면도.
도 7은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 8은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 9는 본 발명의 실시 형태를 설명하기 위한 특성도.
도 10은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 11은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 12는 본 발명의 실시 형태를 설명하기 위한 특성도.
도 13은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 14는 본 발명의 실시 형태를 설명하기 위한 특성도.
도 15는 본 발명의 실시 형태를 설명하기 위한 특성도.
도 16은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 17은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 18은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 19는 본 발명의 실시 형태를 설명하기 위한 특성도.
도 20은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 21은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 22 ∼도 24는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 공정을 설명하기 위한 단면도.
도 25는 본 발명의 실시 형태를 설명하기 위한 특성도.
도 26은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 27은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 28은 본 발명의 실시 형태를 설명하기 위한 특성도.
도 29는 본 발명의 실시 형태를 설명하기 위한 특성도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 단결정 실리콘 기판
2 : 게이트 산화막
3 : 게이트 전극
4 : 소스·드레인 영역
5 , 8 : 실리콘 산화막
6 : 유기 SOG막
7 : 개질 SOG막
9 : 비아홀
10 : 소스·드레인 전극
11 : 층간 절연막
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
도 1∼ 도 6을 참조하여, 이하에 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 공정(제1 공정∼제6 공정)에 대해서 설명한다.
먼저, 도 1을 참조하여 제1 공정에 대해 설명한다. (100)p형(또는 n형) 단결정 실리콘 기판(1)상에 게이트 산화막(2)을 10nm 정도의 막 두께로 형성한다. 그리고, 그 게이트 산화막(2)상에 게이트 전극(3)을 200nm 정도의 두께로 형성한다. 게이트 산화막(2) 및 게이트 전극(3)을 마스크로 하는 이온 주입법을 이용해단결정 실리콘 기판(1)에 n형(또는 p형)의 불순물을 도프한다. 이로써, 소스·드레인 영역(4)을 자기 정합적으로 형성한다. 그 결과, MOS 트랜지스터가 완성된다.
다음에, 디바이스 전면에 CVD법을 이용해 실리콘 산화막(21)을 형성한 후, 소스·드레인 영역(4)상에 위치하는 실리콘 산화물(21)의 영역에 콘택트 홀(22)을 형성한다.
그 후, 스퍼터법을 이용해 콘택트홀(22)내를 포함하는 디바이스의 전면에 알루미늄 합금막(Al-Si(1%)-Cu(0.5%))을 퇴적한다. 그래서 그 알루미늄 합금막이 원하는 패턴으로 되도록 이방성 에칭을 행하여 소스·드레인 전극(소스·드레인 배선 ; 10)을 형성한다.
다음에, 도 2를 참조하여, 제2 공정에서는 플라즈마 CVD법을 이용해 디바이스의 전면에 실리콘 산화막을 500nm 정도의 두께로 형성한다. 또한, 이 플라즈마 CVD법에서 이용되는 가스는, 모노실란과 아산화 질소(SiH4+N2O)와, 모노실란과 산소(SiH4+O2), TEOS(Tetra-ethoxy-silane)과 산소(TEOS+O2) 등이고, 성막 온도는 300∼900℃이다.
다음에, 도 3을 참조하여 제3 공정에 대해 설명한다. 이 제3 공정에서는, 실리콘 산화막(5)상에 유기 SOG막(6)을 형성한다. 유기 SOG막(6)의 조성은 [CH3Si(OH)3]로 그 막 두께는 600nm 정도이다. 또한, 그 유기 SOG막(6)의 형성 방법은, 먼저 상기 조성의 실리콘 화합물의 알콜계 용액(예를 들어, IPA+아세톤)을 단결정 실리콘 기판(1)상에 적하하여 그 단결정 실리콘 기판(1)을 2300rpm의 회전속도로 20초간 회전시킨다. 이로써, 이 알콜계 용액의 피막이 단결정 실리콘 기판(1)상에 형성된다. 이 때, 그 알콜계 용액의 피막은, 단결정 실리콘 기판(1)상의 단차에 대해서 그 요부에는 두껍게, 그 철부에는 얇게 단차를 완하하도록 형성된다. 그 결과, 알콜계 용액의 피막의 표면은 평탄화된다.
다음에, 질소 분위기중에 있어서, 100℃에서 1분간, 200℃에서 1분간, 300℃에서 1분간, 22℃에서 1분간, 300℃에서 30분간, 순차 열처리를 실시하면, 알콜계가 증발함과 동시에 중합 반응이 진행한다. 이로써, 표면이 평탄한 막 두께 300nm 정도의 유기 SOG막이 형성된다. 이 피막 형성∼열처리 작업을 이미 1회 반복함으로써, 막 두께 600nm 정도의 유기 SOG막을 얻을 수 있다. 이 유기 SOG막은, 탄소를 1% 이상 함유하는 실리콘 산화막이다.
그리고, 이온 주입법을 이용해 붕소 이온(B+)을 가속 에너지가 140KeV이고, 도우즈량이 1×1015atoms/cm2인 조건하에서 유기 SOG막(6)에 도프한다. 이 조건은 유기 SOG막(6)과 실리콘 산화막(5)과의 계면을 통과하는 붕소 이온의 단위 면적당 수가 2×1013atoms/cm2이상으로 되도록 설정함과 동시에, 2×1018atoms/cm2이하로 되도록 설정한다.
이와 같이, 유기 SOG막(6)에 이온을 주입함으로써, 유기 SOG막(6)중의 유기 성분을 분해시킴과 동시에, 막중에 포함되는 수분 및 수산기를 감소시킨다. 또한, 유기 SOG막(6)과 실리콘 산화막(5)의 계면을 통과하도록 붕소 이온을 주입함으로써, 유기 SOG막(6)과 실리콘 산화막(5)과의 밀착 강도를 높일 수 있다.
그 결과, 유기 SOG막은, 유기 성분이 포함되지 않고, 또 수분 및 수산기가 조금 밖에 포함되지 않음과 동시에, 절연막과의 밀착 강도가 높은 SOG막(이하, 개질 SOG막이라함 ; 7)으로 바뀐다.
다음에, 도 4를 참조하여, 제4 공정에서는 플라즈마 CVD법을 이용해 개질 SOG막(7)상에 실리콘 산화막(8)을 200nm 정도의 막 두께로 형성한다. 실리콘 산화막(8)의 형성 조건은 실리콘 산화막(5)과 같다.
다음에, 도 5를 참조하여, 제5 공정에서는 사불화 탄소와 수소의 혼합 가스계를 에칭 가스로서 이용하는 이방성 에칭에 의해, 소스·드레인 영역(4)상의 실리콘 산화막(5)과, 개질 SOG막(7) 및 실리콘 산화막(8)에 비아홀(9)을 형성한다.
다음에, 도 6을 참조하여 제6 공정에 대해서 설명한다. 이 제6 공정에서는, 불활성 가스(예를 들어, Ar)를 이용한 스퍼터 에칭에 의해, 비아홀(9)내를 클리닝한다. 그 후, 마그네트론 스퍼터법을 이용해 비아홀(9) 내 및 실리콘 산화막(8)상에 Al합금(Al-Si(1%)-Cu(0.5%) ; 막 두께 ; 500nm), Ti막(막 두께 ; 50nm) 및 TiN막(막 두께 ; 20nm)을 순차 아래로 형성한다.
그리고, 통상의 리소그래피 기술 및 건식 에칭 기술(RIE법 등)을 이용해 레지스트(도시하지 않음) 도포, 노광, 에칭 작업을 거쳐 알루미늄 합금, Ti막 및 TiN막을 소정의 형상으로 패터닝한다. 이로써, 상층 금속 배선(23)을 형성한다.
이와 같이, 제1 실시 형태에 있어서는, 실리콘 산화막(5)과, 개질 SOG막(7) 및 실리콘 산화막(8)으로 이루어지는 3층 구조의 층간 절연막(11)이 MOS 트랜지스터상에 형성되어 있다. 이 개질 SOG막(7)의 존재에 의해 층간 절연막(11)의 막 두께를 크게 할 수 있고, 그 결과 단결정 실리콘 기판(1)상의 큰 단차에 대해서도 충분히 평탄화가 가능하게 된다.
또한, 실리콘 산화막(5, 8)에서 개질 SOG막(7)이 끼워진 샌드위치 구조가 채용되고 있는 것은, 층간 절연막(11) 전체로서의 절연성 및 기계적 강도를 더 높이기 때문이다.
또, 상기 제1 실시 형태에 있어서는, 유기 SOG막(6)에 이온을 주입할 때 상기한 바와 같이 실리콘 산화막(5)과 유기 SOG막(6)의 계면에 소정의 면밀도(단위 면적당 수) 이상의 불순물이 통과하도록 설정하고 있기 때문에, 개질 SOG막(7)이 실리콘 산화막(5)에서 떨어지기 어렵게 되어 있다.
표 1은 실리콘 산화막(5)상에 600nm의 막 두께를 갖는 SOG막을 형성한 테스트 디바이스(1)를 이용해 SOG막(6)과 실리콘 산화막(5)과의 밀착 강도를 인장 강도 시험 장치를 이용해 평가한 결과를 나타내고 있다.
조 건 막이 벗겨지는 율
유기 SOG막 100%
저압 산소 플라즈마 처리 100%
개질 SOG막(Ar 이온 주입) 0%
개질 SOG막(B 이온 주입) 0%
상기 표 1중의 조건란은 SOG막으로서 이용한 것을 나타내고 있다. 저압 산소 플라즈마 처리로는, 유기 SOG막을 산소 플라즈마에 쪼인 것이다. 개질 SOG막은 본 실시 형태와 마찬가지의 조건으로 형성하고 있다.
이와 같이, SOG막으로서 개질 SOG막을 이용한 것은, 하지(下地)의 실리콘 산화막(5)과의 밀착 강도가 높게 되어 막 벗겨짐이 일어나지 않는다.
도 7은 상기한 표 1과 마찬가지의 테스트 디바이스(1)에 있어서, SOG와 다른 조건으로 붕소 이온(B+)을 주입했을 때의 밀착 강도를 측정한 것이다. 도우즈량은 2×1015atoms/cm2으로 일정하게 하고, 가속 에너지를 20, 60, 100 및 140KeV로 각각 변화시켰다. 도면중, “Unimplanted”는 이온 주입을 행하고 있지 않은 것, 즉 유기 SOG막을 의미한다.
이와 같이, 이온을 주입하지 않은 것은, SOG막과 실리콘 산화막(5)과의 밀착 강도가 낮아 간단하게 벗겨지기 쉽다. 그 한편, 이온을 주입한 것은 가속 에너지가 높게 됨에 따라 밀착 강도가 높게 되고, 특히 60KeV 이상의 가속 에너지에서는 700Kgf/cm2을 넘는 밀착 강도를 얻을 수 있다. 이 밀착 강도의 향상은, SOG막과 실리콘 산화막(5)과의 계면에 이온 주입이 도달하고, 계면 원소의 믹싱 및 재결합에 의해 가져오게 된 것으로 생각된다.
도 8은 SOG막과 하지의 플라즈마 TEOS 산화막(5)에서의 붕소(B)의 불순물 프로파일을 나타낸 도면이다. 도 8을 참조하여, SOG막에서의 붕소의 불순물 농도 분포와 플라즈마 TEOS 산화막에서의 붕소의 불순물 농도 분포와는 연속하고 있는 것을 안다. 이는, SOG막과 하지의 플라즈마 TEOS 산화막(5)과의 계면을 붕소가 통과하도록 SOG막에 불순물을 이온 주입하기 때문이다. 붕소를 주입한 경우와 마찬가지로, Ar을 주입할 경우에도, 도 9에 도시하는 바와 같이 SOG막과 하지의 플라즈마 TEOS 산화막과의 사이에서 불순물 프로파일은 연속하여 형성된다.
도 10은 SOG막과 실리콘 산화막(5)과의 계면을 통과한 붕소 이온의 단위 면적당 수와 밀착 강도와의 관계를 측정한 결과를 나타내고 있다. 도 10을 참조하여, 계면을 통과한 붕소 이온의 단위 면적당 수가 2×1013atoms/cm2이상으로 되면, SOG막과 실리콘 산화막(5)과의 밀착 강도가 급격하게 높게 되어 막 벗겨짐이 발생할 확률이 대단히 감소하는 것을 안다. 따라서, SOG막이 실리콘 산화막(5)으로부터 벗겨지는 것을 유효하게 방지하기 위해서는, SOG막과 실리콘 산화막(5)의 계면을 통과하는 붕소 이온의 단위 면적당 수를 2×1013atoms/cm2이상으로 하는 것이 바람직하다. 또, 계면을 통과하는 붕소 이온의 단위 면적당 수가 2×1018atoms/cm2보다도 많게 되면 스퍼터링 효과가 크게 되어 바로 표면이 제거되기 때문에, 계면을 통과하는 붕소 이온의 단위 면적당 수는 2×1018atoms/cm2이하로 하는 것이 바람직하다.
또한, 상기 테스트 디바이스(1)에 있어서, 계면을 통과하는 붕소 이온의 단위 면적당 수가 2×1013atoms/cm2이상으로 되도록 하려면은, 도우즈량을 1×1015atoms/cm2로 하여 가속 에너지를 60KeV 이상으로 할 필요가 있다.
도 11은, 붕소의 주입 에너지, 붕소의 도우즈량, 붕소 주입시의 SOG의 막 두께 및 아르곤의 도우즈량을 각각 변화시켰을 경우의 부여 에너지와 밀착 강도와의 관계를 나타내고 있다. 여기서, 부여 에너지로는, 주입된 이온에 의해 그 주입 깊이의 영역에 제공되는 단위 체적당 에너지를 의미한다. 도 11로부터 명확해지는바와 같이, 부여 에너지가 103eV/nm3이상으로 되면, SOG막과 실리콘 산화막(5)과의 밀착 강도가 급격하게 높게 되어 막 벗겨짐이 발생할 확률이 대단히 감소하는 것을 안다. 따라서, SOG막이 실리콘 산화막(5)에서 벗겨지는 것을 유효하게 방지하기 위해서는, 부여 에너지를 103eV/nm3이상으로 하는 것이 바람직하다. 또한, 도 11에 도시하는 바와 같이, 주입 이온으로서 아르곤(Ar)을 이용해도 붕소(B)의 경우와 마찬가지로 밀착 강도를 향상시킬 수 있는 것을 안다.
또한, 이하의 표 2는 600nm의 막 두께를 갖는 SOG막상에 실리콘 산화막(8)을 형성한 테스트 디바이스(2)를 이용해 실리콘 산화막(8)과 SOG막과의 밀착 강도를 인장 강도 시험 장치를 이용해 평가한 결과를 나타내고 있다.
조 건 막이 벗겨지는 율
유기 SOG막 60%
저압 산소 플라즈마 처리 0%
개질 SOG막(Ar 이온 주입) 0%
개질 SOG막(B 이온 주입) 0%
상기 표 2를 참조하여 조건란은 SOG막으로서 이용한 것을 나타내고 있다. 저압 산소 플라즈마 처리는, 유기 SOG막을 산소 플라즈마에 쪼인 것이다. 이온 주입은, 실리콘 산화막(8)을 형성하기 전에 행하여졌다.
표 2로부터 명확해지는 바와 같이, SOG막으로서 개질 SOG막을 이용한 것은, 상층의 실리콘 산화막(8)과 개질 SOG막과의 밀착 강도가 높게 되어 막 벗겨짐이 일어나지 않는다.
도 12는, 상기한 테스트 디바이스(2)를 이용해 도 7과 마찬가지의 실험을 행한 결과를 나타낸 것이다. 도 12를 참조하여 이온을 주입하지 않는 것은, 밀착 강도가 200∼500Kgf/cm2로 낮아 계면에서 간단하게 박리한다. 그 한편, 이온 주입을 행한 것은, 가속 에너지에 관계 없이 측정 한계인 700Kgf/cm2이상의 밀착 강도를 얻을 수 있는 것을 안다. 이 밀착 강도의 향상은, SOG막 전체 또는 표면층의 유기 성분이 분해하여 무기화했기 때문에 그 SOG막의 무기화 한 부분과, 무기물인 실리콘 산화막(8)과의 부착이 강고하게 되었기 때문이라고 알려진다.
또한, 본 실시 형태에 있어서는, 상층의 실리콘 산화막(8)을 퇴적하면서 유기 SOG막(6)에 이온을 주입하는 것은 아니고, 실리콘 산화막(8)을 퇴적하기 전에 유기 SOG막(6)에 이온을 주입하여 개질 SOG막(7)을 형성하고 있다. 일반적으로, 플라즈마 CVD법으로 형성한 실리콘 산화막은, 그 자체 유기 SOG막에 비해 흡습성이 낮아 내수성에도 우수하고 있다. 그러나, 이 실리콘 산화막에 이온을 주입함으로써, 약간 흡습성이 높게 된다. 다만, 그 경우의 흡습성은 유기 SOG막보다는 조금 낮다. 여기서, 개질 SOG막(7) 아래에 위치하는 실리콘 산화막(5)의 흡습성이 약간 높게 될 경우는 상층에 흡습성이 작고, 또 내수성에도 우수한 개질 SOG막(7)이 존재하기 때문에 그리 문제로 되지 않는다. 그러나, 개질 SOG막(7)상에 위치하는 실리콘 산화막(8)의 흡습성이 높게 되면, 상층 금속 배선(23)에 악영향을 주기 때문에, 실리콘 산화막(8)은 매우 흡습성이 낮은 쪽이 좋다. 따라서, 본 실시 형태에서는, 유기 SOG막(6)으로의 이온 주입 후에 실리콘 산화막(8)을 형성함으로써, 실리콘 산화막(8)의 흡습성이 높아지는 것을 방지하고 있다.
또한, 개질 SOG막(7)에는 유기 성분이 포함되어 있지 않기 때문에, 비아홀(9)을 형성하기 위한 에칭을, 사불화 탄소와 수소와의 혼합 가스계의 분위기중에서 행할 수 있다. 그 때문에, 이 에칭에 있어서 에칭 마스크로서 포토레지스트를 이용한 경우에도 그 포토레지스트가 침식되는 것은 아니다. 그로써, 그 포토지스트로 마스크되어 있는 개질 SOG막(7)이 에칭되는 것은 아니다. 따라서, 미세한 비아홀(9)을 정확하게 형성할 수 있다.
또한, 개질 SOG막(7)에는 유기 성분이 포함되어 있지 않기 때문에, 개질 SOG막(7)의 에칭율은 하층의 실리콘 산화막(5) 및 상층의 실리콘 산화막(8)과 같게 됨과 동시에, 에칭 마스크로서 이용한 포토지스트를 제거할 때의 에싱 처리시에 개질 SOG막(7)이 흡습하는 것은 아니다.
그 때문에, 개질 SOG막(7)에 균열이 발생하는 것은 아니고, 비아홀(9)을 형성할 때 리세스가 발생하는 것도 아니다. 따라서, 비아홀(9) 내에 상부 금속 배선(2)을 충분히 묻는 것이 가능하게 된다.
또한, 개질 SOG막(7)은 산소 플라즈마 내성에도 우수하고 있다. 도 13은 산소 플라즈마 내성의 지표로서 개질 SOG막(7)의 막 두께 감소에 주목하여 평가하기 위해, 유기 SOG막(6)에 아르곤 이온을 주입하여 형성한 개질 SOG막(7)을 산소 플라즈마에 쪼였을 때의 막 두께 변화에 대해서 도시한 것이다. 또한, 이온 주입의 조건은, 가속 에너지가 140KeV, 도우즈량이 1×1015atoms/cm2이다.
유기 SOG막(6)을 산소 플라즈마에 쪼인 경우(O2 플라즈마), 당초의 유기 SOG막(6 ; UNTREATED)의 막 두께에 비해 막 두께가 16% 감소했다. 이에 대해, 개질 SOG막을 산소 플라즈마에 쪼인 경우(O2 Plasma after Ar+ impla.), 당초의 개질 SOG막(7 ; Ar+ impla.)의 막 두께에 비해 막 두께가 점차 감소하지 않는 것을 알았다. 다만, 개질 SOG막(7)의 막 두께는 유기 SOG막(6)의 막 두께에 비해 25% 감소하고 있다.
이상의 결과로부터, 개질 SOG막(7)은 산소 플라즈마 내성이 우수한 막인 것을 알았다. 또한, 산소 플라즈마에 쪼인 경우보다도 이온을 주입한 경우의 쪽이 막 두께 감소가 크기 때문에, 이온 주입한 쪽이 막의 밀도가 크다고 생각된다.
이와 같이 개질 SOG막(7)은, 산소 플라즈마 내성에 우수하고 있기 때문에, 예를 들어 비아홀(9)을 형성하기 위한 에칭 가스로서 산소계 가스를 함유시킬 수 있다. 이로써, 에칭 가스의 종류의 선택 폭을 넓힐 수 있음과 동시에, 에칭 마스크로서 이용한 포토지스트를 에싱할 때에도 에싱 효율이 좋은 산소계 가스를 이용할 수 있다.
도 14는, 유기 SOG막(미처리 ; Unimplanted) 및 개질 SOG막(7 ; 이온 주입 처리 ; Ar+ -implanted)의 각각에 질소 분위기에서 30분간 열처리를 실시하고, TDS법(Thermal Desorption Spectroscopy)을 이용해 평가한 결과를 나타내고 있다. 또한, 이온 주입 조건은 가속 에너지가 140KeV, 도우즈량이 1×1015atoms/cm2이다.
이 도 14는, H2O(m/e=18)에 관한 이탈량을 나타낸 것이고, 도 14로부터 명확해지는 바와 같이 개질 SOG막(7)은 H2O(m/e=18)에 관한 이탈이 작은 것을 안다. 이런 것은, 유기 SOG막(6)에 이온 주입을 행하여 개질 SOG막(7)으로 함으로써, 유기 SOG막(6)에 포함되는 수분 및 수산기가 감소하는 것을 나타내고 있다.
도 15는, 유기 SOG막(6) 및 개질 SOG막(7)의 흡습성을 조절할 목적으로, 유기 SOG막(6 ; UNTREATED), 유기 SOG막(6)을 산소 플라즈마에 쪼인 것(O2Plasma) 및 개질 SOG막(7 ; Ar+)을 클린룸 내에서 대기중에 방치하고, 막중의 수분을 평가한 결과를 도시하고 있다. 막중의 수분량은 FT-IR법(Fourier Transfrom Infrared Spectroscopy)을 이용해 적외 흡수 스펫트럼의 O-H기에 관한 흡수(3500cm-1부근)의 면적 강도를 지표로 했다. 이온 주입 조건은, 가속 에너지가 1400KeV, 도우즈량이 1×1015atoms/cm2이다.
유기 SOG막(6)을 산소 플라즈마에 쪼인 경우, 처리 전후에서 수분 증가뿐 아니라, 1일 후에도 수분이 증가하고 있는 것을 안다. 한편, 개질 SOG막(7)은, 이온 주입 후에 수분이 증가하고 있지 않을 뿐 아니라, 클린룸 내에서 대기중에 방치해도 유기 SOG막(6)에 비해 수분의 증가는 적다. 즉, 개질 SOG막(7)은 유기 SOG막(6)에 비해 흡습성이 낮은 것을 안다.
도 16은, 개질 SOG막(7) 및 유기 SOG막(6)의 수분의 투과성을 조정할 목적으로, 압력·차단 시험(PCT)을 행한 결과를 나타내고 있다. 이 PCT는, 가습 시험인 것으로, 본 실시 형태에서는 조건으로서 120℃, 2기압의 포화 수증기 분위기에서 행하였다. FT-IR법을 이용해 유기 SOG막(6)중의 O-H에 관한 흡수 피크(3500cm-1부근)의 면적 강도를 구하고, PCT 시간과의 관계를 그래프로 했다.
이온 주입법을 이용해 표면만을 개질한 시료(Ar+20KeV)를 제작하고, 막 전체를 개질한 것(Ar+140KeV)이나 개질하지 않은 것(유기 SOG막(6) ; UNTREATED)과 비교한 결과 이하의 것을 판명했다. 먼저, 개질하고 있지 않은 유기 SOG막(6)을 PCT한 경우, 3500cm-1부근(O-H기에 관함)의 흡수 강도가 극적인 증가를 나타낸다. 또한, 개질 SOG막(7)에서는, 3500cm-1부근(O-H기에 관함)의 흡수 강도의 증가는 적다. 막 표면만을 개질한 시료에서도 막 전체를 개질한 것과 같은 정도이다.
이상의 결과로부터, 이온을 주입함으로써 수분의 투과성을 억제하는 층을 형성할 수 있는 것을 안다.
다음에, 도 17∼도 21은, 도 1∼도 4에 도시하는 바와 같은 NMOS 트랜지스터상에 실리콘 산화막(8)/유기 SOG막(6 ; 개질 SOG막(7))/실리콘 산화막(5)으로 이루어지는 층간 절연막을 형성한 테스트 디바이스(3)를 이용해 각종 실험을 행한 결과를 나타내고 있다. 또한, 이 테스트 디바이스(3)는, 유기 SOG막(6)에 아르곤 이온을 주입함으로써 개질 SOG막(7)을 형성하고 있다. 이와 같이 아르곤 이온을 주입함으로써도 상술한 붕소 이온을 주입한 경우와 마찬가지의 효과를 얻을 수 있다. 이하, 각종 실험의 내용에 대해 설명한다.
도 17은, NMOS 트랜지스터의 핫캐리어 수명의 드레인 전압 의존성을 나타낸 것이다. 여기서, 핫캐리어 수명으로는, Gm(상호 컨덕턴스)이 어느 일정한 비율 열화하기까지의 시간을 의미하고, 트랜지스터의 수명을 나타내는 파라메터의 하나이다. 도 17을 참조하여 이온을 주입하고 있지 않은 유기 SOG막을 이용한 것에 비해, 개질 SOG막(7)을 이용한 것(특히, 가속 에너지를 140KeV로 한 것)은, 핫캐리어 수명이 약 2자리 늘어난다는 것을 안다.
도 18 및 도 19는 가속 시험(200℃의 온도 조건하에서, 테스트 디바이스(3)의 트랜지스터에 5V의 전압을 2 시간 계속 인가하는 시험)의 전후에서의 임계치 전압(Vt)을 나타낸 것이다. 즉, 도 18은 가속 시험전의 임계치 전압(Vt)을, 도 19는 가속 시험 전후의 임계치 전압(Vt)의 변화량을 각각 나타내고 있다.
도 18에 도시하는 바와 같이, 가속 시험전에 있어서는 이온을 주입하고 있지 않은 유기 SOG막을 이용한 것도 개질 SOG막(7)을 이용한 것도 점차 임계치 전압으로 변화가 없다.
그렇지만, 도 19에 도시하는 바와 같이, 이온을 주입하고 있지 않은 유기 SOG막을 이용한 것이 시험의 전후에서 임계치 전압(Vt)이 대폭으로 변화하는 것에 대해, 개질 SOG막(7)을 이용한 것(특히, 가속 에너지를 140KeV로 한 것)은, 게이트 길이에 관계 없이 임계치 전압(Vt)의 변화가 거의 보여지지 않는다. 이것은, 개질 SOG막(7)을 이용한 것에서는, MOS 트랜지스터의 임계치 특성이 장기간에 걸쳐 안정하다는 것을 나타내고 있다.
도 20은, 도 19와 마찬가지의 가속 시험 전후에서의 트랜지스터의 Gm의 변화량을 나타낸 것이다. 도 20을 참조하여, 이온을 주입하고 있지 않은 유기 SOG막을 이용한 것이, 시험의 전후에서 Gm이 대폭으로 변화하는 것에 대해 개질 SOG막(7)을이용한 것(특히, 가속 에너지를 140KeV로 한 것)은 게이트 길이에 관계 없이 Gm의 변화는 점차 보여지지 않는다. 이 결과, MOS 트랜지스터의 Gm이 장기간에 걸쳐 안정하다는 것을 나타내고 있다.
또, 도 17∼도 20에 있어서, 개질 SOG막(7)을 가속 에너지가 20KeV의 조건으로 형성한 것은, 가속 에너지가 140KeV의 조건으로 형성한 것에 비해 그 개선 효과는 조금이다. 이는, 도 21에 도시하는 바와 같이, 가속 에너지(주입 에너지)가 유기 SOG막(7)의 개질과 거의 정인 상관 관계에 있고, 가속 에너지가 20KeV일 경우에는, 유기 SOG막(6)의 표층(약 50nm)만 개질되기 때문이라고 생각된다.
상기와 같이, 본 발명의 제1 실시 형태에서는, 유기 SOG막(6)에 불순물을 이온 주입하여 유기 SOG막(3)의 이온 주입된 부분을 개질 SOG막(7)으로 한다. 이로써, 막에 포함되는 수분이나 수산기를 감소시킬 수 있음과 동시에 막을 흡습하기 어렵게 된다. 또한, 개질 SOG막(7)과, 그것에 접하는 실리콘 산화막(5) 및 실리콘 산화막(8)과의 밀착 강도를 높일 수 있다. 그 결과, 신뢰성이 높은 층간 절연막을 얻을 수 있다.
본 제2 실시 형태가 상기한 제1 실시 형태와 다른 점은, 소스·드레인 전극(소스·드레인 배선)의 구조만이기 때문에 여기서는 해당 적소만을 설명한다.
본 제2 실시 형태에서의 소스·드레인 전극은, 알루미늄 합금막의 아래에, 소위 배리어 메탈로서의 TiN/Ti적층막을, 알루미늄 합금막상에 반사 방지막(캡 메탈)로서의 TiN/Ti 적층막을 갖는다.
구체적인 제조 공정으로서는, 도 1에 도시한 제1 실시 형태의 제조 공정의제1 공정에 있어서, 소스·드레인 전극을 형성할 때 도 22에 도시하는 바와 같이, 마그네트론 스퍼터법을 이용해 Ti막(51 ; 막 두께 50nm), TiN막(52 ; 막 두께 100nm),알루미늄 합금막(Al-Si(1%)-Cu(0.5%) ; 53 ; 막 두께 600nm), Ti막(54 ; 막 두께 20nm), TiN막(55 ; 막 두께 100nm)을 이 순서로 적층 형성한다.
그리고, 도 23에 도시하는 바와 같이, 이들의 적층막을 이방성 에칭을 이용해 원하는 패턴으로 가공함으로써, 소스·드레인 전극(50)을 형성한다. 또한, 도 22 및 도 23에서는, 도 1에서의 게이트 산화막, 게이트 전극(3), 소스·드레인 영역(4), 실리콘 산화막(21) 및, 콘택트홀(22)은 생략하고 있다.
이 도 23에 도시한 공정 후, 도 24에 도시하는 바와 같이, 제1 실시 형태의 제3 공정과 마찬가지로, 실리콘 산화막(5) 및 유기 SOG막(6)을 형성한 후, 유기 SOG막(6)에 붕소 이온을, 가속 에너지가 140KeV, 도우즈량이 1×1015atoms/cm2의 조건하에서 주입한다.
이 조건에서 이온 주입을 행함으로써, 붕소 이온은 실리콘 산화막(5)뿐만 아니라 Ti막(54)에까지 도달한다. 이와 같이, Ti막(54)에 붕소 이온이 도입되기 때문에 Ti막(54) 내에 TiB2화합물상이 형성되고, 이로써 배선 저항이 저하할 수 있다.
이하의 표 3은 각종 Ti계 금속의 비저항을 측정한 것이다. 표 3으로부터 명확해지는 바와 같이, TiB2는 다른 금속에 비해 매우 낮은 저항비를 갖는 것을 안다.
TiB2 Ti TiN TiC
비저항(μΩ·㎝) 25 70 100 150
이와 같이, 제2 실시 형태에서는, 제1 실시 형태의 작용·효과에 더하여 Ti막(54)에 불순물(붕소 : B)을 이온 주입에 의해 도입함으로써 배선 저항을 저하시킬 수 있다. 그 결과, Ti막(54) 자신의 막 두께를 얇게 할 수 있고, 이로써 전체로서 소스·드레인 전극(50)의 막 두께를 얇게 할 수 있다. 이 결우, 콘택트 저항 및 일렉트로마이그래션 내성은, 이온을 주입하지 않은 Ti막과 동등한 특성을 유지할 수 있다.
따라서, 반도체 디바이스의 미세화 및 고집적화를 실현할 수 있음과 동시에, 배선의 막 두께가 얇은 분배선 사이의 기생 용량을 작게 할 수 있기 때문에 소자 동작의 고속화에도 기여할 수 있다.
다음에, 상기한 제1 및 제2 실시 형태에서의 효과를 더 증명하는 데이타를 도 25∼도 29에 도시한다.
도 25는, 유기 SOG막에 이온(B 또는 Ar)을 주입했을 때의 막의 밀도의 증가율(△DENSITY)과 이온 주입에 의한 전(全)퇴적 에너지(DEPOSITED ENERGY FOR IONIZATION)와의 관계를 도시한 것이다. 도 25를 참조하여 막의 밀도의 증가율은 전 퇴적 에너지의 증가에 따라 비례적으로 증가하고, 전 퇴적 에너지가 1×104eV/nm3이상으로 되게 포화하는 것을 안다. 또한, 이 관계는, 가속 에너지 또는 이온 종류가 달라도 거의 변화하지 않는다.
도 26은 유기 SOG막에 각종 이온(B, As, Ar 또는 F)을 주입했을 때의 막중의C-H기의 분해량(△C-H)과, 이온 주입에 의한 전 퇴적 에너지중 이온화 과정(전자 소자 능력에 관함)에 의해 퇴적된 에너지(DEPOSITED ENERGY FOR IONIZATION)와의 관계를 도시한 것이다. 도 26을 참조하여 C-H기의 분해량은 퇴적 에너지의 증가에 따라 비례적으로 증가하고, 퇴적 에너지가 1×103eV/nm3이상으로 되면 포화하는 것을 안다. 또한, 이 관계는 이온 종류가 달라도 거의 변화하지 않는다.
도 27은 유기 SOG막에 붕소 이온을 주입했을 때의 측정점의 누적 도수에 LN(-LN(1-P))과 경도(DYNAMIC HARDNESS)와의 관계를 나타낸 것이다. 도 27을 참조하여, 이온을 주입하지 않은 것(Unimplanted SOG : 도면중 점선)에 비해 이온 주입한 것(Implanted SOG : 도면중 실선)은 플라즈마 CVD법으로 형성한 실리콘 산화막(PETEOS : 도면중 일점 쇄선)과 같은 정도까지 경도가 높게 되는 것을 안다.
도 28은 유기 SOG막에 붕소 이온을 주입했을 때의 유전율(DIELECTRIC CONSTANT)과 도우즈량(DOSE)과의 관계를 도시한 것이다. 도 28을 참조하여, 유기 SOG막으로서 상기 실시 형태에서 이용한 것(타입 B : 도면중 점선)과, 조성이 [CH3SiO3/4]인 것(타입 A : 도면중 실선)을 이용했다. 도 28에 도시하는 바와 같이, 타입 A의 쪽이 유전율을 낮게 제어할 수 있는 것을 안다.
도 29는, 상기 제2 실시 형태와 같이 유기 SOG막을 통하여 Ti막에 붕소 이온을 주입했을 때의 Ti막의 일랙트로마이크래션 내성을 판단하기 위한 지표로서, Ti막의 누적 불량율(CUMULATIVE FAILURE)과 파선에 이르기까지의 시간(FAILURE TIME)과의 관계를 도시한 것이다. 도 29에 도시하는 바와 같이, 이온을 주입한것(Implanted)은 이온을 주입하지 않은 것(Unimplated)과 같은 정도의 특성을 유지할 수 있은 것을 안다.
본 발명은 상기 실시 형태에 한정되는 것은 아니고, 이하와 같이 실시해도 마찬가지의 작용 효과를 얻을 수 있다.
(1) 유기 SOG막(6) 대신에 폴리이미드나 실록산 편성된 폴리이미드 등을 이용해도 된다.
(2) 실리콘 산화막(5, 8)으로서, 플라즈마 CVD법 이외의 방법에 의해 형성된 실리콘 산화막을 이용해도 된다. 예를 들어, 상압 CVD법, 감압 CVD법, ECR 플라즈마 CVD법, 광여기 CVD법, TEOS-CVD법, PVD법 등을 이용해도 된다. 이 경우, 상압 CVD법에서 이용되는 가스는, 모노실란과 산소(SiH4+O2)이고, 성막 온도는 400℃ 이하이다. 또한, 감압 CVD법에서 이용되는 가스는, 모노실란과 아산화 질소(SiH4+N2O)이며, 성막 온도는 900℃ 이하이다.
(3) 실리콘 산화막(5, 8)을 수분 및 수산기를 차단하는 성질과 함께 기계적 강도가 높은 성질을 갖는 다른 절연막(실리콘 질화막, 실리게이트 유리 등)으로 바꿔도 된다. 그 절연막은 CVD법 또는 PVD법 등과 같은 방법에 의해 형성되도 된다.
(4) 소스·드레인 전극(10), 상층 금속 배선(23) 및 알루미늄 합금막(53)을 알루미늄 이외의 도전 재료(동, 금, 은, 실리사이드, 고융점 금속, 도프드 폴리실리콘, 질화 티탄(TiN), 텅스텐 티탄(TiW) 등의 합금) 및 그들의 적층 구조로 형성해도 된다.
(5) 개질 SOG막(7)에 열처리를 실시해도 된다. 이 경우, 개질 SOG막(7)중의 댕그링 본드가 적게 되기 때문에, 흡습성이 더 적게 되고, 수분의 투과도 더 적게 된다.
(6) 유기 SOG막(6)의 조성을 상기한 일반식 2에서 나타내는 것으로 바꿔도 된다.
(7) 유기 SOG막(6)의 조성을 상기한 일반식 1로 나타내는 무기 SOG막으로 바꿈과 동시에, 그 무기 SOG막에 이온 주입을 행하도록 해도 된다. 이 경우에는, 무기 SOG막에 포함되는 수분 및 수산기를 감소시킬 수 있다.
(8) 개질 SOG막(7)을 패시베이션막으로 사용해도 된다. 이 경우, 디바이스를 기계적·화학적으로 확실하게 보호하는 것이 가능한 우수한 패시베이션막을 얻을 수 있다.
(9) 상기 실시 형태에서는, 유기 SOG막(6)에 주입하는 이온으로서 붕소 이온을 이용했지만, 결과로서 유기 SOG막(6)을 개질하는 것이면 어떤 이온을 이용해도 된다.
구체적으로는, 아르곤 이온, 붕소 이온, 질소 이온 등의 질량이 비교적 적은 이온이 적당하고, 이중에서도 붕소 이온이 가장 작당하다. 이들 이외의 이온에서도 이하에 나타내는 이온도 충분히 효과를 기대할 수 있다.
아르곤 이외의 불활성 가스 이온(헬륨 이온, 네온 이온, 크리프 이온, 크세논 이온, 라돈 이온)을 이용해도 된다. 불활성 가스는 유기 SOG막(6)과 반응하지 않기 때문에, 이온 주입에 의해 악영향이 생길 유려가 전혀 없다.
또한, 붕소 및 질소 이외의 IIIb, IVb, Vb, VIb, VIIb의 각 족의 원소 단체 이온 및 그들의 화합물 이온을 이용해도 된다. 특히, 산소, 알루미늄, 유황, 염소, 갈륨, 게르마늄, 비소, 실란, 취소(臭素), 안티몬, 요오드, 인듐, 주석, 테힐륨, 납, 비즈무트의 원소 단체 이온 및 그들이 화합물 이온이 바람직하다. 이중에서, 금속 원소 이온에 대해서는 이온 주입 후의 유기 SOG막(6)의 유전율을 낮게 막을 수 있다.
IVa족, Va족의 원소 단체 이온 및 그들의 화합물 이온을 이용해도 된다. 특히, 티탄, 바나듐, 니오븀, 하프늄, 탄탈의 원소 단체 이온 및 그들의 화합물 이온이 바람직하다. IVa족, Va족의 원소의 산화물은 유전율이 높기 때문에, 이온 주입 후의 유기 SOG막(6)의 유전율도 높게 되지만, 특히 낮은 유전율의 층간 절연막이 요구될 경우 이외에 실용상 문제는 없다.
상기한 각 이온을 복수 종류 조합시켜 이용해도 된다. 이 경우, 각 이온의 상승 작용에 의해 더 우수한 효과를 얻을 수 있다.
(10) 상기 실시 형태에서는, 유기 SOG막(6)에 이온을 주입하고 있지만, 이온 주입에 한하지 않고 원자, 분자, 입자이면 어떤 것을 이용해도 된다. 본 발명에서는, 이들을 총칭하여 불순물이라 부르고 있다.
(11) 스퍼터링의 방법으로서, 마그네트론 스퍼터링 이외에 다이오드 스퍼터링, 고주파 스퍼터링, 4극 스퍼터링 등과 같은 것을 이용해도 된다.
(12) 스퍼터 에칭의 방법으로서, 불화성 가스를 이용하는 이외에 반응성 가스(예를 들어, CCl4, SF6)를 이용한 반응성 이온 빔 에칭(RIBE, 반응성 이온 밀링으로도 불리운다)을 이용해도 된다.
(13) 실리콘 산화막(8)을 형성하지 않아 생략하도록 해도 된다.
본 발명에 의하면, 상층의 절연막과 하층의 절연막과의 사이의 밀착 강도를 향상시킬 수 있다. 또한, 상층의 절연막에 이온 주입함으로써, 그 상층의 절연막을 개질할 수 있고, 그 절연막에 함유되는 수분이나 수산기를 감소시킬 수 있음과 동시에, 그 절연막이 흡습하기 어렵게 된다.
또한, 본 발명에 의하면, 제2 절연막과 제1 절연막과의 밀착 강도를 향상시킬 수 있다. 또, 제2 절연막으로의 불순물의 도입에 의해 제2 절연막을 개질할 수 있고, 제2 절연막에 포함되는 수분이나 수산기를 감소시킬 수 있음과 동시에 흡습하기 어렵게 된다.
또 본 발명에 의하면, 금속 배선층에 이르는 조건하에서 제2 절연막에 운동 에너지를 갖는 불순물을 도입함으로써, 금속 배선층의 배선 저항을 저감할 수 있고, 그 결과 금속 배선층의 두께를 얇게 할 수 있다. 이로써, 미세화를 도모할 수 있다.

Claims (16)

  1. 반도체 기판 상에 형성된 금속 배선 부재 상에 적어도 2층 구조로 된 절연막을 형성하는 공정; 및
    상층 절연막에 대하여 붕소를, 그 붕소가 하층 절연막과의 계면을 통과하여 적어도 상기 금속 배선 부재에 도달하는 조건하에서 도입하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 반도체 기판 상에 금속 배선 부재를 형성하는 공정;
    상기 금속 배선 부재 상에 제1 절연막을 형성하는 공정;
    상기 제1 절연막 상에 제2 절연막을 형성하는 공정; 및
    상기 제2 절연막에 대하여 붕소를, 그 붕소가 상기 제1 절연막과의 계면을 통과하여 적어도 상기 금속 배선 부재에 도달하는 조건으로 도입하는 공정
    을 포함하는 것을 특징으로 하는 제조 방법.
  3. 반도체 기판 상에 금속 배선 부재를 형성하는 공정;
    상기 금속 배선 부재 상에 제1 절연막을 형성하는 공정;
    상기 제1 절연막 상에 제2 절연막을 형성하는 공정;
    상기 제2 절연막에 대하여 붕소를, 그 붕소가 상기 제1 절연막과의 계면을 통과하여 적어도 상기 금속 배선 부재에 도달하는 조건으로 도입하는 공정; 및
    상기 제2 절연막 상에 제3 절연막을 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 배선 부재는 주 배선 부재 상에 티탄막을 형성한 적층 구조를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속 배선 부재는 주 배선 부재 상에 티탄막 및 질화 티탄막을 순차 형성하는 적층 구조를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제4항에 있어서, 상기 주 배선 부재가 알루미늄 단체 또는 알루미늄 합금으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 계면을 통과하는 붕소의 단위 면적당 수가 2×1013atoms/㎠ 이상으로 되도록 한 조건하에서 붕소를 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 계면을 통과하는 붕소의 단위 면적당 수가 2×1018atoms/㎠ 이하로 되도록 한 조건하에서 붕소를 도입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상층 절연막 또는 제2 절연막으로서 탄소 원자를 1% 이상 포함하는 실리콘 산화물 재료를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상층 절연막 또는 제2 절연막으로서 무기 SOG를 사용한 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하층 절연막 또는 제1 절연막은 상기 상층 절연막 또는 제2 절연막보다도 흡습성이 낮은 막으로 구성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 붕소를 도입하는 공정은 이온 주입법 등과 같이 붕소에 운동 에너지를 부여하여 막에 도입하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 반도체 기판 상에 형성된 제1 절연막; 및
    상기 제1 절연막 상에 형성된 제2 절연막
    을 포함하는데, 상기 제1 절연막과 상기 제2 절연막에는 붕소가 도입되어 있음과 동시에 상기 제1 절연막과 상기 제2 절연막에서 상기 붕소의 프로파일이 연속되어 있고, 상기 제1 절연막에 도입되는 붕소의 수가 2×1013atoms/㎠ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 제2 절연막이 탄소 원자를 1% 이상 포함하는 실리콘 재료인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제13항에 있어서, 상기 제2 절연막이 무기 SOG인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제13항에 있어서, 붕소가 도입되어 있지 않은 상태에서 상기 제1 절연막이 상기 제2 절연막보다도 흡습성이 낮은 막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970045930A 1996-09-06 1997-09-05 절연막을갖는반도체장치및그제조방법 KR100344499B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-236799 1996-09-06
JP23679996 1996-09-06
JP96-345586 1996-12-25
JP34558696 1996-12-25

Publications (2)

Publication Number Publication Date
KR19980024368A KR19980024368A (ko) 1998-07-06
KR100344499B1 true KR100344499B1 (ko) 2002-09-18

Family

ID=26532864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045930A KR100344499B1 (ko) 1996-09-06 1997-09-05 절연막을갖는반도체장치및그제조방법

Country Status (3)

Country Link
US (1) US6288438B1 (ko)
KR (1) KR100344499B1 (ko)
CN (1) CN1096704C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
CN1076763C (zh) * 1998-09-09 2001-12-26 北京航空航天大学 形状记忆合金表面绝缘膜的原位制备方法及其所制备的绝缘膜
US6208030B1 (en) * 1998-10-27 2001-03-27 Advanced Micro Devices, Inc. Semiconductor device having a low dielectric constant material
US6972223B2 (en) 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
US6506673B2 (en) * 2001-06-11 2003-01-14 Agere Systems Guardian Corp. Method of forming a reverse gate structure with a spin on glass process
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7439111B2 (en) * 2004-09-29 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759057A (ko) 1969-11-19 1971-05-17 Philips Nv
JPS56125844A (en) * 1980-03-07 1981-10-02 Toshiba Corp Manufacture of semiconductor element
JPS5831519A (ja) 1981-08-18 1983-02-24 Toshiba Corp 半導体装置の製造方法
JPS5917243A (ja) 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置の製造方法
JPS6260242A (ja) 1985-09-09 1987-03-16 Nec Corp 半導体装置の製造方法
US4775550A (en) 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPS63192359A (ja) 1987-02-02 1988-08-09 Katsushi Oguchi 容器入り凍り豆腐の製造方法
JPS63198359A (ja) * 1987-02-13 1988-08-17 Fujitsu Ltd 半導体装置の製造方法
US4843034A (en) 1987-06-12 1989-06-27 Massachusetts Institute Of Technology Fabrication of interlayer conductive paths in integrated circuits
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
JPH01199456A (ja) 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JP2778714B2 (ja) 1988-03-02 1998-07-23 株式会社東芝 色素有機薄膜及び色素有機薄膜素子
JPH01264253A (ja) 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置の製造方法
JPH01307247A (ja) 1988-06-03 1989-12-12 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH027451A (ja) 1988-06-24 1990-01-11 Nec Corp 半導体集積回路装置の製造方法
JPH0226055A (ja) 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH02101532A (ja) 1988-10-11 1990-04-13 Nec Corp システムパラメータの変更方式
KR910008980B1 (ko) 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
JPH02235358A (ja) 1989-03-08 1990-09-18 Mitsubishi Electric Corp 多層配線の接続方法
US4885262A (en) 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
JP2822430B2 (ja) 1989-03-28 1998-11-11 日本電気株式会社 層間絶縁膜の形成方法
JPH03101130A (ja) 1989-09-13 1991-04-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2839579B2 (ja) 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JP2553723B2 (ja) 1989-12-25 1996-11-13 三菱電機株式会社 化合物半導体集積回路装置
US5003062A (en) 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
EP0459772B1 (en) 1990-05-31 1996-11-20 Canon Kabushiki Kaisha Method of forming the wiring of a semiconductor circuit
US5527872A (en) 1990-09-14 1996-06-18 At&T Global Information Solutions Company Electronic device with a spin-on glass dielectric layer
US5106787A (en) 1990-11-19 1992-04-21 Taiwan Semiconductor Manufacturing Co. Method for high vacuum controlled ramping curing furnace for SOG planarization
JPH04234149A (ja) 1990-12-28 1992-08-21 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法
US5186745A (en) 1991-02-04 1993-02-16 Motorola, Inc. Teos based spin-on-glass and processes for making and using the same
JPH04307934A (ja) 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
JP2533414B2 (ja) 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH04317358A (ja) 1991-04-16 1992-11-09 Sony Corp 半導体装置の製造方法
JPH0574963A (ja) 1991-06-06 1993-03-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5314834A (en) 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness
KR950002948B1 (ko) 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JPH05198523A (ja) 1992-01-20 1993-08-06 Matsushita Electron Corp イオン注入方法及びイオン注入装置
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
JPH05226334A (ja) 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
JPH05243402A (ja) 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JP2875093B2 (ja) 1992-03-17 1999-03-24 三菱電機株式会社 半導体装置
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JP2989986B2 (ja) 1993-03-22 1999-12-13 三洋電機株式会社 イオン注入と同時に電子シャワーを照射するイオン注入装置
JPH06291202A (ja) * 1993-03-30 1994-10-18 Nippon Steel Corp 半導体装置の製造方法
JP3216345B2 (ja) 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
JPH06349950A (ja) 1993-06-07 1994-12-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3101130B2 (ja) 1993-07-19 2000-10-23 日本電子株式会社 複合荷電粒子ビーム装置
JPH0799195A (ja) 1993-09-27 1995-04-11 Nec Corp 半導体装置の製造方法
JPH07193024A (ja) 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
JPH08241891A (ja) 1994-06-13 1996-09-17 Ind Technol Res Inst 基板上のスピン−オン−ガラス層の改良方法
JP3061531B2 (ja) 1994-07-04 2000-07-10 三菱マテリアルシリコン株式会社 シリコンウェーハのラッピング方法
JPH0864561A (ja) 1994-08-23 1996-03-08 Nippon Steel Corp 化学的機械的研磨法における終点検出方法及び化学的機械的研磨装置
US5753975A (en) 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
US5581101A (en) * 1995-01-03 1996-12-03 International Business Machines Corporation FET and/or bipolar devices formed in thin vertical silicon on insulator (SOI) structures
US5786273A (en) 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US5496776A (en) 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
KR100208442B1 (ko) 1995-06-24 1999-07-15 김영환 반도체 소자의 비아홀 형성방법
US5549786A (en) 1995-08-29 1996-08-27 Advanced Micro Devices, Inc. Highly selective, highly uniform plasma etch process for spin-on glass
KR100198678B1 (ko) 1996-02-28 1999-06-15 구본준 금속 배선 구조 및 형성방법
JP3015752B2 (ja) 1996-02-29 2000-03-06 三洋電機株式会社 半導体装置の製造方法
KR100255659B1 (ko) 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
US5898221A (en) 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US5855962A (en) 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
JPH10209147A (ja) 1997-01-21 1998-08-07 Nec Corp 半導体装置の製造方法
JPH10303295A (ja) 1997-04-22 1998-11-13 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980024368A (ko) 1998-07-06
US6288438B1 (en) 2001-09-11
CN1180925A (zh) 1998-05-06
CN1096704C (zh) 2002-12-18

Similar Documents

Publication Publication Date Title
KR100339677B1 (ko) 반도체장치의제조방법및반도체장치
US6028015A (en) Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
KR100350357B1 (ko) 반도체장치의제조방법및반도체장치
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
US6143670A (en) Method to improve adhesion between low dielectric constant layer and silicon containing dielectric layer
US6503818B1 (en) Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
KR100371468B1 (ko) 반도체장치의제조방법
KR19980025015A (ko) 반도체장치 및 반도체장치의 제조방법
US6831015B1 (en) Fabrication method of semiconductor device and abrasive liquid used therein
KR100344499B1 (ko) 절연막을갖는반도체장치및그제조방법
US6177343B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
JP3015738B2 (ja) 半導体装置の製造方法
US6165897A (en) Void forming method for fabricating low dielectric constant dielectric layer
US20060199371A1 (en) Semiconductor devices passivation film
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
US6690084B1 (en) Semiconductor device including insulation film and fabrication method thereof
US6326318B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
US6825132B1 (en) Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6794283B2 (en) Semiconductor device and fabrication method thereof
US6617240B2 (en) Method of fabricating semiconductor device
JP2000269330A (ja) 半導体装置の製造方法
JP3322651B2 (ja) 半導体装置の製造方法
JP3015750B2 (ja) 半導体装置の製造方法
JP2999973B2 (ja) 半導体装置の製造方法
JPH10107141A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee