KR100564124B1 - 오목형 금속 배선을 이용한 콘택 형성 방법 - Google Patents
오목형 금속 배선을 이용한 콘택 형성 방법 Download PDFInfo
- Publication number
- KR100564124B1 KR100564124B1 KR1020030050399A KR20030050399A KR100564124B1 KR 100564124 B1 KR100564124 B1 KR 100564124B1 KR 1020030050399 A KR1020030050399 A KR 1020030050399A KR 20030050399 A KR20030050399 A KR 20030050399A KR 100564124 B1 KR100564124 B1 KR 100564124B1
- Authority
- KR
- South Korea
- Prior art keywords
- concave
- contact
- insulating film
- metal
- etching
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 100
- 239000002184 metal Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 2
- 229910008599 TiW Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 제조 공정에 있어, 여러 층에 형성되는 금속선을 연결하는 콘택이 필요하다. 이 때 하부에 형성되는 금속선을 오목형으로 형성하여 상부 금속선과 콘택에서 콘택 접촉 면적을 증가시킴으로서, 콘택 저항을 낮추는 콘택 제조 방법에 관한 것이다.
본 발명의 오목형 금속 배선을 이용한 콘택 형성 방법은 절연막을 증착하고, 식각하여 오목형 절연막 라인을 형성하는 단계; 금속층을 증착하는 단계; 하부 금속선을 형성하기 위한 마스크를 형성하는 단계; 상기 금속층을 식각하여 오목형 프로파일을 가지는 하부 금속선을 형성하는 단계; 상기 오목형 하부 금속선 상부에 금속선간 절연막을 증착하는 단계; 상기 금속선간 절연막을 식각하여 콘택 홀을 형성하는 단계; 및 상기 콘택 홀을 매립하여 콘택 플러그를 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 오목형 금속 배선을 이용한 콘택 형성 방법은 콘택의 접촉 면적이 증가함에 따라 콘택 저항이 감소하고, 궁극적으로 디바이스 작동 속도를 개선시키는 효과가 있다.
concave, metal line, contact
Description
도 1a 내지 도 1d는 종래기술에 의한 하부 금속선과 상부 금속선의 콘택 형성방법의 공정 단면도이다.
도 2a 내지 도 2f는 본 발명에 의한 하부 금속선과 상부 금속선의 콘택 형성방법의 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
13 : 오목형 절연막 라인 16 : 오목형 하부 금속선
17 : 금속간 절연막 18 : 콘택 홀
19 : 콘택 플러그
본 발명은 오목형 금속 배선을 이용한 콘택 형성 방법에 관한 것으로, 보다 자세하게는 하부 금속선이 형성될 영역의 절연막의 일부분을 식각하여 오목형 절연막선을 형성하고, 하부 금속을 증착하고 식각하여 오목형 하부 금속선을 형성하고, 상부 금속선의 연결을 위한 콘택 플러그를 형성하는 것에 관한 것이다.
종래의 일반적인 반도체 소자 제조 공정에서, 집적도가 증가됨에 따라 금속선의 CD(Critical Dimension)가 작아지면서, 하부 금속 배선과 상부 금속 배선의 수직 배선을 위하여 비아(Via)를 형성할 때, 노광(Photo) 공정에서 정렬 오차(Misalign)가 발생하기 쉬워지며, 하부 금속 배선과 비아 수직 배선의 접촉 면적이나 상부 금속 배선과 비아 수직 배선의 접촉 면적이 줄어든다. 이로 인하여, 상부 또는 하부 금속 배선과 비아 수직 배선간의 접촉 저항이 커지면 소자의 전기적 특성이 저하되고, 심한 경우에는 배선 연결이 이루어지지 않아 소자의 불량이 발생하여 공정의 신뢰성이 저하된다.
이렇게, 수직 배선을 위하여 비아를 형성하는 식각 공정에서 정렬 오차가 발생하면 식각제나 후속 세정 공정에 의해 하부 금속 배선이 부식(Corrosion)되어 저항이 높아지고 배선이 끊어질 수 있어 공정의 신뢰성을 저하시킨다. 또한, 정렬 오차가 발생한 비아에 수직 배선을 위하여 플러그를 형성하면 정렬 오차에 의해 노출되는 하부 요소에 의해 보이드(Void)가 발생할 확률이 높아진다. 이 또한, 수직 배선의 저항을 증가시켜 전기적 특성을 저하시킨다.
한국등록특허 제100363844호는 하부 금속 배선의 상부를 못의 머리부분처럼 형성함으로써 하부 금속 배선 상부에 형성되는 비아의 정렬 오차에 대한 공정 마진을 확보하는 것이 특징이고, 한국등록특허 제100365412호는 콘택 식각시 층간절연 막뿐만 아니라 하부 실리콘층의 일부까지 과식각하여 형성된 배선 콘택에 실리콘을 성장시키거나 증착하여 실리콘층을 형성하고 금속층을 층착한 후 실리사이드화하여 배선을 형성하는 것이 특징이다.
도 1a 내지 도 1d는 종래 기술에 의해 형성되는 하부 금속선, 콘택 플러그, 및 상부 금속선의 형성을 보여주는 공정도이다.
먼저, 도 1a와 같이 반도체 기판(1) 상에 하부 금속선(2)을 형성한다.
다음, 도 1b와 같이 하부 금속선(2) 상부에 금속선들과의 절연을 위해 금속선간 절연막(3)을 증착, 형성시킨다.
이어서, 도 1c와 같이 상부 금속선과 연결을 위해 콘택 홀(4)을 형성한다. 이 때 형성되는 콘택 홀의 너비는 상기 형성된 하부 금속선의 상부 면과 비슷한 너비로 형성되어진다.
이어서, 도 1d와 같이 콘택 플러그(5)를 형성하고, 상부 금속선(6)을 형성하여 상부 금속선 및 하부 금속선의 콘택을 성공적으로 형성시킨다.
그러나, 상기에서 설명한 바와 같이 CD가 작아질수록 정렬 오차가 커지게 되고, 콘택 저항이 상승하여 디바이스의 성능을 저하시키게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 하부 금속선을 오목형으로 형성하여 CD가 작아지더라도 콘택 플러그와 하부 금속선의 접촉 면적이 증가되도록 하는 하부 금속선과 콘택 플러그의 콘택 형성 방법 을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연막을 증착하고, 식각하여 오목형 절연막 라인을 형성하는 단계; 금속층을 증착하는 단계; 하부 금속선을 형성하기 위한 마스크를 형성하는 단계; 상기 금속층을 식각하여 오목형 프로파일을 가지는 하부 금속선을 형성하는 단계; 상기 오목형 하부 금속선 상부에 금속선간 절연막을 증착하는 단계; 상기 금속선간 절연막을 식각하여 콘택 홀을 형성하는 단계; 및 상기 콘택 홀을 매립하여 콘택 플러그를 형성하는 단계로 이루어진 오목형 금속 배선을 이용한 콘택 형성 방법에 의해 달성된다.
본 발명은 하부 금속선으로서 오목형 하부 금속선을 다음과 같은 방법으로 형성한다. 하부 금속선과 다른 디바이스를 절연시켜 주는 절연막을 8000 내지 10000Å의 두께로 형성한 뒤, 상기 절연막상에 형성될 하부 금속선의 선폭의 40 내지 60% 너비로 오목형 절연막 라인을 형성시켜 준다. 이때 인가 전력은 100 내지 500watts, 가스 압력은 100 내지 500mTorr, CF4 가스는 100 내지 200sccm(또는, SF6
가스를 5 내지 100sccm)의 공정 조건으로 식각한다. 또한 오목형 절연막 라인의 식각 깊이는 약 1000Å정도로 한다. 하부 금속선을 형성하기 위해 금속을 약 5000Å정도 증착한다. 이때 오목형 절연막 라인을 따라 금속 증착이 이루어진다. 이렇게 형성된 금속을 식각하면 오목형 프로파일 금속 라인이 형성된다. 이 때 전력 100 내지 300watts, 공정 압력 5 내지 20mTorr, Cl2 가스 10 내지 100sccm, BCl3 가스 10 내지 100sccm의 공정 조건으로 상기 금속을 식각한다.
이어서, 금속선간 절연막을 증착하고 콘택 홀 형성을 위한 패턴을 형성한다. 그리고 콘택 홀을 형성하기 위해 금속간 절연막을 식각한다. 이 때 콘택 홀 식각은 다음과 같이 두단계에 걸쳐 이루어진다. 1단계는 전력 1000 내지 2000watts, 공정 압력 50 내지 100mTorr, CF4 가스 50 내지 200sccm, CHF3 가스 20 내지 100sccm (혹은, C4F8 가스 10 내지 50sccm)이고, 2단계는 전력 100 내지 500watts, 공정 압력 100 내지 500mTorr, CF4 가스 100 내지 200sccm(혹은, SF6 가스 5 내지 100sccm)이다. 이 때 1단계는 금속간 절연막을 하부 금속선이 노출될 때까지 식각하는 메인 식각이고, 2단계는 하부 전극선의 상부에 잔존하는 절연물질을 완전히 제거하여 콘택 접촉 저항을 낮추기 위한 과식각(over etch) 단계이다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 2a는 오목형 절연막 라인 형성에 관한 것이다. 기판 상에 형성된 다른 디바이스와 하부 금속선을 절연하기 위한 절연막(11)을 8000 내지 10000Å 증착한 뒤, 패턴(12)하고 식각하여 오목형 절연막 라인(13)을 형성한다. 이 때 인가 전력은 100 내지 500watts, 가스 압력은 100 내지 500mTorr, CF4 가스는 100 내지 200sccm(또는, SF6 가스를 5 내지 100sccm )의 공정 조건으로 식각한다. 이 때 오목형의 너비는 이후 형성될 하부 금속선의 40 내지 60%의 너비이고, 깊이는 약 1000Å으로 형성한다.
다음, 도 2b는 하부 금속선을 형성하기 위해 금속 5000Å과 ARC(Anti-Reflective Coating) 금속 1000Å의 금속층(14)을 순차적으로 증착하는 단계이다. 이때 상기 금속은 Al-Cu alloy, Cu, W, Pt, Au, Ti, TiN, 및 TiW 중 어느 것을 사용하여도 무방하다.
다음, 도 2c는 하부 금속선을 형성하기 위한 패턴(15)을 형성하는 단계이다.
다음, 도 2d는 상기에 형성된 패턴을 이용하여 식각하여 오목형 하부 금속선(16)을 형성하는 단계이다. 이 때 인가 전력은 100 내지 300watts, 공정 압력은 5 내지 20mTorr, Cl2 가스는 10 내지 100sccm, BCl3 가스는 10 내지 100sccm의 공정 조건으로 식각한다.
다음, 도 2e는 금속선간 절연막(17)을 증착하고, 콘택 홀 형성을 위한 패턴(도시 안함)을 한 후, 두단계로 식각하여 콘택 홀(18)을 형성하는 단계이다.
상기 두단계의 1단계는 인가 전력 1000 내지 2000watts, 공정 압력 50 내지 100mTorr, CF4 가스 50 내지 200sccm, CHF3 가스 20 내지 100sccm (혹은, C
4F8 가스 10 내지 50sccm)이고, 2단계는 인가 전력 100 내지 500watts, 공정 압력 100 내지 500mTorr, CF4 가스 100 내지 200sccm(혹은, SF6 가스 5 내지 100sccm)이다.
다음, 도 2f는 상기에서 형성된 콘택 홀에 텅스텐을 매립하여 콘택(19)을 형 성하는 단계이다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 오목형 금속 배선을 이용한 콘택 형성 방법은 하부 금속선을 오목형 하부 금속선으로 형성함으로써 콘택의 접촉 면적이 증가함에 따라 콘택 저항이 감소하고, 궁극적으로 디바이스 작동 속도를 개선하는 효과가 있다.
Claims (13)
- 반도체 기판상에 형성된 디바이스와 하부 금속선을 절연하기 위한 절연막을 증착하고 식각하여 오목형 절연막 라인을 형성하는 단계;금속층을 증착하는 단계;하부 금속선을 형성하기 위한 마스크를 형성하는 단계;상기 금속층을 식각하여 오목형 프로파일을 가지는 하부 금속선을 형성하는 단계;상기 오목형 하부 금속선 상부에 금속선간 절연막을 증착하는 단계;상기 금속선간 절연막을 식각하여 콘택 홀을 형성하는 단계; 및상기 콘택 홀을 매립하여 콘택 플러그를 형성하는 단계를 포함함을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 반도체 기판상에 형성된 디바이스와 하부 금속선을 절연하기 위한 절연막은 8000 내지 10000Å임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 오목형 절연막 라인은 깊이가 1000Å, 너비가 하부 금속선의 40 내지 60%임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 오목형 절연막 라인의 식각 공정 조건은 인가 전력이 100 내지 500watts, 가스 압력이 100 내지 500mTorr, CF4 가스가 100 내지 200sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 오목형 절연막 라인의 식각 공정 조건은 인가 전력이 100 내지 500watts, 가스 압력이 100 내지 500mTorr, SF6 가스가 5 내지 100sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 금속층의 증착은 하부 금속선을 형성하기 위해 금속을 5000Å 증착 및 ARC 금속을 1000Å 증착하는 것을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 6항에 있어서,상기 하부 금속선을 형성하기 위한 금속은 Al-Cu alloy, Cu, W, Pt, Au, Ti, TiN 및 TiW 중 어느 하나를 사용함을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 오목형 하부 금속선의 형성 공정 조건은 인가 파워를 100 내지 300watts, 공정 압력을 5 내지 20mTorr, Cl2 가스를 10 내지 100sccm, BCl3 가스를 10 내지 100sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 1항에 있어서,상기 금속선간 절연막의 식각은 2단계로 이루어져 있음을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 9항에 있어서,상기 금속간 절연막 식각의 1단계는 인가 전력이 1000 내지 2000watts, 공정 압력이 50 내지 100mTorr, CF4 가스가 50 내지 200sccm, CHF3 가스가 20 내지 100sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 9항에 있어서,상기 금속간 절연막 식각의 1단계는 인가 전력이 1000 내지 2000watts, 공정 압력이 50 내지 100mTorr, CF4 가스가 50 내지 200sccm, C4F8 가스가 10 내지 50sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 9항에 있어서,상기 금속간 절연막 식각의 2단계는 인가 전력이 100 내지 500watts, 공정 압력가 100 내지 500mTorr, CF4 가스가 100 내지 200sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
- 제 9항에 있어서,상기 금속간 절연막 식각의 2단계는 인가 전력이 100 내지 500watts, 공정 압력가 100 내지 500mTorr, SF6 가스가 5 내지 100sccm임을 특징으로 하는 오목형 금속 배선을 이용한 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050399A KR100564124B1 (ko) | 2003-07-23 | 2003-07-23 | 오목형 금속 배선을 이용한 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050399A KR100564124B1 (ko) | 2003-07-23 | 2003-07-23 | 오목형 금속 배선을 이용한 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050011351A KR20050011351A (ko) | 2005-01-29 |
| KR100564124B1 true KR100564124B1 (ko) | 2006-03-27 |
Family
ID=37223422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030050399A KR100564124B1 (ko) | 2003-07-23 | 2003-07-23 | 오목형 금속 배선을 이용한 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100564124B1 (ko) |
-
2003
- 2003-07-23 KR KR1020030050399A patent/KR100564124B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050011351A (ko) | 2005-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242865B1 (ko) | 메탈 플러그의 형성 방법 | |
| KR20020014895A (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| KR100294838B1 (ko) | 콘택트구조의제조방법 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
| KR100564124B1 (ko) | 오목형 금속 배선을 이용한 콘택 형성 방법 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| KR100598294B1 (ko) | 듀얼 다마신을 이용한 구리 배선 형성 방법 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| JP2007189054A (ja) | 半導体装置の製造方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100336837B1 (ko) | 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 | |
| KR100599113B1 (ko) | 반도체 소자의 컨택 플러그 형성 방법 | |
| KR20000056181A (ko) | 반도체 장치의 비아 및 그 제조 방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| KR100373706B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR20010011196A (ko) | 반도체 장치의 비아 형성방법 | |
| KR100686450B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100606538B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JP3331672B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20030723 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20050303 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050620 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20051221 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060320 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20060321 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090313 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100223 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110221 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120221 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20140209 |