CN1438691A

CN1438691A - 具掺杂的铜内联结构的制造方法

Info

Publication number: CN1438691A
Application number: CN 02105018
Authority: CN
Inventors: 黄震麟; 蔡明兴; 眭晓林; 梁孟松
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2002-02-10
Filing date: 2002-02-10
Publication date: 2003-08-27
Anticipated expiration: 2022-02-10
Also published as: CN1243377C

Abstract

本发明涉及一种具掺杂的铜内联结构的制造方法，用于省去在铜内联结构制造过程中额外形成的铜保护层或蚀刻终止层(etch stop layer)及扩散屏蔽层(diffusion barrierlayer)。首先将掺杂有镁、银、钛、锆、锡、锌、碳的至少一种元素的金属铜填入沟槽或介层洞或双镶嵌结构，以作为内联结构(interconnect)。接着，对金属铜实施一退火(anneal)处理，将掺杂元素扩散至金属铜表面并形成一氧化层，来作为铜保护层、蚀刻终止层及扩散屏蔽层，进而防止金属铜氧化、光阻毒化(poison)并简化制作过程步骤。

Description

具掺杂的铜内联结构的制造方法

技术领域

本发明涉及一种内联结构的制造方法，特别是涉及一种具掺杂的铜内联结构的制造方法，用于防止铜氧化、光阻毒化、增加介电层之间的附着力(adhesion)并降低时间延迟效应(RC delay effeet)。

背景技术

在超大规模集成电路(ULSI)中，金属化(metallization)为一重要步骤，其中内联结构(interconnect)扮演电性连接电路中各个组件的角色，因此其深深影响组件的电特性及组件功能的发挥。现今内联结构制作过程中，由于金属铜具有低电阻率、抗电子迁移性(electronmigration，EM)高，适用于深次微米的集成电路，所以成为瞩目的内联结构材料。

然而，金属铜非常容易氧化且扩散系数高，与硅或二氧化硅接触后会快速扩散进入基材而造成组件电性的不良影响。因此在公知技术的铜内联结构的制造方法中，会在形成内联结构前后，分别形成扩散屏蔽层及保护层。为进一步了解本发明的背景，以下参照图1a到1c说明公知技术形成铜内联结构的制作过程剖面示意图。

首先，请参照图1a，在一半导体基底100上形成一第一介电层102。接着，利用微影蚀刻技术在第一介电层102上形成一沟槽103。随后，在沟槽103内壁形成一扩散屏蔽层104，例如氮化钛(TiN)或氮化钽(TaN)。

接下来，请参照图1b，在形成有屏蔽层104的沟槽103内填入金属铜106并在沟槽103上方及第一介电层102上形成一保护层108，例如氮化硅(SiN)或碳化硅(SiC)，以防止铜氧化并同时作为后续制作过程中的蚀刻终止层。

最后，请参照图1c，在保护层108上形成一第二介电层110以进行后续的制作过程。由于第一及第二介电层102及110之间隔着保护层108，因此会使得组件整体的介电常数增加，也即增加组件的电容值导致时间延迟效应上升且介电层102及110之间的附着性较差，易有漏电流产生。再者，在后续的制作过程中，此保护层108易有可能污染到第二介电层110进而间接造成光阻毒化。

另外，为解决保护层108所造成的问题，台湾专利的公告编号第426964号公开一种铜合金内联结构制造方法，利用在纯铜的上、下表面形成邻接的铜合金层，再施以退火处理，以形成铜合金内联结构，因而无需使用保护层以避免其造成的问题。然而，其制造方法中仍需形成扩散屏蔽层及邻接的铜合金层，制作过程较为复杂。

发明内容

本发明的目的在于提供一种具掺杂的铜内联结构的制造方法，以避免光阻毒化及降低组件电容值进而使时间延迟效应降低。

本发明另一目的在于提供一种具掺杂的铜内联结构的制造方法，以简化制作过程并避免铜原子扩散至介电层造成组件电特性的损害。

本发明的目的是这样实现的：

本发明提供一种具掺杂的铜内联结构的制造方法，以具掺杂元素的金属铜作为内联结构材料，并再施加一退火处理，以使掺杂的元素扩散至金属铜表面而形成具有保护层、蚀刻终止层及扩散屏蔽层功效的氧化层。可有效简化制作过程、降低时间延迟效应以及防止光阻毒化及组件特性下降。

一种具掺杂的铜内联结构的制造方法，包括下列步骤：在一半导体基底上形成一第一介电层，其中第一介电层具有沟槽或介层洞或双镶嵌结构；在第一介电层上及沟槽或介层洞或双镶嵌结构内填入具有掺杂元素的金属铜，以作为内联结构；对金属铜实施一退火处理，以在金属铜表面形成一氧化层；以及蚀刻去除形成有氧化层的金属铜至露出第一介电层表面，来在沟槽内留下金属铜，并同时在所述金属铜表面上形成所述氧化层。

再者，在露出第一介电层表面后，还包括在第一介电层上及沟槽内形成有氧化层的金属铜上表面形成一第二介电层，以进行后续的制作过程。其中，掺杂元素选自于镁、银、钛、锆、锡、锌、碳中的至少一种，且氧化层是所述掺杂元素与氧所反应形成。另外，所述退火处理系在氮气与氢气的成形气体(forming gas)环境下进行，且温度及时间分别在150到450℃的范围及30到120分钟的范围。

附图说明

图1a到1c为公知技术铜内联结构方法的剖面示意图；

图2a到2d为根据本发明具掺杂的铜内联结构的剖面示意图；

图3为纯铜及掺杂锆、镁的铜在经退火处理后，片电阻R_s的变化关系图。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，特举较佳实施例，并结合附图，作详细说明如下：

以下结合图2a到2d说明本发明实施例的具掺杂的铜内联结构的制造方法。

首先，请参照图2a，提供一半导体基底200，例如一硅晶圆，在基底200上形成有若干半导体组件，为简化，此处仅绘出一平整基底。接着，在半导体基底200上形成一第一介电层202，例如二氧化硅层或低介电常数材料层。随后，利用公知微影蚀刻技术在第一介电层202上定义出一沟槽203并露出基底200表面。

接下来，图2b，利用物理气相沉积法(physical vapor deposition，PVD)，在第一介电层202上及沟槽203内形成具有掺杂元素的金属铜204，以作为内联结构。在本实施例中，PVD所使用的靶材(target)为一铜合金靶，即铜靶材中掺杂有其它元素，例如选自于镁(Mg)、银(Ag)、钛(Ti)、锆(Zr)、锡(Sn)、锌(Zn)、碳(C)等中至少一种。本实施例中，较佳的掺杂元素为镁。另外，也可使用电镀(plating)铜法取代所述PVD法，即将掺杂的元素置入电镀液中以进行电镀。在形成具掺杂的金属铜204之后，接着在氮气及氢气的成形气体(forming gas)的环境下以及温度在150到450℃的范围对金属铜204实施一退火处理。其中，处理时间在30到120分钟的范围。

接下来，请参照图2c，经过退火处理步骤之后的金属铜204，其内部所掺杂的元素除了会扩散至表面并与周遭的氧反应而形成一氧化层204a之外，金属铜204内部也有铜合金晶粒(grain)产生(未绘示)。如前所述，由于纯铜非常容易氧化，且易扩散至二氧化硅层或硅层，因此会在内联结构制作过程中的铜层上方形成保护层，并同时作为蚀刻终止层，以及在与二氧化硅层或硅层接触的地方形成扩散屏蔽层。然而，在本实施例中，由于形成氧化层204a的缘故，其可取代所述的保护层及扩散屏蔽层，因此具有此两层原先的功效并简化了制作过程。另外，铜合金晶粒同时具有抗电子迁移(EM)的作用。

接下来，请参照图2d，利用化学机械研磨法(chemical mechanicpolishing，CMP)来去除形成有氧化层204a的金属铜204直至露出第一介电层202表面，在沟槽203内留下金属铜204，并同时在所述金属铜表面上形成氧化层204a。此时，氧化层204a也具有蚀刻终止层的作用而不影响到CMP制作过程的进行，因此依据本发明的铜内联结构的制造方法，无需额外形成蚀刻终止层。退火处理的步骤也可于化学机械研磨之后，其内部所掺杂的元素，如图2c所示，形成氧化保护层204a。相比于公知技术，不但简化了制作过程，同时可防止蚀刻终止层在后续制作过程造成光阻毒化及增加组件的电容值使得时间延迟效应上升。最后，在露出的第一介电层202表面上及沟槽203内形成有氧化层204a的金属铜204上表面形成第二介电层206，以进行后续的制作过程。此氧化层204a可以防止在沉积上层藉电层材料时对铜的化学反应，例如氧化。此外，由于第二介电层206直接形成于第一介电层202上，不同于公知技术中隔着蚀刻终止层，因此附着性(adhesion)较佳，同时可改善漏电流的产生。

再者，相比于另一公知技术的使用铜合金作为内联结构，本发明无需额外形成扩散屏蔽层及邻接的铜合金层，可有效简化制作过程。

另外，请参照图3，其绘示出纯铜及掺杂锆、镁的金属铜在经过退火处理后，片电阻R_s的变化关系图。由图可知，使用具掺杂的铜作为内联结构，在经过退火处理后，片电阻会接近于纯铜，因此不会对组件的电性造成不良影响。

所述实施例虽以在形成有沟槽的介电层作范例，然而可了解到在形成有介层洞(via hole)或双镶嵌结构(dual damascene)的介电层也可使用本发明的内联结构制造方法。

虽然本发明已以较佳实施例公开如上，然其并非用于限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围以权利要求为准。

Claims

1.一种具掺杂的铜内联结构的制造方法，包括下列步骤：

在一半导体基底上形成一第一介电层，其中所述第一介电层具有沟槽或介层洞或双镶嵌结构；

在所述第一介电层上及所述沟槽或所述介层洞或所述双镶嵌结构内填入具有掺杂元素的金属铜，以作为内联结构；

对所述金属铜实施一退火处理，以在所述金属铜表面形成一氧化层；以及

蚀刻去除形成有所述氧化层的金属铜至露出所述第一介电层表面，来在所述沟槽内留下所述金属铜，并同时在所述金属铜表面上形成所述氧化层。

2.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，在露出所述第一介电层表面后，还包括在所述第一介电层上及所述沟槽内形成有所述氧化层的所述金属铜上表面形成一第二介电层，以进行后续的制作过程。

3.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，所述掺杂元素选择于镁、银、钛、锆、锡、锌、碳中至少一种。

4.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，形成所述金属铜是利用物理气相沉积法、电镀铜法中中的一种。

5.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，所述退火处理的温度在150到450℃的范围。

6.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，所述退火处理的进行时间在30到120分钟的范围。

7.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，所述退火处理在氮气与氢气的成形气体环境下进行。

8.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，所述氧化层作为扩散屏蔽层。

9.如权利要求1所述的具掺杂的铜内联结构的制造方法，其特征在于，所述氧化层作为蚀刻终止层。

10.如权利要求2所述的具掺杂的铜内联结构的制造方法，其特征在于，所述氧化层是所述掺杂元素与氧所反应形成。

11.一种具掺杂的铜内联结构的制造方法，包括下列步骤：

在一基底上形成一第一介电层，其中，所述第一介电层具有沟槽或介层洞或双镶嵌结构；

利用物理气相沉积法及电镀铜法中的一种，在所述第一介电层上及所述沟槽或所述介层洞或所述双镶嵌结构内填入具有掺杂元素的金属铜，以作为内联结构，其中所述掺杂元素选自于镁、银、钛、锆、锡、锌、碳中的至少一种；

对所述金属铜实施一退火处理，以在所述金属铜表面形成一氧化层；

蚀刻去除形成有所述氧化层的金属铜至露出所述第一介电层表面，在所述沟槽内留下所述金属铜，并同时在所述金属铜表面上形成所述氧化层；以及

在所述第一介电层上及所述沟槽内形成有所述氧化层的所述金属铜上表面形成一第二介电层，以进行后续的制作过程。

12.如权利要求11所述的具掺杂的铜内联结构的制造方法，其特征在于，所述退火处理的温度在150到450℃的范围。

13.如权利要求11所述的具掺杂的铜内联结构的制造方法，其特征在于，所述退火处理的进行时间在30到120分钟的范围。

14.如权利要求11所述的具掺杂的铜内联结构的制造方法，其特征在于，所述退火处理在氮气与氢气的成形气体环境下进行。

15.如权利要求11所述的具掺杂的铜内联结构的制造方法，其特征在于，所述氧化层作为扩散屏蔽层。

16.如权利要求11所述的具掺杂的铜内联结构的制造方法，其特征在于，所述氧化层作为蚀刻终止层。

17.如权利要求11所述的具掺杂的铜内联结构的制造方法，其特征在于，所述氧化层是所述掺杂元素与氧所反应形成。