CN101253603B - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
CN101253603B
CN101253603B CN200680017839XA CN200680017839A CN101253603B CN 101253603 B CN101253603 B CN 101253603B CN 200680017839X A CN200680017839X A CN 200680017839XA CN 200680017839 A CN200680017839 A CN 200680017839A CN 101253603 B CN101253603 B CN 101253603B
Authority
CN
China
Prior art keywords
gas
film
stage
phase
nitrogenous reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680017839XA
Other languages
English (en)
Other versions
CN101253603A (zh
Inventor
长谷川敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101253603A publication Critical patent/CN101253603A/zh
Application granted granted Critical
Publication of CN101253603B publication Critical patent/CN101253603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的成膜方法包括：第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体，通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在上述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，其中，上述第一阶段和上述第二阶段都将由供给上述金属化合物气体和含氮还原气体的第一步骤和停止上述金属化合物气体而供给上述含氮还原气体的第二步骤构成的循环反复进行一个循环以上。

Description

成膜方法
技术领域
本发明涉及CVD的成膜方法，特别是涉及对半导体装置中用作例如势垒(barrier)层、电容器上部电极、栅电极、接触部等的TiN类薄膜等金属氮化膜进行成膜的成膜方法，和用于执行这种方法的计算机可读取的存储介质。
背景技术
在半导体器件的制造中，适应于最近的高密度化和高集成化的要求，倾向于使电路结构为多层配线结构，因此，作为下层的半导体器件与上层的配线层的连接部的接触孔、和作为上下的配线层彼此之间的连接部的导通孔等用于层间的电连接的埋入技术变得重要。此外，随着高集成化，例如，以高覆盖度对作为DRAM存储器部的电容器材料的Ta2O5、HfO2等高介电常数材料所对应的上部电极进行成膜的技术也变得很重要。
此外，最近，作为上述这种埋入接触孔、导通孔的金属势垒层、电容器的上部电极，正在使用TiN膜。
以往，这种TiN膜通过PVD进行成膜，但最近随着器件的微细化和高集成化，多采用能够以高覆盖度成膜为更优质的膜的CVD。
当采用CVD进行TiN膜的成膜时，使用TiCl4和作为含氮还原气体的NH3或MMH(monomethyl hydrazine：一甲基肼)作为反应气体，在500～600℃的温度下进行成膜。
但是，Ta2O5、HfO2等高介电常数的材料对温度敏感，在其上进行TiN膜的成膜作为上部电极的情况下，为了防止对基底层的热损害，要求在不足500℃的更低温度下进行成膜。
此外，在使用NiSi等作为接触材料的情况下，NiSi的耐热性低，在将该NiSi作为基底进行金属氮化膜成膜的情况下，也要求进一步的低温成膜。
然而，若在不足500℃的低温下通过CVD进行TiN膜的成膜，则不能充分除去Cl，存在有电阻值变高的问题。
作为能够进行这种低温成膜的技术，在专利文献1中提出以下技术：交替地反复进行供给作为原料气体的TiCl4气体和作为还原气体的NH3气体这两者而进行膜形成的工序、和仅供给作为还原气体的NH3 气体而进行还原反应的还原工序，从而能够进行450℃左右的低温成膜(专利文献1)。通过使用该技术，能够得到Cl的残留少的优质的膜。
但是，最近对TiN膜等要求的品质日益严格，在外观上哪怕仅有很小的异常生长等异常部分，也被判断为不良，而即使通过上述专利文献1中记载的技术，也不能在不足500℃，例如450℃下完全消除异常生长。此外，最近要求不足450℃，例如400℃的更低温的成膜，采用上述专利文献1中公开的技术，在这种低温成膜中比电阻值增大，完全不能够应对。
专利文献1：日本专利特开2003-77864号公报
发明内容
本发明的目的在于提供一种成膜方法，在CVD法中，即使在不足500℃，甚至不足450℃的低成膜温度下，也能够进行无异常生长的优质的金属氮化膜的成膜。
此外，本发明的另一目的在于提供一种用于执行这种方法的计算机可读取的存储介质。
根据本发明的第一方面，提供一种成膜方法，该成膜方法包括：第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体，通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在上述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，其中，上述第一阶段在上述金属化合物气体以不在局部发生金属氮化膜堆积的方式被均匀还原的条件下实施。
根据本发明的第二方面，提供一种成膜方法，该成膜方法包括：第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金 属化合物气体和含氮还原气体，通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在上述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，其中，上述第一阶段和上述第二阶段都将由供给上述金属化合物气体和含氮还原气体的第一步骤和停止上述金属化合物气体而供给上述含氮还原气体的第二步骤构成的循环反复进行一个循环以上。
根据本发明的第三方面，提供一种计算机可读取的存储介质，其存储有在计算机上进行动作的控制程序，上述控制程序在执行时控制成膜装置，使其执行以下成膜方法，该成膜方法包括：第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体，通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在上述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，其中，上述第一阶段在上述金属化合物气体以不在局部发生金属氮化膜堆积的方式被均匀还原的条件下实施。
根据本发明的第四方面，提供一种计算机可读取的存储介质，其存储有在计算机上进行动作的控制程序，上述控制程序在执行时控制成膜装置，使其执行以下成膜方法，该成膜方法包括：第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体，通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在上述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，其中，上述第一阶段和上述第二阶段都将由供给上述金属化合物气体和含氮还原气体的第一步骤和停止上述金属化合物气体而供给上述含氮还原气体的第二步骤构成的循环反复进行一个循环以上。
在上述第一方面中，上述第一阶段能够将由供给上述金属化合物气体和含氮还原气体的第一步骤和停止上述金属化合物气体而供给上述含氮还原气体第二步骤构成的循环反复进行一个循环以上。在该情 况下，在上述第一阶段中，上述第二步骤的含氮还原气体的流量为上述第一步骤的含氮还原气体的流量以上。
上述金属氮化膜能够例举TiN膜。在该情况下，上述金属化合物气体能够适合使用TiCl4气体，上述含氮还原气体能够适合使用NH3 气体。在使用这些气体时，在上述第一阶段中，优选上述第二步骤的NH3气体的流量为上述第一步骤的NH3气体的流量以上。在该情况下，上述第二步骤的NH3气体的流量优选为500mL/min以上。供给NH3气体的上述第二步骤的时间优选为2秒以上。
上述第一方面在成膜时的被处理基板的温度不足500℃的情况下有效，特别是在不足450℃的情况下有效。此外，上述第二阶段优选将由供给上述金属化合物气体和含氮还原气体的第一步骤和停止上述金属化合物气体而供给上述含氮还原气体第二步骤构成的循环反复进行一个循环以上。此外，上述第一阶段也可以将由供给上述金属化合物气体的第三步骤和供给含氮还原气体的第四步骤构成的循环反复进行一个循环以上。
在上述第二方面中，上述第一步骤的条件和上述第二步骤的条件在上述第一阶段和上述第二阶段中能够相同。此外，上述第一阶段的第一步骤的时间可以比上述第二阶段的第一步骤短，上述第一阶段的第二步骤的时间可以比上述第二阶段的第二步骤长。在该情况下，优选上述第二步骤的含氮还原气体的流量比上述第一步骤的含氮还原气体的流量大。
此外，在上述第一方面和第二方面中的任意一个方面中，上述金属氮化膜能够例举TiN膜。在该情况下，上述金属化合物气体能够适合使用TiCl4气体，上述含氮还原气体能够适合使用NH3气体。在使用这些气体时，优选上述第二步骤的NH3气体的流量为上述第一步骤的NH3气体的流量以上。在该情况下，上述第二步骤的NH3气体的流量优选为500mL/min以上。供给NH3气体的上述第二步骤的时间优选为2秒以上。
上述第二方面在成膜时的被处理基板的温度不足500℃的情况下有效，特别是在不足450℃的情况下有效。在该情况下，由上述第一步骤和上述第二步骤构成的循环的条件优选设定为，在上述第二阶段中， 每一个循环形成1.0nm以下的厚度。
根据本发明，在成膜初期的第一阶段中，并不是像现有技术一样仅仅设置孕育时间(incubation time)，而是在上述金属化合物气体以不在局部发生金属氮化膜堆积的方式被均匀还原的条件下，实施上述第一阶段，因此，即使成膜速度缓慢的成膜初期的第一阶段长，为不足500℃的低温成膜，也能够成膜为无异常生长的优质的金属氮化膜。具体而言，第一阶段将由供给上述金属化合物气体和含氮还原气体的第一步骤和停止上述金属化合物气体而供给上述含氮还原气体的第二步骤构成的循环反复进行一个循环以上，由此能够充分还原金属化合物气体，以不在局部发生金属氮化膜堆积的方式均匀地进行还原，从而使成膜为无异常生长的优质的金属氮化膜成为可能。
附图说明
图1是表示实施本发明的成膜方法的成膜装置的一个例子的概略结构图。
图2是表示用于说明施加现有的附加时间(孕育时间)的顺序的图。
图3是表示施加现有的孕育时间的顺序时的总成膜时间与膜厚的关系的图。
图4是用于说明在成膜温度为400℃时设置孕育时间的情况下的第一阶段的成膜状态的模型图。
图5是表示本发明的成膜方法的顺序的一个例子的概略示意图。
图6是用于说明在成膜温度为400℃时采用图5的顺序的情况下的第一阶段的成膜状态的模型图。
图7是表示本发明的成膜方法的一个实施方式的气体供给顺序的时间流程图。
图8是在成膜温度(晶片温度)为400℃，横轴取每一个循环的NH3的滞后送气时间(post flow time)，纵轴取TiN膜的电阻值和处理能力时，表示它们的关系的图。
图9A是表示在NH3滞后送气为5sec的情况下的TiN膜的表面状态的扫描电子显微镜(SEM)照片。
图9B是表示在NH3滞后送气为10sec的情况下的TiN膜的表面状态的扫描电子显微镜(SEM)照片。
图10是表示在成膜温度(晶片温度)为400℃时的用于TiN膜成膜的实际顺序例的时间流程图。
图11是表示以图10的顺序成膜的TiN膜的截面的透射显微镜(TEM)照片。
图12是表示以将图10的顺序的第一阶段更改为23sec的孕育时间的顺序成膜的TiN膜的截面的透射显微镜(TEM)照片。
图13是表示将以本发明的成膜方法成膜的TiN薄膜用于DRAM等的电容器构造的例子的截面图。
图14是表示将以本发明的成膜方法成膜的TiN薄膜用于DRAM等的电容器构造的另一例子的截面图。
图15是表示将以本发明的成膜方法成膜的TiN薄膜用于DRAM等的电容器构造的再一个例子的截面图。
图16是表示将以本发明的成膜方法成膜的TiN薄膜用于金属配线层的接触部的例子的截面图。
具体实施方式
以下，参照附图，对本发明的实施方式进行具体地说明。
在以下的说明中，对使用TiCl4气体作为金属化合物气体，使用NH3气体作为含氮还原气体，以热CVD进行氮化钛(TiN)薄膜的成膜的情况进行说明。
图1是表示实施本发明的成膜方法的成膜装置的一个例子的概略结构图。
成膜装置100具有密闭构成的大致圆筒状的腔室1，其中配置有用于水平地支撑作为被处理体的晶片W的基座2，该基座2为通过设置在其中央下部的圆筒状的支撑构件3支撑的状态。该基座2由AlN等陶瓷构成，其外缘部设置有用于对晶片W进行导向的导向环4。此外，在基座2中埋入有加热器5，该加热器5通过从加热器电源6进行供电而将作为被处理基板的晶片W加热至规定的温度。而且，在座2中，还在加热器5之上埋设有作为发挥下部电极作用的电极8。
在腔室1的侧面部开口有搬入搬出口21，该搬入搬出口21的结构为，通过闸阀22，由未图示的晶片搬送装置在外部的未图示的真空状态的晶片搬送室与基座2之间进行晶片W的搬入搬出。
基座2的晶片W的载置区域中，贯通设置有在与未图示的上述晶片搬送装置之间进行晶片W的交接时，用于使该晶片W升降的多个升降销39，这些升降销39通过驱动臂40由升降机构41升降驱动。
在腔室1的底部设置有排气室36，该排气室36通过排气管37与排气装置38连接，能够均匀地将腔室1的内部排气至需要的真空度。
在腔室1的顶壁1a中设置有喷头10，该喷头10由上段块体10a、中段块体10b、下段块体10c构成。
在下段块体10c中交替地形成有喷出气体的喷出孔17和18。在上段块体10a的上面形成有第一气体导入口11和第二气体导入口12。在上段块体10a之中，从第一气体导入口11分支成大量的气体通路13。在中段块体10b中形成有气体通路15，上述气体通路13通过水平延伸的连通路13a与这些气体通路15连通。该气体通路15再与下段块体10c的喷出孔17连通。此外，在上段块体10a之中，从第二气体导入口12分支成大量的气体通路14。在中段块体10b中形成有气体通路16，上述气体通路14与这些气体通路16连通。该气体通路16再与中段块体10b内水平延伸的连通路16a连接，该连通路16a与下段块体10c的大量的喷出孔18连通。并且，上述第一和第二气体导入口11、12分别与后述的气体供给机构60连接。
气体供给机构60包括：供给作为清洁气体的ClF3气体的ClF3气体供给源61、供给作为含Ti气体的TiCl4气体的TiCl4气体供给源62、供给N2气体的第一N2气体供给源63、供给作为氮化气体的NH3气体的NH3气体供给源64、和供给N2气体的第二N2气体供给源65。而且，ClF3气体供给源61与ClF3气体供给管路66、TiCl4气体供给源62与TiCl4气体供给管路67、第一N2气体供给源63与第一N2气体供给管路68、NH3气体供给源64与NH3气体供给管路69、第二N2气体供给源65与第二N2气体供给管路70分别连接。此外，还包括未图示的Ar气体供给源。而且，各气体供给管路上设置有质量流量控制器72和夹着质量流量控制器72的两个阀71。
喷头10的第一气体导入口11连接有从TiCl4气体供给源62延伸的TiCl4气体供给管路67，该TiCl4气体供给管路67上连接有从ClF3 气体供给源61延伸的ClF3气体供给管路66和从第一N2气体供给源63延伸的第一N2气体供给管路68。此外，第二气体导入口12连接有从NH3气体供给源64延伸的NH3气体供给管路69，该NH3气体供给管路69连接有从第二N2气体供给源65延伸的第二N2气体供给管路70。
因此，在处理时，来自TiCl4气体供给源62的TiCl4气体与来自第一N2气体供给源63的N2气体一起通过TiCl4气体供给管路67从喷头10的第一气体导入口11到达喷头10内，经气体通路13、15从喷出孔17向腔室1内喷出，另一方面，来自NH3气体供给源64的作为含氮还原气体的NH3气体与来自第二N2气体供给源65的N2气体一起通过NH3气体供给管路69从喷头10的第二气体导入口12到达喷头10内，经气体通路14、16从喷出孔18向腔室1内喷出。
即，喷头10是将TiCl4气体和NH3气体完全独立地向腔室1内供给的后混合型(post-mix type)，它们在喷出后被混合，因热能而发生反应。
成膜装置100的各结构部与处理控制器80连接而被控制。处理控制器80连接有用户接口81，该用户接口81由用于工序管理者管理成膜装置100而进行指令的输入操作等的键盘、和将成膜装置100的工作状况可视化显示的显示器等构成。
此外，处理控制器80连接有存储部82，该存储部82存储有用于通过处理控制器80的控制实现成膜装置100执行的各种处理的控制程序、和用于根据处理条件在等离子体蚀刻装置的各结构部中执行处理的程序即方案。方案可以存储在硬盘或半导体存储器中，也可以以存储在CDROM、DVD等可移动性存储介质中的状态设置在存储部82的规定位置。而且，也可以从其他装置，例如通过专用线路适宜地进行方案传送。
这样，根据需要，通过来自用户接口81的指示等从存储部82调出任意的方案，使处理控制器80执行，由此在处理控制器80的控制下，在成膜装置100中进行需要的处理。
下面，对使用如上构成的装置的本发明的一个实施方式的成膜方法进行说明。
首先，通过排气装置38使腔室1内为真空状态，从第一N2气体供给源63和第二N2气体供给源65将N2气体通过喷头10导入腔室1内，同时通过加热器5对腔室1内进行预备加热。在温度稳定的时刻，从第一N2气体供给源63、NH3气体供给源64和TiCl4气体供给源62分别将N2气体、NH3气体、TiCl4气体通过喷头10以规定的流量导入，在将腔室内压力维持在规定值的同时，将TiCl4气体通过提前送气(Pre-flow)管路(未图示)进行排气，使流量稳定化，通过加热器5进行的加热在腔室1内壁、基座2、导向环4和喷头10等的腔室内构件表面预涂(precoat)TiN膜。
在预涂处理结束后，停止NH3气体和TiCl4气体，从第一和第二N2气体供给源63和65将N2气体作为吹扫气体供给腔室1内，进行腔室1内的吹扫，其后，根据需要，流动N2气体和NH3气体，对预涂的TiN薄膜的表面进行氮化处理，使预涂膜稳定化。
其后，通过排气装置38对腔室1内急剧地进行真空排气，使其为真空状态，打开闸阀22，通过搬入搬出口21将晶片W搬入腔室1内。然后，向腔室1内供给N2气体，对晶片W进行预备加热。在晶片的温度大致稳定在成膜温度的时刻，开始TiN膜的成膜。
在TiN膜的成膜中，在加热环境下以作为还原气体兼氮化气体的NH3气体将作为原料气体的TiCl4气体还原、氮化，在基底上堆积TiN，此时，存在成膜初期的TiN的堆积速度极为缓慢的第一阶段和其后的TiN膜的堆积稳定进行的第二阶段。
之所以像这样在成膜初期存在TiN的堆积速度缓慢的阶段，是由于在初期，TiCl4气体和NH3气体对基底上的吸附反应占支配地位，此时的吸附力弱，一部分发生脱离，因此在供给的气体中只有一部分对膜的形成有贡献。
如上述专利文献1中的记载，在交替地反复进行供给TiCl4气体和NH3气体两者的膜形成工序和仅供给NH3气体的还原工序，进行TiN膜的低温成膜的情况下，在实际的处理中，由于按照每一个循环堆积的膜厚为一定的方式对膜形成工序的时间进行设定，所以需要使成膜 速度缓慢的第一阶段所对应的最初的膜形成工序这一部分的时间较长。即，如图2所示，在最初的膜形成工序中，相对于第二阶段的膜形成工序的时间a，需要加上规定的附加时间(孕育时间)b。
成膜温度越降低，上述孕育时间越长，例如，使TiCl4气体和NH3 气体的流量等量为30mL/min，在第二阶段的稳定状态下，一次膜形成工序为4sec，一个循环在SiO2基底上堆积0.5nm厚度的TiN膜，在上述条件下，在最初的膜形成工序中用于形成0.5nm的第一层膜需要的孕育时间在成膜温度为600℃时为3.2sec，550℃时为4.2sec，500℃时为7.5sec，在450℃时长至10.5sec，进而在400℃时为如图3所示的极长的23sec。所以，在这种最初的膜形成工序中，在形成0.5nm的第一层膜的期间，其成膜速度极为缓慢。
根据本发明的发明人的实验结果，已经确认在第一阶段加上孕育时间的情况下，在成膜温度(晶片温度)不足500℃时，即使增加循环数也仍然残存有异常生长。由此，本发明的发明人推定，在不足500℃，特别是在不足450℃进行成膜时，TiN膜在成膜时发生异常生长是上述的孕育时间过长所引起的。
即，如图4的模型所示，在孕育时间中，若等量流动TiCl4气体和NH3气体，虽然最初NH3和TiCl4到达基底上，但是在TiCl4到达的部分不一定存在NH3。因此，因TiCl4到达存在有NH3的部分而在基底上堆积TiN，但是在TiCl4吸附的部分不存在NH3的情况下，由于TiCl4 的吸附力弱，容易脱离，所以在这部分难以堆积TiN。由于在这种状态下持续供给TiCl4气体和NH3气体，因而在基底上堆积有TiN的部分连续不断地堆积TiN，急剧地生长，但在未堆积TiN的部分，TiN的堆积极为缓慢。这样，由于在孕育时间中存在有局部生长的部分，所以在成膜过程中会发生异常生长。这意味着由于在成膜初期的第一阶段中未向基底的整个面上充分供给作为还原气体的NH3气体，所以还原反应在局部发生。
因此，在本实施方式中，在成膜初期的第一阶段中，相对于TiCl4 气体充分地供给NH3气体，使得在基底整个面上均匀地生成TiN。作为实现该目的方法，可以例举如下方法：如图5所示，在成膜初期的第一阶段中，与第二阶段相同，交替地进行供给TiCl4气体和NH3气体 这两者的工序和仅供给NH3气体的工序，来代替设置孕育时间。由此能够格外地提高NH3气体的还原作用，形成无异常生长的良好膜质的TiN膜。
使用图6的模型对此进行具体地说明。若在最初流动TiCl4气体和NH3气体，则NH3和TiCl4到达基底上，因TiCl4到达存在有NH3的部分而在基底上堆积TiN，吸附在基底上的未反应的TiCl4也通过接下来的NH3气体的滞后送气而被还原，成为TiN堆积在基底上。即，将TiCl4 气体和NH3气体短时间流过以后，通过进行NH3气体的滞后送气，能够将TiCl4充分地还原、氮化，而不会发生TiN在局部堆积。这样，通过反复进行流动TiCl4气体和NH3气体的工序和进行NH3气体的滞后送气的工序，均匀地堆积TiN。因而在接下来的第二阶段中也均匀地堆积TiN，即使不足500℃，例如在400℃的低温成膜中也能够得到无异常生长的良好膜质的TiN膜。
在该情况下，从更充分地对TiCl4进行还原、氮化的观点来考虑，优选滞后送气时的NH3气体的流量大于膜形成时的NH3气体的流量。
下面，对本实施方式的成膜条件进行详细地说明。
在本实施方式中，在成膜初期的第一阶段和接下来的第二阶段的两阶段，通过交替的送气进行TiN成膜。即，如图7的时间流程图所示，最初，进行第一步骤，该步骤使来自第一和第二N2气体供给源63、65的N2气体运载来自TiCl4气体供给源62、NH3气体供给源64的TiCl4 气体、NH3气体，供给腔室1内，通过热CVD堆积TiN；接着，停止TiCl4气体、NH3气体，将N2气体导入腔室1内，对腔室1内进行吹扫；其后进行第二步骤，该步骤使来自第二N2气体供给源65的N2气体运载来自NH3气体供给源64的NH3气体，供给腔室1内，进行滞后送气。接着，停止NH3气体，从未图示的吹扫气体管路将N2气体作为吹扫气体导入腔室1内，进行腔室1内的吹扫。
将以上的工序作为一个循环，反复进行多个循环，进行第一阶段和第二阶段的成膜。此时的循环数因成膜温度的不同而不同，第一阶段和第二阶段分别反复一个循环以上，例如合计12～36次左右。其中，第一阶段和第二阶段既可以以相同的条件实施，也可以使条件不同。从提高第一阶段中的还原力的观点来考虑，优选第一阶段的第一步骤 的时间比第二阶段的第一步骤的时间短，或者第一阶段的第二步骤的时间比第二阶段的第二步骤的时间长。
通过这样反复进行以上的工序，在晶片W上进行目的厚度的TiN膜的成膜。该TiN膜的厚度为例如5～100nm，优选为10～50nm。
其中，在进行TiN膜的成膜之前，也可以导入含有氮原子或氢原子的气体，使绝缘膜表面轻度氮化。
关于各气体的供给流量，TiCl4气体可以例举为5～100mL/min。此外，NH3气体可以例举在第一步骤的膜形成时为5～100mL/min，在第二步骤的滞后送气时为30mL/min以上。此外，吹扫用的N2气体可以例举为50～5000mL/min，优选为50～1000mL/min。如上所述，为了至少在第一阶段中更充分地将TiCl4还原、氮化，优选滞后送气时的NH3气体的流量比膜形成时的流量大。作为滞后送气时的具体流量，优选为500mL/min以上，更优选为5000mL/min以上。当然，在第二阶段中也优选这样的条件。膜生成时的腔室内的压力可以例举为20～800Pa，NH3气体滞后送气时的腔室内的压力可以例举为20～1000Pa。
在TiN膜的成膜时，图7所示的第一步骤的膜形成的时间可以例举为2～8sec，其后的吹扫时间可以例举为0.5～20sec，第二步骤的NH3 气体滞后送气的时间可以例举为0.5～20sec，其后的吹扫时间可以例举为0.5～20sec。在不足500℃的低温成膜的情况下，优选NH3气体滞后送气的时间为2sec以上。图8是成膜温度(晶片温度)为400℃，在每一个循环相当于0.5nm的条件下，且第一阶段和第二阶段合计为36个循环所进行的16nm的TiN膜的成膜的情况，使TiCl4气体流量为30mL/min，使NH3气体的流量在膜形成时为30mL/min，在滞后送气时为5000mL/min，横轴取每一个循环的NH3气体滞后送气的时间，纵轴取TiN膜的电阻值和处理能力，此时表示它们的关系的图。如该图所示可知，在滞后送气为5sec的情况下，Cl浓度高至4.6％而还原不充分，因此电阻值高，如图9A所示的其表面状态，发生异常生长，若滞后送气变为7sec，则电阻值下降，在10sec的情况下，则如图9B中所示的其表面状态，变为良好的表面形态。因此，当采用这样的条件时，优选为7sec以上。但是，若滞后送气的时间变长，则处理能力下降，所以优选在不发生异常生长的范围中选择适当的时间，以获得适当的 处理能力。
在TiN膜的成膜的第二阶段中，一个循环的优选膜厚根据成膜温度而变化，若成膜温度不足500℃，一个循环的膜厚优选为1.0nm以下。例如，在400℃时，一个循环的膜厚优选为0.5nm以下。在第一阶段中也优选采用与第二阶段的膜厚相当的条件。
这样，通过第一阶段和第二阶段，将供给TiCl4气体和NH3气体这两者的膜形成工序和仅供给NH3气体的滞后送气工序交替地进行规定的循环，由此能够形成规定厚度的TiN膜。
另外，上述NH3气体的滞后送气的条件也依赖于每一个循环的膜厚。即，若每一个循环的膜厚较薄，则NH3气体的滞后送气的时间可以短，若使NH3气体的滞后送气的时间长，则每一个循环的膜厚可以厚。
具体而言，在400℃的成膜中，在使滞后送气的NH3气体流量为5000mL/min的情况下，每一个循环的膜厚为0.33nm时，滞后送气时间为4.5sec以上；若为0.40nm时，则为5.5sec以上；若为0.5nm时，则为7.0sec以上；若为0.57nm时，则为8.0sec以上；若为0.67nm时，则为11.0sec。
接着，对用于成膜温度(晶片温度)为400℃时的TiN膜成膜的实际顺序例进行说明。图10是表示其顺序的图。首先，用N2气体进行腔室的吹扫。吹扫以如下两个阶段进行：最初，将N2气体以总计例如1100mL/min左右流动的吹扫(1)，和其后将N2气体流量降至例如200mL/min左右的吹扫(2)，例如各进行0.5sec，合计1sec。其后，使腔室内压力上升至膜形成时的压力，例如260Pa，进行例如1.5sec的稳定化。其后，在维持该压力的状态下，将TiCl4气体以例如30mL/min的流量流动，进行例如0.5sec的TiCl4气体的提前送气，接着在维持TiCl4的流量的状态下，将NH3气体以例如30mL/min流动，进行例如4sec的膜形成(沉积)。其后，在维持TiCl4气体流量的状态下，停止NH3气体，通过排气使压力下降，进行例如0.5sec的TiCl4气体的滞后送气。其后，用N2气体进行吹扫。吹扫以如下两个阶段进行：将N2 气体以总计例如200mL/min左右流动的吹扫(3)，和其后使N2气体流量上升至例如1100mL/min左右的吹扫(4)，例如各进行0.5sec，合计 1sec。其后，在维持N2气体的流量的状态下，进行NH3气体的滞后送气。NH3气体的滞后送气以如下两个阶段进行：将NH3气体以例如5000mL/min流动，将压力维持在例如260Pa的NH3滞后送气(1)，和在维持气体流量的状态下，通过排气使压力下降的NH3滞后送气(2)，NH3滞后送气(1)进行例如10sec，NH3滞后送气(2)进行例如0.5sec。
将以上的循环与现有的孕育时间对应，作为第一阶段的成膜为4个循环，作为第二阶段的成膜为32个循环，实施合计36个循环，由此能够得到厚度为16nm的无异常生长的良好膜质的TiN膜。在该情况下，每一个循环成膜0.5nm的厚度。
实际上以这样的条件形成的TiN膜的透射显微镜(TEM)照片表示在图11中。如该图所示，可知TiN的表面光滑。与此相对，在图12中表示取代上述顺序的最初四个循环，使TiCl4气体和NH3气体的流量为30mL/min，设置23sec的孕育时间而成膜的TiN膜的透射显微镜照片，可知由于异常生长而导致表面状态恶化。
在以上这种TiN成膜工序结束后，可以进行氮化(nitride)处理。停止NH3气体和TiCl4气体，将N2气体作为吹扫气体，优选分别以0.5～10L/min的流量流动，进行腔室1内的吹扫，其后，可以流动N2气体和NH3气体，对晶片W上成膜的TiN薄膜的表面进行氮化处理。此时的N2气体的供给可以从第一和第二的N2气体供给源63和65的任意一个或者从两方进行供给。
这样，在本实施方式中，在成膜速度缓慢的成膜初期的第一阶段中，取代设置现有的这种孕育时间，即使在第一阶段中也交替地进行与稳定状态相同的供给TiCl4气体和NH3气体这两者的膜形成工序和仅供给NH3气体的滞后送气工序，由此能够在以现有技术不能够充分改善膜的表面状态的不足500℃，特别是不足450℃，例如在400℃的成膜温度(晶片温度)中进行无异常生长的良好的TiN膜的成膜。
因此，适合于在用作DRAM存储器部的电容器栅极材料的Ta2O5、HfO2、HfSiO、PZT、BST、RuO2、ReO2等高介电常数材料这种热不稳定性的基底上形成TiN膜作为上部电极的情况，以及在耐热性低的NiSi膜上形成TiN膜作为势垒材料的情况。
另外，也可以在不足500℃的低温下进行上述这种成膜，达到整体 的TiN薄膜的中间厚度，在成膜至对基底不造成影响的厚度后，连续地进行在温度500℃以上的通常的连续CVD-TiN成膜(连续成膜)，或执行图7的循环而进行成膜。由此能够使处理能力提高。在该情况下，最初的成膜工序形成的TiN膜的膜厚为例如5～50nm，接下来的成膜工序形成的TiN膜的膜厚为例如5～95nm。
接下来，参照图13对将由本发明形成的TiN薄膜用于DRAM等电容器构造的例子进行说明。在该图13的例子中，Si基板120的杂质扩散区域120a连接有通过使表面凹凸来实现大表面积(即电容器的大的电荷蓄积量)的HSG(hemispherical grained：半球形晶粒)多结晶硅构成的下部电极层121，该下部电极层121的上部通过实施RTN(Rapid Thermal Nitrization：快速热氮化)处理而形成有极薄的SiN势垒层122，其上形成有由Ta2O5构成的电介质层123，在其上还以高覆盖度形成有包含电介质层123的凹部内的上部电极层124，该上部电极层124由以本发明的成膜方法形成的TiN薄膜构成。而且，在上部电极层124上形成有金属配线层(未图示)。
由TiN薄膜构成的上部电极层124在成膜时，作为基底的由Ta2O5 构成的电介质层123因热不稳定性而容易受到损害，但是在本发明中，由于构成上部电极层124的TiN膜在成膜时能够进行不足450℃的低温成膜，所以由热敏感的Ta2O5构成的绝缘层123不会受到损害，因而能够维持良好的电容，提高电容器部乃至整个存储器元件的成品率。
接下来，参照图14，对将本发明的TiN薄膜用于DRAM等的电容器构造的另一例子进行说明。在该图14的例子中，在Si基板的杂质扩散区域(未图示)上形成有为了能够实现大的表面积(即电容器的大的电荷蓄积量)而由高纵横(aspect)比的呈翼状的多结晶硅构成的下部电极121’。该翼状的下部电极121’的纵横比为12以上，优选为15～100。该下部电极层121的上部通过实施RTN(Rapid ThermalNitrization：快速热氮化)处理形成有极薄的SiN势垒层122’，其上形成有由Ta2O5构成的电介质层123’，其上还以高覆盖度形成有包含电介质层123’的凹部内的上部电极层124’，该上部电极层124’由以本发明的成膜方法形成的TiN薄膜构成。而且，上部电极层124’上形成有金属配线层(未图示)。
在该构造的情况下，由于构成上部电极层124’的TiN膜在成膜时能够进行不足500℃的低温成膜，所以由热敏感的Ta2O5构成的电介质层123’不会受到损害，因而也能够维持良好的电容，提高电容器部乃至整个存储器元件的成品率。
接下来，参照图15，对将本发明的TiN薄膜用于DRAM等的电容器构造的再一个例子进行说明。在该图15的例子中，Si基板130的杂质扩散区域130a连接有由无定形Si构成的下部电极层131，在该下部电极层131上，隔着对硅实施RTN(Rapid Thermal Nitrization：快速热氮化)处理而形成的SiN势垒层132，形成有由Ta2O5构成的电介质层133，其上还形成有由通过本发明的方法低温成膜的TiN膜构成的上部电极层134。而且，上部电极层134上形成有金属配线层(未图示)。
在该构造的情况下，由于构成上部电极层134的TiN膜在成膜时能够进行不足450℃的低温成膜，所以由热敏感的Ta2O5构成的电介质层133不会受到损害，因而也能够维持良好的电容，提高电容器部乃至整个存储器元件的成品率。
接下来，参照图16，对将由本发明的成膜方法成膜的TiN薄膜用于金属配线层的接触部的例子进行说明。在该图16的例子中，在Si基板上形成的配线层等的NiSi膜140上形成有层间绝缘膜141，在层间绝缘膜141中形成有到达NiSi膜140的接触孔142。在层间绝缘膜141和接触孔142上形成有Ti薄膜143，在Ti薄膜143与NiSi膜140的接合部中，来自Ti薄膜143侧的Ti和来自NiSi膜140侧的Si相互扩散在一起而形成有TiSi部140a。在Ti薄膜143上叠层有以本发明的方法低温成膜的TiN薄膜144。
作为TiN薄膜144的基底的NiSi膜140的耐热性低，对热敏感，但是由于在本发明中以不足500℃的低温形成TiN薄膜144，所以NiSi膜140不会受到热损害，因而能够形成良好的接触。
在该TiN薄膜144上形成有由例如Cu或W构成的金属配线层146。该金属配线层146也填充在接触孔142内，NiSi膜140与金属配线层146隔着TiSi部140a被导通。如上所述，由于能够在维持TiSi部140a的低电阻值的同时形成TiN薄膜144，所以隔着TiSi部140a的金属配线层146与NiSi膜140实现良好的电的导通。另外，也能够适用于基 底为CoSi2膜的情况。
另外，本发明不限于上述实施方式，能够有各种变形。例如，在上述实施方式中，在成膜速度缓慢的成膜初期的第一阶段中，取代设置现有的这种孕育时间，交替地进行供给TiCl4气体和NH3气体这两者的膜形成工序和仅供给NH3气体的滞后送气工序，但是只要是能够以不发生局部生长的方式对TiCl4进行还原，则不限于此。例如，也可以在成膜初期的第一阶段中，单纯使作为还原气体的NH3气体增加至规定量。此外，从在第一阶段中更加强化还原性的观点来考虑，也可以采用交替地进行流动TiCl4气体的工序和流动NH3气体的工序的ALD方法。
此外，在上述实施方式中，在第二阶段中，交替地进行供给TiCl4 气体和NH3气体这两者的膜形成工序和仅供给NH3气体的滞后送气工序，但也并非限定于此。
再者，在上述实施方式中，使用TiCl4作为含有Ti的化合物气体，但是也可以使用例如有机Ti化合物等其他气体。此外，使用NH3作为含氮还原气体，但是也可以使用MMH等其他气体。再者，在上述实施方式中，表示的是适用于TiN的成膜的情况，但是也能够适用于TaN或WN等其他金属氮化膜。
此外，只要不脱离本发明的范围，对上述实施方式的构成要素进行适当的组合，或者将上述实施方式的构成要素去除一部分，也都属于本发明的范围内。
工业实用性
由于本发明的成膜方法能够在低温下进行TiN膜等金属氮化膜的成膜，所以适合于在DRAM等的电容器构造中的电极、金属配线层的接触部等中，基底的热稳定性和耐热性差的情况。

Claims (21)

1.一种成膜方法，其特征在于，包括：
第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体并通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和
第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在所述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，
所述第一阶段将由供给所述金属化合物气体和含氮还原气体的第一步骤和停止所述金属化合物气体而供给所述含氮还原气体的第二步骤构成的循环反复进行一个循环以上，
所述第一阶段中的所述第二步骤的含氮还原气体的流量为所述第一步骤的含氮还原气体的流量以上。
2.如权利要求1所述的成膜方法，其特征在于：
所述金属氮化膜为TiN膜。
3.如权利要求2所述的成膜方法，其特征在于：
所述金属化合物气体为TiCl4气体，所述含氮还原气体为NH3气体。
4.如权利要求3所述的成膜方法，其特征在于：
所述第一阶段中的所述第二步骤的NH3气体的流量比所述第一步骤的NH3气体的流量大。
5.如权利要求4所述的成膜方法，其特征在于：
所述第二步骤的NH3气体的流量为500mL/min以上。
6.如权利要求3所述的成膜方法，其特征在于：
所述第二步骤的时间为2秒以上。
7.如权利要求1所述的成膜方法，其特征在于：
成膜时的被处理基板的温度不足500℃。
8.如权利要求1所述的成膜方法，其特征在于：
所述第二阶段将由供给所述金属化合物气体和含氮还原气体的第一步骤和停止所述金属化合物气体而供给所述含氮还原气体的第二步骤构成的循环反复进行一个循环以上。
9.一种成膜方法，其特征在于，包括：
第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体并通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和
第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在所述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，
所述第一阶段将由供给所述金属化合物气体的第三步骤和供给含氮还原气体的第四步骤构成的循环反复进行一个循环以上。
10.如权利要求9所述的成膜方法，其特征在于：
所述第二阶段将由供给所述金属化合物气体和含氮还原气体的第一步骤和停止所述金属化合物气体而供给所述含氮还原气体的第二步骤构成的循环反复进行一个循环以上。
11.一种成膜方法，其特征在于，包括：
第一阶段，该第一阶段包括向被加热至成膜温度的被处理基板供给金属化合物气体和含氮还原气体并通过CVD使金属氮化膜直接堆积在被处理基板上的期间；和
第二阶段，该第二阶段同样地供给金属化合物气体和含氮还原气体，通过CVD在所述第一阶段堆积的初期的金属氮化膜上进一步堆积金属氮化膜，使其达到规定的膜厚，
所述第一阶段和所述第二阶段都将由供给所述金属化合物气体和含氮还原气体的第一步骤和停止所述金属化合物气体而供给所述含氮还原气体的第二步骤构成的循环反复进行一个循环以上，
所述第二步骤的含氮还原气体的流量为所述第一步骤的含氮还原气体的流量以上。
12.如权利要求11所述的成膜方法，其特征在于：
所述第一步骤的条件和所述第二步骤的条件在所述第一阶段和所述第二阶段中相同。
13.如权利要求11所述的成膜方法，其特征在于：
所述第一阶段的第一步骤的时间比所述第二阶段的第一步骤的时间短。
14.如权利要求11所述的成膜方法，其特征在于：
所述第一阶段的第二步骤的时间比所述第二阶段的第二步骤的时间长。
15.如权利要求11所述的成膜方法，其特征在于：
所述金属氮化膜为TiN膜。
16.如权利要求15所述的成膜方法，其特征在于：
所述金属化合物气体为TiCl4气体，所述含氮还原气体为NH3气体。
17.如权利要求16所述的成膜方法，其特征在于：
所述第二步骤的NH3气体的流量为所述第一步骤的NH3气体的流量以上。
18.如权利要求17所述的成膜方法，其特征在于：
所述第二步骤的NH3气体的流量为500mL/min以上。
19.如权利要求11所述的成膜方法，其特征在于：
所述第二步骤的时间为2秒以上。
20.如权利要求11所述的成膜方法，其特征在于：
成膜时的被处理基板的温度不足500℃。
21.如权利要求20所述的成膜方法，其特征在于：
由所述第一步骤和所述第二步骤构成的循环的条件设定为，在所述第二阶段中，每一个循环形成1nm以下的厚度。
CN200680017839XA 2005-05-23 2006-05-18 成膜方法 Active CN101253603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP150186/2005 2005-05-23
JP2005150186A JP4947922B2 (ja) 2005-05-23 2005-05-23 成膜方法およびコンピュータにより読み取り可能な記憶媒体
PCT/JP2006/309903 WO2006126440A1 (ja) 2005-05-23 2006-05-18 成膜方法およびコンピュータにより読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
CN101253603A CN101253603A (zh) 2008-08-27
CN101253603B true CN101253603B (zh) 2011-08-03

Family

ID=37451865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680017839XA Active CN101253603B (zh) 2005-05-23 2006-05-18 成膜方法

Country Status (7)

Country Link
US (1) US20090104352A1 (zh)
EP (1) EP1892752A4 (zh)
JP (1) JP4947922B2 (zh)
KR (1) KR100963336B1 (zh)
CN (1) CN101253603B (zh)
TW (1) TW200701347A (zh)
WO (1) WO2006126440A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010248624A (ja) * 2009-03-27 2010-11-04 Tokyo Electron Ltd 金属窒化膜の成膜方法および記憶媒体
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2011034995A (ja) * 2009-07-29 2011-02-17 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
JP2011168881A (ja) * 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP6147693B2 (ja) 2014-03-31 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP7182572B2 (ja) * 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197683B1 (en) * 1997-09-29 2001-03-06 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact of semiconductor device using the same
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
JP4923361B2 (ja) 2001-09-04 2012-04-25 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP2004014952A (ja) * 2002-06-10 2004-01-15 Tokyo Electron Ltd 処理装置および処理方法
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP4214795B2 (ja) 2003-02-20 2009-01-28 東京エレクトロン株式会社 成膜方法
JP2004263265A (ja) * 2003-03-03 2004-09-24 Tokyo Electron Ltd 処理装置
TW200526806A (en) * 2004-01-15 2005-08-16 Tokyo Electron Ltd Film-forming method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
US20090104352A1 (en) 2009-04-23
TW200701347A (en) 2007-01-01
CN101253603A (zh) 2008-08-27
EP1892752A4 (en) 2009-09-30
JP4947922B2 (ja) 2012-06-06
WO2006126440A1 (ja) 2006-11-30
KR100963336B1 (ko) 2010-06-14
EP1892752A1 (en) 2008-02-27
KR20080003920A (ko) 2008-01-08
JP2006332139A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
CN101253603B (zh) 成膜方法
US6992022B2 (en) Fabrication method for semiconductor integrated devices
US9472637B2 (en) Semiconductor device having electrode made of high work function material and method of manufacturing the same
US20100190331A1 (en) System for Depositing a Film Onto a Substrate Using a Low Vapor Pressure Gas Precursor
JP2004023043A (ja) 成膜方法、成膜装置、および半導体装置の製造方法
KR100935481B1 (ko) 성막 방법 및 성막 장치
CN100459148C (zh) 半导体装置
US7906393B2 (en) Methods for forming small-scale capacitor structures
CN100477097C (zh) 成膜方法
KR100636037B1 (ko) 티타늄 질화막 형성 방법 및 이를 수행하기 위한 장치
KR19990051335A (ko) 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
JP4559223B2 (ja) 半導体装置の製造方法及び基板処理装置
US7960278B2 (en) Method of film deposition
JP2001345285A (ja) 半導体装置の製造方法及び半導体製造装置
TWI223853B (en) Method of manufacturing a semiconductor device and method of forming a film
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
JP5608350B2 (ja) 選択的なシリサイドの形成方法及び半導体装置
KR20210148279A (ko) 성막 방법, 반도체 장치의 제조 방법, 성막 장치 및 반도체 장치를 제조하는 시스템
JP2021008642A (ja) 基板処理方法及び基板処理装置
KR20010061592A (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant