JP2001345285A - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置Info
- Publication number
- JP2001345285A JP2001345285A JP2001024360A JP2001024360A JP2001345285A JP 2001345285 A JP2001345285 A JP 2001345285A JP 2001024360 A JP2001024360 A JP 2001024360A JP 2001024360 A JP2001024360 A JP 2001024360A JP 2001345285 A JP2001345285 A JP 2001345285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ruthenium
- film forming
- manufacturing
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 89
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract description 36
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 36
- 229910052760 oxygen Inorganic materials 0.000 claims description 36
- 239000001301 oxygen Substances 0.000 claims description 36
- 239000002994 raw material Substances 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 239000011344 liquid material Substances 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 18
- 239000007788 liquid Substances 0.000 description 18
- 230000008021 deposition Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 被覆段差性に優れ、なおかつ低コストで半導
体装置を製造することのできる方法及び装置を提供す
る。 【解決手段】 基板１を収容可能である一つの反応室４
と、基板１上にルテニウム膜または酸化ルテニウム膜を
成膜するための原料ガスを反応室４に供給するガス供給
口５と、原料ガスを反応室４から排気するガス排気口６
とを有する装置を用い、原料ガスをガス供給口５から基
板１に向かって流し、熱ＣＶＤ法により基板１上にルテ
ニウム膜または酸化ルテニウム膜を成膜し、続いて前記
ルテニウム膜または酸化ルテニウム膜を下地として前記
ルテニウム膜または酸化ルテニウム膜の成膜とは異なる
成膜条件で前記ルテニウム膜または酸化ルテニウム膜よ
り厚い膜厚のルテニウム膜または酸化ルテニウム膜を熱
ＣＶＤ法により成膜するようにした。
体装置を製造することのできる方法及び装置を提供す
る。 【解決手段】 基板１を収容可能である一つの反応室４
と、基板１上にルテニウム膜または酸化ルテニウム膜を
成膜するための原料ガスを反応室４に供給するガス供給
口５と、原料ガスを反応室４から排気するガス排気口６
とを有する装置を用い、原料ガスをガス供給口５から基
板１に向かって流し、熱ＣＶＤ法により基板１上にルテ
ニウム膜または酸化ルテニウム膜を成膜し、続いて前記
ルテニウム膜または酸化ルテニウム膜を下地として前記
ルテニウム膜または酸化ルテニウム膜の成膜とは異なる
成膜条件で前記ルテニウム膜または酸化ルテニウム膜よ
り厚い膜厚のルテニウム膜または酸化ルテニウム膜を熱
ＣＶＤ法により成膜するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、基板上にルテニ
ウム膜または酸化ルテニウム膜を形成するための半導体
装置の製造方法及び半導体製造装置に関するものであ
る。
ウム膜または酸化ルテニウム膜を形成するための半導体
装置の製造方法及び半導体製造装置に関するものであ
る。
【０００２】
【従来の技術】次世代のＤＲＡＭ電極の候補であるルテ
ニウム膜の成膜についてはスパッタリングによる成膜が
技術的に確立しており、研究レベルでは多く使用されて
いる。しかし、上記のスパッタリングによる成膜は、被
覆段差性に劣るという欠点があるため、量産プロセスに
は被覆段差性の優れた熱ＣＶＤ法の適用が望まれてお
り、開発が盛んに行われている。熱ＣＶＤ法において、
成膜用の原料は、一般的に有機金属の液体や有機金属の
粉末を溶媒に溶解した溶液の形態であり、これらは気化
器やバブリングにより気化され、基板上に供給される。
なお原料としては、ビスエチルシクロペンタジエニルル
テニウム（Ｒｕ（Ｃ2Ｈ5Ｃ5Ｈ4）2）が例示される。
ニウム膜の成膜についてはスパッタリングによる成膜が
技術的に確立しており、研究レベルでは多く使用されて
いる。しかし、上記のスパッタリングによる成膜は、被
覆段差性に劣るという欠点があるため、量産プロセスに
は被覆段差性の優れた熱ＣＶＤ法の適用が望まれてお
り、開発が盛んに行われている。熱ＣＶＤ法において、
成膜用の原料は、一般的に有機金属の液体や有機金属の
粉末を溶媒に溶解した溶液の形態であり、これらは気化
器やバブリングにより気化され、基板上に供給される。
なお原料としては、ビスエチルシクロペンタジエニルル
テニウム（Ｒｕ（Ｃ2Ｈ5Ｃ5Ｈ4）2）が例示される。
【０００３】
【発明が解決しようとする課題】一般的に、ルテニウム
膜または酸化ルテニウム膜は、シリコン酸化膜、シリコ
ン窒化膜等の層間絶縁膜や、ＴｉＮ、ＴｉＯ2、ＷＮ膜
等のバリアメタルの上部に成膜されている。しかしなが
ら、このような下地膜上では、とくにビスエチルシクロ
ペンタジエニルルテニウムと酸素を原料とし、熱ＣＶＤ
法によりルテニウム膜または酸化ルテニウム膜を成膜し
た場合、堆積遅れが生じるという欠点がある。一方、上
記原料を用いた場合の被覆段差性は、３００℃付近（２
９０〜３３０℃）の成膜温度条件が良好であるが、この
温度では堆積遅れが生じ所望の膜厚を形成するのに時間
がかかるため量産には適さない。また、３３０℃を超え
た高温で成膜を行うと膜形成時間は短縮されるが、逆に
被覆段差性が悪くなる欠点がある。一方、熱ＣＶＤ法に
より基板上にルテニウム膜または酸化ルテニウム膜を成
膜する場合、予め基板上にスパッタリング装置にてルテ
ニウムまたは酸化ルテニウム膜を成膜すれば、３００℃
付近においても堆積遅れが生じないが、２つの反応炉が
必要となり、スループットの低下、設備費の増大が欠点
となる。
膜または酸化ルテニウム膜は、シリコン酸化膜、シリコ
ン窒化膜等の層間絶縁膜や、ＴｉＮ、ＴｉＯ2、ＷＮ膜
等のバリアメタルの上部に成膜されている。しかしなが
ら、このような下地膜上では、とくにビスエチルシクロ
ペンタジエニルルテニウムと酸素を原料とし、熱ＣＶＤ
法によりルテニウム膜または酸化ルテニウム膜を成膜し
た場合、堆積遅れが生じるという欠点がある。一方、上
記原料を用いた場合の被覆段差性は、３００℃付近（２
９０〜３３０℃）の成膜温度条件が良好であるが、この
温度では堆積遅れが生じ所望の膜厚を形成するのに時間
がかかるため量産には適さない。また、３３０℃を超え
た高温で成膜を行うと膜形成時間は短縮されるが、逆に
被覆段差性が悪くなる欠点がある。一方、熱ＣＶＤ法に
より基板上にルテニウム膜または酸化ルテニウム膜を成
膜する場合、予め基板上にスパッタリング装置にてルテ
ニウムまたは酸化ルテニウム膜を成膜すれば、３００℃
付近においても堆積遅れが生じないが、２つの反応炉が
必要となり、スループットの低下、設備費の増大が欠点
となる。
【０００４】したがってこの発明の目的は、被覆段差性
に優れ、スループットの高い、なおかつ低コストで半導
体装置を製造することのできる方法の提供にある。
に優れ、スループットの高い、なおかつ低コストで半導
体装置を製造することのできる方法の提供にある。
【０００５】
【課題を解決するための手段】すなわちこの発明は、ル
テニウム液体原料を気化したガスと酸素含有ガスとを用
い、基板上にルテニウム膜または酸化ルテニウム膜を成
膜する際に、前記成膜する工程は、初期成膜工程と、前
記初期成膜工程とは異なる成膜条件で前記初期成膜工程
で形成した膜より厚く成膜する本成膜工程とを有するこ
とを特徴とする半導体装置の製造方法を提供するもので
ある。この構成によれば、被覆段差性に優れ、高スルー
プットで、なおかつ低コストな半導体装置を提供するこ
とができる。
テニウム液体原料を気化したガスと酸素含有ガスとを用
い、基板上にルテニウム膜または酸化ルテニウム膜を成
膜する際に、前記成膜する工程は、初期成膜工程と、前
記初期成膜工程とは異なる成膜条件で前記初期成膜工程
で形成した膜より厚く成膜する本成膜工程とを有するこ
とを特徴とする半導体装置の製造方法を提供するもので
ある。この構成によれば、被覆段差性に優れ、高スルー
プットで、なおかつ低コストな半導体装置を提供するこ
とができる。
【０００６】またこの発明は、前記の半導体装置の製造
方法において、前記初期成膜工程と本成膜工程は、熱Ｃ
ＶＤ法により、同一反応室内で連続して行われることを
特徴とする半導体装置の製造方法を提供するものであ
る。この構成によれば、一層低コストで半導体装置を製
造することができる。
方法において、前記初期成膜工程と本成膜工程は、熱Ｃ
ＶＤ法により、同一反応室内で連続して行われることを
特徴とする半導体装置の製造方法を提供するものであ
る。この構成によれば、一層低コストで半導体装置を製
造することができる。
【０００７】またこの発明は、前記の半導体装置の製造
方法において、初期成膜工程よりも本成膜工程の方が被
覆段差性が良好となる条件で成膜を行うことを特徴とす
る半導体装置の製造方法を提供するものである。この構
成によれば、被覆段差性に優れ、高スループットで、な
おかつ低コストな半導体装置を提供することができる。
方法において、初期成膜工程よりも本成膜工程の方が被
覆段差性が良好となる条件で成膜を行うことを特徴とす
る半導体装置の製造方法を提供するものである。この構
成によれば、被覆段差性に優れ、高スループットで、な
おかつ低コストな半導体装置を提供することができる。
【０００８】またこの発明は、前記の半導体装置の製造
方法において、本成膜工程よりも初期成膜工程の方が成
膜速度が大きくなるようにして成膜を行うことを特徴と
する半導体装置の製造方法を提供するものである。この
構成によれば、被覆段差性に優れ、高スループットで、
なおかつ低コストな半導体装置を提供することができ
る。
方法において、本成膜工程よりも初期成膜工程の方が成
膜速度が大きくなるようにして成膜を行うことを特徴と
する半導体装置の製造方法を提供するものである。この
構成によれば、被覆段差性に優れ、高スループットで、
なおかつ低コストな半導体装置を提供することができ
る。
【０００９】またこの発明は、前記の半導体装置の製造
方法において、本成膜工程よりも初期成膜工程の方が成
膜温度が高くなるように、または成膜圧力が高くなるよ
うにして成膜を行うことを特徴とする半導体装置の製造
方法を提供するものである。この構成によれば、被覆段
差性に優れ、高スループットで、なおかつ低コストな半
導体装置を提供することができる。
方法において、本成膜工程よりも初期成膜工程の方が成
膜温度が高くなるように、または成膜圧力が高くなるよ
うにして成膜を行うことを特徴とする半導体装置の製造
方法を提供するものである。この構成によれば、被覆段
差性に優れ、高スループットで、なおかつ低コストな半
導体装置を提供することができる。
【００１０】またこの発明は、前記の半導体装置の製造
方法において、本成膜工程よりも初期成膜工程の方がル
テニウム原料流量に対する酸素含有ガス流量の比が大き
くなるようにして成膜を行うことを特徴とする半導体装
置の製造方法を提供するものである。この構成によれ
ば、被覆段差性に優れ、高スループットで、なおかつ低
コストな半導体装置を提供することができる。
方法において、本成膜工程よりも初期成膜工程の方がル
テニウム原料流量に対する酸素含有ガス流量の比が大き
くなるようにして成膜を行うことを特徴とする半導体装
置の製造方法を提供するものである。この構成によれ
ば、被覆段差性に優れ、高スループットで、なおかつ低
コストな半導体装置を提供することができる。
【００１１】またこの発明は、前記の半導体装置の製造
方法において、初期成膜工程では、温度３００〜３５０
℃および圧力６６７〜３９９９Ｐａの範囲で成膜を行う
ことを特徴とする半導体装置の製造方法を提供するもの
である。この構成によれば、被覆段差性に一層優れ、高
スループットで、なおかつ低コストな半導体装置を提供
することができる。
方法において、初期成膜工程では、温度３００〜３５０
℃および圧力６６７〜３９９９Ｐａの範囲で成膜を行う
ことを特徴とする半導体装置の製造方法を提供するもの
である。この構成によれば、被覆段差性に一層優れ、高
スループットで、なおかつ低コストな半導体装置を提供
することができる。
【００１２】またこの発明は、前記半導体装置の製造方
法において、前記ルテニウム液体原料は、ビスエチルシ
クロペンタジエニルルテニウムであることを特徴とする
半導体装置の製造方法を提供するものである。
法において、前記ルテニウム液体原料は、ビスエチルシ
クロペンタジエニルルテニウムであることを特徴とする
半導体装置の製造方法を提供するものである。
【００１３】またこの発明は、基板を収容可能である一
つの反応室と、前記基板上にルテニウム膜または酸化ル
テニウム膜を成膜するための原料ガスを前記反応室に供
給するガス供給口と、前記原料ガスを前記反応室から排
気するガス排気口とを有し、前記原料ガスを前記ガス供
給口から基板に向かって供給し、熱ＣＶＤ法により前記
基板上にルテニウム膜または酸化ルテニウム膜を成膜
し、続いて前記ルテニウム膜または酸化ルテニウム膜を
下地として前記ルテニウム膜または酸化ルテニウム膜の
成膜とは異なる成膜条件で前記ルテニウム膜または酸化
ルテニウム膜より厚い膜厚のルテニウム膜または酸化ル
テニウム膜を熱ＣＶＤ法により成膜するようにしたこと
を特徴とする半導体製造装置を提供するものである。こ
の構成によれば、被覆段差性に優れ、高スループット
で、なおかつ低コストな半導体装置を提供することがで
きる。
つの反応室と、前記基板上にルテニウム膜または酸化ル
テニウム膜を成膜するための原料ガスを前記反応室に供
給するガス供給口と、前記原料ガスを前記反応室から排
気するガス排気口とを有し、前記原料ガスを前記ガス供
給口から基板に向かって供給し、熱ＣＶＤ法により前記
基板上にルテニウム膜または酸化ルテニウム膜を成膜
し、続いて前記ルテニウム膜または酸化ルテニウム膜を
下地として前記ルテニウム膜または酸化ルテニウム膜の
成膜とは異なる成膜条件で前記ルテニウム膜または酸化
ルテニウム膜より厚い膜厚のルテニウム膜または酸化ル
テニウム膜を熱ＣＶＤ法により成膜するようにしたこと
を特徴とする半導体製造装置を提供するものである。こ
の構成によれば、被覆段差性に優れ、高スループット
で、なおかつ低コストな半導体装置を提供することがで
きる。
【００１４】
【発明の実施の形態】この発明の製造方法は、ルテニウ
ム液体原料を気化したガスと酸化含有ガスとを用いて、
基板上にルテニウム膜または酸化ルテニウム膜を成膜す
る初期成膜工程と、初期成膜工程において形成したルテ
ニウム膜または酸化ルテニウム膜を下地としてルテニウ
ム膜または酸化ルテニウム膜を成膜する本成膜工程とを
有している。
ム液体原料を気化したガスと酸化含有ガスとを用いて、
基板上にルテニウム膜または酸化ルテニウム膜を成膜す
る初期成膜工程と、初期成膜工程において形成したルテ
ニウム膜または酸化ルテニウム膜を下地としてルテニウ
ム膜または酸化ルテニウム膜を成膜する本成膜工程とを
有している。
【００１５】初期成膜工程において堆積遅れの生じない
条件でルテニウム膜または酸化ルテニウム膜を形成す
る。本成膜工程においては、初期成膜工程で形成された
ルテニウム膜または酸化ルテニウム膜上に成膜するの
で、堆積遅れは生じない。よって、被覆段差性が良好な
条件にてルテニウム膜又は酸化ルテニウム膜を形成すれ
ば、堆積遅れを生じることなく、被覆段差性の良好なル
テニウム膜または酸化ルテニウム膜を形成することがで
きる。
条件でルテニウム膜または酸化ルテニウム膜を形成す
る。本成膜工程においては、初期成膜工程で形成された
ルテニウム膜または酸化ルテニウム膜上に成膜するの
で、堆積遅れは生じない。よって、被覆段差性が良好な
条件にてルテニウム膜又は酸化ルテニウム膜を形成すれ
ば、堆積遅れを生じることなく、被覆段差性の良好なル
テニウム膜または酸化ルテニウム膜を形成することがで
きる。
【００１６】初期成膜工程における好適な成膜条件、す
なわち、堆積遅れの生じない成膜条件としては、温度３
００〜３５０℃、最適には３１５℃、圧力１３３３Ｐａ
〜３９９９Ｐａ（１０Ｔｏｒｒ〜３０Ｔｏｒｒ）、ルテ
ニウム液体原料流量０．０１〜０．１ｃｃｍ、酸素含有
ガス流量５００〜３０００ｓｃｃｍ、成膜時間３０〜１
８０秒、より好ましくは３０〜１２０秒が例示される。
また、初期成膜工程における上記成膜条件を、目的に応
じて適宜決定すれば、ルテニウム膜または酸化ルテニウ
ム膜のいずれの成膜も可能である。
なわち、堆積遅れの生じない成膜条件としては、温度３
００〜３５０℃、最適には３１５℃、圧力１３３３Ｐａ
〜３９９９Ｐａ（１０Ｔｏｒｒ〜３０Ｔｏｒｒ）、ルテ
ニウム液体原料流量０．０１〜０．１ｃｃｍ、酸素含有
ガス流量５００〜３０００ｓｃｃｍ、成膜時間３０〜１
８０秒、より好ましくは３０〜１２０秒が例示される。
また、初期成膜工程における上記成膜条件を、目的に応
じて適宜決定すれば、ルテニウム膜または酸化ルテニウ
ム膜のいずれの成膜も可能である。
【００１７】本成膜工程における好適な成膜条件、すな
わち、被覆段差性が良好となる成膜条件としては、温度
２９０〜３３０℃、圧力６７Ｐａ〜１３３３Ｐａ（０．
５Ｔｏｒｒ〜１０Ｔｏｒｒ）、ルテニウム液体原料流量
０．０１〜０．１ｃｃｍ、酸素含有ガス流量５〜２００
ｓｃｃｍ、成膜時間６０〜３００秒が例示される。ま
た、本成膜工程における上記成膜条件を目的に応じて適
宜決定すれば、ルテニウム膜または酸化ルテニウム膜の
いずれの成膜も可能である。以上に説明した初期成膜工
程および本成膜工程のタイミングチャートとプロセス条
件（温度、圧力、酸素流量、ルテニウム液体原料流量）
を、図７に示す。
わち、被覆段差性が良好となる成膜条件としては、温度
２９０〜３３０℃、圧力６７Ｐａ〜１３３３Ｐａ（０．
５Ｔｏｒｒ〜１０Ｔｏｒｒ）、ルテニウム液体原料流量
０．０１〜０．１ｃｃｍ、酸素含有ガス流量５〜２００
ｓｃｃｍ、成膜時間６０〜３００秒が例示される。ま
た、本成膜工程における上記成膜条件を目的に応じて適
宜決定すれば、ルテニウム膜または酸化ルテニウム膜の
いずれの成膜も可能である。以上に説明した初期成膜工
程および本成膜工程のタイミングチャートとプロセス条
件（温度、圧力、酸素流量、ルテニウム液体原料流量）
を、図７に示す。
【００１８】なお、上記の初期成膜工程および本成膜工
程における成膜条件は、初期成膜工程よりも本成膜工程
の方が被覆段差性が良好となるように、すなわち本成膜
工程よりも初期成膜工程の方が成膜速度が大きくなるよ
うに、又は本成膜工程よりも初期成膜工程の方が温度が
高くなるように、又は圧力が高くなるように、又はルテ
ニウム液体原料流量に対する酸素含有ガス流量の比が大
きくなるように設定するのが、初期成膜工程における堆
積遅れの防止、本成膜工程における被覆段差性向上の観
点から好ましい。また、初期成膜工程と本成膜工程は、
同一反応室内で連続して行うのがコスト面、すなわち、
スループット、設備費等の点から望ましい。
程における成膜条件は、初期成膜工程よりも本成膜工程
の方が被覆段差性が良好となるように、すなわち本成膜
工程よりも初期成膜工程の方が成膜速度が大きくなるよ
うに、又は本成膜工程よりも初期成膜工程の方が温度が
高くなるように、又は圧力が高くなるように、又はルテ
ニウム液体原料流量に対する酸素含有ガス流量の比が大
きくなるように設定するのが、初期成膜工程における堆
積遅れの防止、本成膜工程における被覆段差性向上の観
点から好ましい。また、初期成膜工程と本成膜工程は、
同一反応室内で連続して行うのがコスト面、すなわち、
スループット、設備費等の点から望ましい。
【００１９】初期成膜工程で設けられる膜厚は、例えば
５〜１５ｎｍであり、本成膜工程で設けられる膜厚は、
例えば１０〜５０ｎｍが望ましい。
５〜１５ｎｍであり、本成膜工程で設けられる膜厚は、
例えば１０〜５０ｎｍが望ましい。
【００２０】またその他の条件は、従来公知の熱ＣＶＤ
法における条件を適宜設定することができる。
法における条件を適宜設定することができる。
【００２１】本発明においてルテニウム膜または酸化ル
テニウム膜の下に必要に応じて設けられる下地膜は、と
くに制限されないが、例えばＳｉＯ2、Ｓｉ3Ｎ4、Ｔｉ
Ｎ、ＴｉＯ2、ＷＮ、Ｔａ2Ｏ5、ＴｉＡｌＮ、ＢＳＴ、
ポリシリコン等が挙げられる。
テニウム膜の下に必要に応じて設けられる下地膜は、と
くに制限されないが、例えばＳｉＯ2、Ｓｉ3Ｎ4、Ｔｉ
Ｎ、ＴｉＯ2、ＷＮ、Ｔａ2Ｏ5、ＴｉＡｌＮ、ＢＳＴ、
ポリシリコン等が挙げられる。
【００２２】本発明で使用されるルテニウム液体原料
は、用途に応じて様々な種類から適宜選択可能である
が、例えばビスエチルシクロペンタジエニルルテニウム
が代表的である。また、本発明で使用される酸素含有ガ
スは、用途に応じて様々な種類から適宜選択可能である
が、例えば、酸素（Ｏ2），オゾン（Ｏ3）が代表的であ
る。
は、用途に応じて様々な種類から適宜選択可能である
が、例えばビスエチルシクロペンタジエニルルテニウム
が代表的である。また、本発明で使用される酸素含有ガ
スは、用途に応じて様々な種類から適宜選択可能である
が、例えば、酸素（Ｏ2），オゾン（Ｏ3）が代表的であ
る。
【００２３】
【実施例】図１〜４は初期成膜工程の成膜条件と本成膜
工程後に得られたルテニウム膜のシート抵抗との関係を
示す。ここで、シート抵抗と膜厚は反比例の関係に有
り、シート抵抗が小さい程、膜厚は厚いことになり、堆
積遅れが生じにくいと考えられる。
工程後に得られたルテニウム膜のシート抵抗との関係を
示す。ここで、シート抵抗と膜厚は反比例の関係に有
り、シート抵抗が小さい程、膜厚は厚いことになり、堆
積遅れが生じにくいと考えられる。
【００２４】図１は、初期成膜工程の温度と、本成膜工
程後に得られたルテニウム膜のシート抵抗Ｒｓ（Ω／
□）との関係を説明するための図である。図１におい
て、初期成膜工程における温度以外の成膜条件は、圧力
２５２７Ｐａ（１９Ｔｏｒｒ）、ルテニウム液体原料
（ビスエチルシクロペンタジエニルルテニウム）流量
０．０６６ｃｃｍ、酸素含有ガス（酸素）流量１５００
ｓｃｃｍ、成膜時間１８０秒とし、また成膜の下地とし
ては絶縁膜であるＳｉＯ2を使用した。初期成膜工程で
得た膜厚は、５〜１５ｎｍに設定した。本成膜工程にお
ける成膜条件は、温度３００℃、圧力６７Ｐａ（０．５
Ｔｏｒｒ）、ルテニウム液体原料（ビスエチルシクロペ
ンタジエニルルテニウム）流量０．０６６ｃｃｍ、酸素
含有ガス（酸素）流量１６０ｓｃｃｍ、成膜時間２４０
秒とした。本成膜工程で得た膜厚は、２０〜３０ｎｍに
設定した（実験は、複数の膜厚について行った）。図１
から、本成膜工程よりも初期成膜工程の方が温度がより
高くなるように成膜条件を設定すれば、シート抵抗が小
さくなることから堆積遅れが改善されることがわかる。
程後に得られたルテニウム膜のシート抵抗Ｒｓ（Ω／
□）との関係を説明するための図である。図１におい
て、初期成膜工程における温度以外の成膜条件は、圧力
２５２７Ｐａ（１９Ｔｏｒｒ）、ルテニウム液体原料
（ビスエチルシクロペンタジエニルルテニウム）流量
０．０６６ｃｃｍ、酸素含有ガス（酸素）流量１５００
ｓｃｃｍ、成膜時間１８０秒とし、また成膜の下地とし
ては絶縁膜であるＳｉＯ2を使用した。初期成膜工程で
得た膜厚は、５〜１５ｎｍに設定した。本成膜工程にお
ける成膜条件は、温度３００℃、圧力６７Ｐａ（０．５
Ｔｏｒｒ）、ルテニウム液体原料（ビスエチルシクロペ
ンタジエニルルテニウム）流量０．０６６ｃｃｍ、酸素
含有ガス（酸素）流量１６０ｓｃｃｍ、成膜時間２４０
秒とした。本成膜工程で得た膜厚は、２０〜３０ｎｍに
設定した（実験は、複数の膜厚について行った）。図１
から、本成膜工程よりも初期成膜工程の方が温度がより
高くなるように成膜条件を設定すれば、シート抵抗が小
さくなることから堆積遅れが改善されることがわかる。
【００２５】図２は、初期成膜工程の圧力と、本成膜工
程後に得られたルテニウム膜のシート抵抗Ｒｓ（Ω／
□）との関係を説明するための図である。図２におい
て、初期成膜工程における圧力以外の成膜条件は、温度
３００℃、ルテニウム液体原料（ビスエチルシクロペン
タジエニルルテニウム）流量０．０６６ｃｃｍ、酸素含
有ガス（酸素）流量１５００ｓｃｃｍ、成膜時間１８０
秒とし、また成膜の下地としては絶縁膜であるＳｉＯ2
を使用した。初期成膜工程で得た膜厚は、５〜１５ｎｍ
に設定した。本成膜工程における成膜条件は、温度３０
０℃、圧力６７Ｐａ（０．５Ｔｏｒｒ）、ルテニウム液
体原料（ビスエチルシクロペンタジエニルルテニウム）
流量０．０６６ｃｃｍ、酸素含有ガス（酸素）流量１６
０ｓｃｃｍ、成膜時間２４０秒とした。本成膜工程で得
た膜厚は、２０〜３０ｎｍに設定した（実験は、複数の
膜厚について行った）。なお、図中、圧力が１０Ｔｏｒ
ｒのところで、Range over となっているが、これは、
シート抵抗が大きすぎて測定不能であったことを示して
いる。つまり、堆積遅れが著しく、膜がほとんど形成さ
れていないことを示している。図２から、本成膜工程よ
りも初期成膜工程の方が圧力がより高くなるように成膜
条件を設定すれば、シート抵抗が小さくなることから堆
積遅れが改善されることがわかる。
程後に得られたルテニウム膜のシート抵抗Ｒｓ（Ω／
□）との関係を説明するための図である。図２におい
て、初期成膜工程における圧力以外の成膜条件は、温度
３００℃、ルテニウム液体原料（ビスエチルシクロペン
タジエニルルテニウム）流量０．０６６ｃｃｍ、酸素含
有ガス（酸素）流量１５００ｓｃｃｍ、成膜時間１８０
秒とし、また成膜の下地としては絶縁膜であるＳｉＯ2
を使用した。初期成膜工程で得た膜厚は、５〜１５ｎｍ
に設定した。本成膜工程における成膜条件は、温度３０
０℃、圧力６７Ｐａ（０．５Ｔｏｒｒ）、ルテニウム液
体原料（ビスエチルシクロペンタジエニルルテニウム）
流量０．０６６ｃｃｍ、酸素含有ガス（酸素）流量１６
０ｓｃｃｍ、成膜時間２４０秒とした。本成膜工程で得
た膜厚は、２０〜３０ｎｍに設定した（実験は、複数の
膜厚について行った）。なお、図中、圧力が１０Ｔｏｒ
ｒのところで、Range over となっているが、これは、
シート抵抗が大きすぎて測定不能であったことを示して
いる。つまり、堆積遅れが著しく、膜がほとんど形成さ
れていないことを示している。図２から、本成膜工程よ
りも初期成膜工程の方が圧力がより高くなるように成膜
条件を設定すれば、シート抵抗が小さくなることから堆
積遅れが改善されることがわかる。
【００２６】図３は、初期成膜工程の酸素含有ガス（酸
素）流量と、本成膜工程後に得られたルテニウム膜のシ
ート抵抗Ｒｓ（Ω／□）との関係を説明するための図で
ある。図３において、初期成膜工程における酸素流量以
外の成膜条件は、温度３００℃、圧力２５２７Ｐａ（１
９Ｔｏｒｒ）、ルテニウム液体原料（ビスエチルシクロ
ペンタジエニルルテニウム）流量０．０６６ｃｃｍ、成
膜時間１８０秒とし、また成膜の下地としては絶縁膜で
あるＳｉＯ2を使用した。初期成膜工程で得た膜厚は、
５〜１５ｎｍに設定した。本成膜工程における成膜条件
は、温度３００℃、圧力６７Ｐａ（０．５Ｔｏｒｒ）、
ルテニウム液体原料（ビスエチルシクロペンタジエニル
ルテニウム）流量０．０６６ｃｃｍ、酸素含有ガス（酸
素）流量１６０ｓｃｃｍ、成膜時間２４０秒とした。本
成膜工程で得た膜厚は、２０〜３０ｎｍに設定した（実
験は、複数の膜厚について行った）。なお、図中、酸素
流量が３００ｓｃｃｍのところで Range over となって
いるが、これは、シート抵抗が大きすぎて測定不能であ
ったことを示している。つまり、堆積遅れが著しく、膜
がほとんど形成されていないことを示している。図３か
ら、本成膜工程よりも初期成膜工程の方が酸素含有ガス
（酸素）流量がより多くなるように成膜条件を設定すれ
ば、シート抵抗が小さくなることから堆積遅れが改善さ
れることがわかる。
素）流量と、本成膜工程後に得られたルテニウム膜のシ
ート抵抗Ｒｓ（Ω／□）との関係を説明するための図で
ある。図３において、初期成膜工程における酸素流量以
外の成膜条件は、温度３００℃、圧力２５２７Ｐａ（１
９Ｔｏｒｒ）、ルテニウム液体原料（ビスエチルシクロ
ペンタジエニルルテニウム）流量０．０６６ｃｃｍ、成
膜時間１８０秒とし、また成膜の下地としては絶縁膜で
あるＳｉＯ2を使用した。初期成膜工程で得た膜厚は、
５〜１５ｎｍに設定した。本成膜工程における成膜条件
は、温度３００℃、圧力６７Ｐａ（０．５Ｔｏｒｒ）、
ルテニウム液体原料（ビスエチルシクロペンタジエニル
ルテニウム）流量０．０６６ｃｃｍ、酸素含有ガス（酸
素）流量１６０ｓｃｃｍ、成膜時間２４０秒とした。本
成膜工程で得た膜厚は、２０〜３０ｎｍに設定した（実
験は、複数の膜厚について行った）。なお、図中、酸素
流量が３００ｓｃｃｍのところで Range over となって
いるが、これは、シート抵抗が大きすぎて測定不能であ
ったことを示している。つまり、堆積遅れが著しく、膜
がほとんど形成されていないことを示している。図３か
ら、本成膜工程よりも初期成膜工程の方が酸素含有ガス
（酸素）流量がより多くなるように成膜条件を設定すれ
ば、シート抵抗が小さくなることから堆積遅れが改善さ
れることがわかる。
【００２７】図４は、初期成膜工程のルテニウム液体原
料（ビスエチルシクロペンタジエニルルテニウム）流量
と、本成膜工程後に得られたルテニウム膜のシート抵抗
Ｒｓ（Ω／□）との関係を説明するための図である。図
４において、初期成膜工程におけるルテニウム液体原料
流量以外の成膜条件は、温度３００℃、圧力２５２７Ｐ
ａ（１９Ｔｏｒｒ）、酸素含有ガス（酸素）流量１５０
０ｓｃｃｍ、成膜時間１８０秒とし、また成膜の下地と
しては絶縁膜であるＳｉＯ2を使用した。初期成膜工程
で得た膜厚は、５〜１５ｎｍに設定した。本成膜工程に
おける成膜条件は、温度３００℃、圧力６７Ｐａ（０．
５Ｔｏｒｒ）、ルテニウム液体原料（ビスエチルシクロ
ペンタジエニルルテニウム）流量０．０６６ｃｃｍ、酸
素含有ガス（酸素）流量１６０ｓｃｃｍ、成膜時間２４
０秒とした。本成膜工程で得た膜厚は、２０〜３０ｎｍ
に設定した（実験は、複数の膜厚について行った）。
料（ビスエチルシクロペンタジエニルルテニウム）流量
と、本成膜工程後に得られたルテニウム膜のシート抵抗
Ｒｓ（Ω／□）との関係を説明するための図である。図
４において、初期成膜工程におけるルテニウム液体原料
流量以外の成膜条件は、温度３００℃、圧力２５２７Ｐ
ａ（１９Ｔｏｒｒ）、酸素含有ガス（酸素）流量１５０
０ｓｃｃｍ、成膜時間１８０秒とし、また成膜の下地と
しては絶縁膜であるＳｉＯ2を使用した。初期成膜工程
で得た膜厚は、５〜１５ｎｍに設定した。本成膜工程に
おける成膜条件は、温度３００℃、圧力６７Ｐａ（０．
５Ｔｏｒｒ）、ルテニウム液体原料（ビスエチルシクロ
ペンタジエニルルテニウム）流量０．０６６ｃｃｍ、酸
素含有ガス（酸素）流量１６０ｓｃｃｍ、成膜時間２４
０秒とした。本成膜工程で得た膜厚は、２０〜３０ｎｍ
に設定した（実験は、複数の膜厚について行った）。
【００２８】図４から、初期成膜工程のルテニウム液体
原料流量が本成膜工程と同等もしくはそれ以下となるよ
うに成膜条件を設定すれば、シート抵抗が小さくなるこ
とから堆積遅れが改善されることがわかる。また、図
３，図４から、本成膜工程よりも初期成膜工程の方が、
ルテニウム原料流量に対する酸素含有ガス（酸素）流量
の比が大きくなるように成膜条件を設定すれば、シート
抵抗が小さくなることから、堆積遅れが改善されること
がわかる。なお、図１〜図４のいずれの場合において
も、成膜工程において形成されたルテニウム膜の被覆段
差性はアスペクト比４で９０％以上を得ており、また表
面モホロジーも良好なものとなっている。
原料流量が本成膜工程と同等もしくはそれ以下となるよ
うに成膜条件を設定すれば、シート抵抗が小さくなるこ
とから堆積遅れが改善されることがわかる。また、図
３，図４から、本成膜工程よりも初期成膜工程の方が、
ルテニウム原料流量に対する酸素含有ガス（酸素）流量
の比が大きくなるように成膜条件を設定すれば、シート
抵抗が小さくなることから、堆積遅れが改善されること
がわかる。なお、図１〜図４のいずれの場合において
も、成膜工程において形成されたルテニウム膜の被覆段
差性はアスペクト比４で９０％以上を得ており、また表
面モホロジーも良好なものとなっている。
【００２９】図５は、本発明で利用可能な熱ＣＶＤ装置
の一例を説明するための図である。図５において、基板
１は搬送ロボット（図示せず）により、ゲート弁２を通
ってヒータを備えた基板ホルダ３上に設置される。ヒー
タは昇降装置により定められた位置まで上昇し、基板１
を一定時間加熱、反応室４内の圧力を所望の値に安定さ
せた後、基板上にルテニウム膜または酸化ルテニウム膜
を成膜するための原料ガスをガス供給口５から導入し、
ガス排気口６から排気し、熱ＣＶＤ法により初期成膜工
程および本成膜工程を行う。なお、各工程における温
度、圧力、酸素流量、ルテニウム液体原料流量の制御
は、それぞれ温度制御手段８、圧力制御手段９、酸素流
量制御手段１０、ルテニウム液体原料流量制御手段１１
により前述の所望の成膜条件となるよう制御する。本成
膜工程が完了すると、搬送ロボットにより基板１を搬出
する。
の一例を説明するための図である。図５において、基板
１は搬送ロボット（図示せず）により、ゲート弁２を通
ってヒータを備えた基板ホルダ３上に設置される。ヒー
タは昇降装置により定められた位置まで上昇し、基板１
を一定時間加熱、反応室４内の圧力を所望の値に安定さ
せた後、基板上にルテニウム膜または酸化ルテニウム膜
を成膜するための原料ガスをガス供給口５から導入し、
ガス排気口６から排気し、熱ＣＶＤ法により初期成膜工
程および本成膜工程を行う。なお、各工程における温
度、圧力、酸素流量、ルテニウム液体原料流量の制御
は、それぞれ温度制御手段８、圧力制御手段９、酸素流
量制御手段１０、ルテニウム液体原料流量制御手段１１
により前述の所望の成膜条件となるよう制御する。本成
膜工程が完了すると、搬送ロボットにより基板１を搬出
する。
【００３０】図６は、この発明の製造方法を用いて形成
されたルテニウム膜または酸化ルテニウム膜を含むＤＲ
ＡＭの一部を示す断面図である。図６に示すように、シ
リコン基板６１の表面に多数のトランジスタ形成領域を
分離形成するフィールド酸化膜６２が形成され、シリコ
ン基板６１の表面部にソース電極６３、ドレイン電極６
４が形成され、ソース電極６３とドレイン電極６４との
間にゲート絶縁膜６５を介してワード線を兼ねたゲート
電極６６が形成され、ゲート絶縁膜６５上に層間絶縁膜
６７が形成され、層間絶縁膜６７にコンタクト孔６８が
形成され、コンタクト孔６８内にソース電極６３に接続
されたプラグ電極７５およびバリアメタル６９が形成さ
れ、層間絶縁膜６７上に層間絶縁膜７０が形成され、層
間絶縁膜７０にコンタクト孔７１が形成され、層間絶縁
膜７０およびコンタクト孔７１内にルテニウムからな
り、かつバリアメタル６９と接続された容量下部電極７
２が形成され、容量下部電極７２上にＴａ2Ｏ5からなる
容量絶縁膜７３が形成され、容量絶縁膜７３上にルテニ
ウム、またはチタンナイトライドなどからなる容量上部
電極７４が形成されている。すなわち、このＤＲＡＭに
おいてはＭＯＳトランジスタのソース電極６３にキャパ
シタセルが接続されている。
されたルテニウム膜または酸化ルテニウム膜を含むＤＲ
ＡＭの一部を示す断面図である。図６に示すように、シ
リコン基板６１の表面に多数のトランジスタ形成領域を
分離形成するフィールド酸化膜６２が形成され、シリコ
ン基板６１の表面部にソース電極６３、ドレイン電極６
４が形成され、ソース電極６３とドレイン電極６４との
間にゲート絶縁膜６５を介してワード線を兼ねたゲート
電極６６が形成され、ゲート絶縁膜６５上に層間絶縁膜
６７が形成され、層間絶縁膜６７にコンタクト孔６８が
形成され、コンタクト孔６８内にソース電極６３に接続
されたプラグ電極７５およびバリアメタル６９が形成さ
れ、層間絶縁膜６７上に層間絶縁膜７０が形成され、層
間絶縁膜７０にコンタクト孔７１が形成され、層間絶縁
膜７０およびコンタクト孔７１内にルテニウムからな
り、かつバリアメタル６９と接続された容量下部電極７
２が形成され、容量下部電極７２上にＴａ2Ｏ5からなる
容量絶縁膜７３が形成され、容量絶縁膜７３上にルテニ
ウム、またはチタンナイトライドなどからなる容量上部
電極７４が形成されている。すなわち、このＤＲＡＭに
おいてはＭＯＳトランジスタのソース電極６３にキャパ
シタセルが接続されている。
【００３１】次に、図６に示したＤＲＡＭの製造方法に
ついて説明する。まず、シリコン基板６１の表面のトラ
ンジスタ形成領域の周囲にＬＯＣＯＳ法によりフィール
ド酸化膜６２を形成する。次に、トランジスタ形成領域
にゲート絶縁膜６５を介してゲート電極６６を形成す
る。次に、フィールド酸化膜６２、ゲート電極６６をマ
スクにしたイオン注入法によりシリコン基板６１の表面
に不純物を導入して、自己整合的にソース電極６３、ド
レイン電極６４を形成する。次に、ゲート電極６６を絶
縁膜で覆った後、層間絶縁膜６７を形成する。次に、層
間絶縁膜６７にソース電極６３を露出するコンタクト孔
６８を形成し、コンタクト孔６８内にプラグ電極７５お
よびバリアメタル７９を形成する。次に、層間絶縁膜６
７上に層間絶縁膜７０を形成し、層間絶縁膜７０にバリ
アメタル６９を露出するコンタクト孔７１を形成する。
次に、層間絶縁膜７０上およびコンタクト孔７１内に、
この発明の製造方法により形成されたルテニウム膜また
は酸化ルテニウム膜を堆積し、ルテニウム膜のパターニ
ングを行うことにより、容量下部電極７２を形成する。
次に、容量下部電極７２上にＴａ2Ｏ5からなる容量絶縁
膜７３を形成し、容量絶縁膜７３上にルテニウム、また
はチタンナイトライドなどからなる容量上部電極７４を
形成する。
ついて説明する。まず、シリコン基板６１の表面のトラ
ンジスタ形成領域の周囲にＬＯＣＯＳ法によりフィール
ド酸化膜６２を形成する。次に、トランジスタ形成領域
にゲート絶縁膜６５を介してゲート電極６６を形成す
る。次に、フィールド酸化膜６２、ゲート電極６６をマ
スクにしたイオン注入法によりシリコン基板６１の表面
に不純物を導入して、自己整合的にソース電極６３、ド
レイン電極６４を形成する。次に、ゲート電極６６を絶
縁膜で覆った後、層間絶縁膜６７を形成する。次に、層
間絶縁膜６７にソース電極６３を露出するコンタクト孔
６８を形成し、コンタクト孔６８内にプラグ電極７５お
よびバリアメタル７９を形成する。次に、層間絶縁膜６
７上に層間絶縁膜７０を形成し、層間絶縁膜７０にバリ
アメタル６９を露出するコンタクト孔７１を形成する。
次に、層間絶縁膜７０上およびコンタクト孔７１内に、
この発明の製造方法により形成されたルテニウム膜また
は酸化ルテニウム膜を堆積し、ルテニウム膜のパターニ
ングを行うことにより、容量下部電極７２を形成する。
次に、容量下部電極７２上にＴａ2Ｏ5からなる容量絶縁
膜７３を形成し、容量絶縁膜７３上にルテニウム、また
はチタンナイトライドなどからなる容量上部電極７４を
形成する。
【００３２】
【発明の効果】本発明によれば、被覆段差性に優れ、な
おかつ低コストで量産性よく半導体装置を製造すること
のできる方法及び装置が提供される。
おかつ低コストで量産性よく半導体装置を製造すること
のできる方法及び装置が提供される。
【図１】初期成膜工程の温度と、本成膜工程後に得られ
たシート抵抗Ｒｓ（Ω／□）との関係を説明するための
図である。
たシート抵抗Ｒｓ（Ω／□）との関係を説明するための
図である。
【図２】初期成膜工程の圧力と、本成膜工程後に得られ
たシート抵抗Ｒｓ（Ω／□）との関係を説明するための
図である。
たシート抵抗Ｒｓ（Ω／□）との関係を説明するための
図である。
【図３】初期成膜工程の酸素流量と、本成膜工程後に得
られたシート抵抗Ｒｓ（Ω／□）との関係を説明するた
めの図である。
られたシート抵抗Ｒｓ（Ω／□）との関係を説明するた
めの図である。
【図４】初期成膜工程のルテニウム液体原料（ビスエチ
ルシクロペンタジエニルルテニウム）流量と、本成膜工
程後に得られたシート抵抗Ｒｓ（Ω／□）との関係を説
明するための図である。
ルシクロペンタジエニルルテニウム）流量と、本成膜工
程後に得られたシート抵抗Ｒｓ（Ω／□）との関係を説
明するための図である。
【図５】この発明で利用可能な熱ＣＶＤ装置の一例を説
明するための図である。
明するための図である。
【図６】この発明の製造方法を用いて形成されたルテニ
ウム膜または酸化ルテニウム膜を含むＤＲＡＭの一部を
示す断面図である。
ウム膜または酸化ルテニウム膜を含むＤＲＡＭの一部を
示す断面図である。
【図７】初期成膜工程と本成膜工程におけるプロセス条
件を示すタイムチャートである。
件を示すタイムチャートである。
１ 基板 ２ ゲート弁 ３ 基板ホルダ ４ 反応室 ５ ガス供給口 ６ ガス排気口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ Ｆターム(参考） 4K030 AA11 AA14 BA01 BA42 BB13 CA04 CA12 FA10 JA09 JA10 JA12 4M104 BB04 BB36 DD44 DD45 GG16 HH13 5F083 AD31 JA02 JA06 JA14 JA38 JA39 JA40 JA43 PR21
Claims (9)
- 【請求項１】 ルテニウム液体原料を気化したガスと酸
素含有ガスとを用い、基板上にルテニウム膜または酸化
ルテニウム膜を成膜する際に、 前記成膜する工程は、初期成膜工程と、前記初期成膜工
程とは異なる成膜条件で前記初期成膜工程で形成した膜
より厚く成膜する本成膜工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記初期成膜工程と本成膜工程は、熱ＣＶＤ法により、
同一反応室内で連続して行われることを特徴とする半導
体装置の製造方法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 初期成膜工程よりも本成膜工程の方が被覆段差性が良好
となる条件で成膜を行うことを特徴とする半導体装置の
製造方法。 - 【請求項４】 請求項１に記載の半導体装置の製造方法
において、 本成膜工程よりも初期成膜工程の方が成膜速度が大きく
なるようにして成膜を行うことを特徴とする半導体装置
の製造方法。 - 【請求項５】 請求項１に記載の半導体装置の製造方法
において、 本成膜工程よりも初期成膜工程の方が成膜温度が高くな
るように、または成膜圧力が高くなるようにして成膜を
行うことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１に記載の半導体装置の製造方法
において、 本成膜工程よりも初期成膜工程の方がルテニウム原料流
量に対する酸素含有ガス流量の比が大きくなるようにし
て成膜を行うことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１に記載の半導体装置の製造方法
において、 初期成膜工程では、温度３００〜３５０℃および圧力６
６７〜３９９９Ｐａの範囲で成膜を行うことを特徴とす
る半導体装置の製造方法。 - 【請求項８】 請求項１に記載の半導体装置の製造方法
において、 前記ルテニウム液体原料は、ビスエチルシクロペンタジ
エニルルテニウムであることを特徴とする半導体装置の
製造方法。 - 【請求項９】 基板を収容可能である一つの反応室と、
前記基板上にルテニウム膜または酸化ルテニウム膜を成
膜するための原料ガスを前記反応室に供給するガス供給
口と、前記原料ガスを前記反応室から排気するガス排気
口とを有し、 前記原料ガスを前記ガス供給口から基板に向かって供給
し、熱ＣＶＤ法により前記基板上にルテニウム膜または
酸化ルテニウム膜を成膜し、続いて前記ルテニウム膜ま
たは酸化ルテニウム膜を下地として前記ルテニウム膜ま
たは酸化ルテニウム膜の成膜とは異なる成膜条件で前記
ルテニウム膜または酸化ルテニウム膜より厚い膜厚のル
テニウム膜または酸化ルテニウム膜を熱ＣＶＤ法により
成膜するようにしたことを特徴とする半導体製造装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001024360A JP4034518B2 (ja) | 2000-03-31 | 2001-01-31 | 半導体装置の製造方法 |
| KR1020010011966A KR100769513B1 (ko) | 2000-03-31 | 2001-03-08 | 반도체장치의 제조방법 및 반도체 제조장치 |
| TW090106101A TW516125B (en) | 2000-03-31 | 2001-03-15 | Semiconductor device and apparatus for manufacturing semiconductor device |
| US09/819,653 US6548404B2 (en) | 2000-03-31 | 2001-03-29 | Method and apparatus for manufacturing semiconductor devices |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000099754 | 2000-03-31 | ||
| JP2000-99754 | 2000-03-31 | ||
| JP2001024360A JP4034518B2 (ja) | 2000-03-31 | 2001-01-31 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007225051A Division JP2008022021A (ja) | 2000-03-31 | 2007-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345285A true JP2001345285A (ja) | 2001-12-14 |
| JP4034518B2 JP4034518B2 (ja) | 2008-01-16 |
Family
ID=26589271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001024360A Expired - Lifetime JP4034518B2 (ja) | 2000-03-31 | 2001-01-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6548404B2 (ja) |
| JP (1) | JP4034518B2 (ja) |
| KR (1) | KR100769513B1 (ja) |
| TW (1) | TW516125B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031283A (ko) * | 2000-10-23 | 2002-05-01 | 가나이 쓰토무 | 반도체집적회로장치 및 그 제조방법 |
| KR20030003329A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 루테늄박막의 화학적기상증착 방법 |
| US7229917B2 (en) | 2003-10-07 | 2007-06-12 | Tokyo Electron Limited | Film formation method and apparatus for semiconductor process |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492241B1 (en) * | 2000-04-10 | 2002-12-10 | Micron Technology, Inc. | Integrated capacitors fabricated with conductive metal oxides |
| KR100434489B1 (ko) * | 2001-03-22 | 2004-06-05 | 삼성전자주식회사 | 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법 |
| KR100443356B1 (ko) * | 2001-12-29 | 2004-08-09 | 주식회사 하이닉스반도체 | 루테늄막의 단원자층 증착법 |
| KR100613388B1 (ko) * | 2004-12-23 | 2006-08-17 | 동부일렉트로닉스 주식회사 | 다마신법을 이용한 구리 배선층을 갖는 반도체 소자 및 그형성 방법 |
| KR100707668B1 (ko) * | 2005-12-27 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 적층 구조 및 그 제조 방법 |
| KR100953736B1 (ko) | 2009-07-27 | 2010-04-19 | 주식회사 아토 | 증착 장치 및 반도체 소자의 제조 방법 |
| JP7182970B2 (ja) * | 2018-09-20 | 2022-12-05 | 東京エレクトロン株式会社 | 埋め込み方法及び処理システム |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163131A (ja) * | 1996-11-28 | 1998-06-19 | Fujitsu Ltd | 酸化ルテニウム膜の形成方法および半導体装置の製造方法 |
| JPH11340435A (ja) * | 1998-05-22 | 1999-12-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11354751A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置，半導体装置の製造方法および半導体製造装置 |
| JP2001210802A (ja) * | 2000-01-26 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2001234347A (ja) * | 1999-12-23 | 2001-08-31 | Samsung Electronics Co Ltd | 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794680A (ja) | 1993-09-22 | 1995-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR0172772B1 (ko) * | 1995-05-17 | 1999-03-30 | 김주용 | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 |
| US6180164B1 (en) * | 1998-10-26 | 2001-01-30 | Delco Electronics Corporation | Method of forming ruthenium-based thick-film resistors |
| US6380080B2 (en) * | 2000-03-08 | 2002-04-30 | Micron Technology, Inc. | Methods for preparing ruthenium metal films |
-
2001
- 2001-01-31 JP JP2001024360A patent/JP4034518B2/ja not_active Expired - Lifetime
- 2001-03-08 KR KR1020010011966A patent/KR100769513B1/ko active IP Right Grant
- 2001-03-15 TW TW090106101A patent/TW516125B/zh not_active IP Right Cessation
- 2001-03-29 US US09/819,653 patent/US6548404B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163131A (ja) * | 1996-11-28 | 1998-06-19 | Fujitsu Ltd | 酸化ルテニウム膜の形成方法および半導体装置の製造方法 |
| JPH11340435A (ja) * | 1998-05-22 | 1999-12-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11354751A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置，半導体装置の製造方法および半導体製造装置 |
| JP2001234347A (ja) * | 1999-12-23 | 2001-08-31 | Samsung Electronics Co Ltd | 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜 |
| JP2001210802A (ja) * | 2000-01-26 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031283A (ko) * | 2000-10-23 | 2002-05-01 | 가나이 쓰토무 | 반도체집적회로장치 및 그 제조방법 |
| KR20030003329A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 루테늄박막의 화학적기상증착 방법 |
| US7229917B2 (en) | 2003-10-07 | 2007-06-12 | Tokyo Electron Limited | Film formation method and apparatus for semiconductor process |
Also Published As
| Publication number | Publication date |
|---|---|
| TW516125B (en) | 2003-01-01 |
| KR20010094961A (ko) | 2001-11-03 |
| US6548404B2 (en) | 2003-04-15 |
| JP4034518B2 (ja) | 2008-01-16 |
| KR100769513B1 (ko) | 2007-10-23 |
| US20010026963A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624903B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US20070014919A1 (en) | Atomic layer deposition of noble metal oxides | |
| JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
| JP2002231656A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001203330A (ja) | 半導体素子のキャパシターの製造方法 | |
| JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2001345285A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001036045A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2003318284A (ja) | 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 | |
| JP2001203338A (ja) | 誘電体膜としてＴａ２Ｏ５薄膜を用いるＴａ２Ｏ５キャパシターの製造方法 | |
| JP2008022021A (ja) | 半導体装置の製造方法 | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100424710B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000183058A (ja) | 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 | |
| JP2001144032A (ja) | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| JP4812164B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2003068676A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH08260148A (ja) | 薄膜形成方法、半導体装置及びその製造方法 | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| KR100399073B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| US20030054636A1 (en) | Method for manufacturing a semiconductor device and method for processing substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4034518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |