KR100769513B1 - 반도체장치의 제조방법 및 반도체 제조장치 - Google Patents

반도체장치의 제조방법 및 반도체 제조장치 Download PDF

Info

Publication number
KR100769513B1
KR100769513B1 KR1020010011966A KR20010011966A KR100769513B1 KR 100769513 B1 KR100769513 B1 KR 100769513B1 KR 1020010011966 A KR1020010011966 A KR 1020010011966A KR 20010011966 A KR20010011966 A KR 20010011966A KR 100769513 B1 KR100769513 B1 KR 100769513B1
Authority
KR
South Korea
Prior art keywords
film
ruthenium
film forming
forming step
initial
Prior art date
Application number
KR1020010011966A
Other languages
English (en)
Other versions
KR20010094961A (ko
Inventor
이타타니히데하루
츠네다마사유키
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20010094961A publication Critical patent/KR20010094961A/ko
Application granted granted Critical
Publication of KR100769513B1 publication Critical patent/KR100769513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(과제)
피복 단차성 (彼覆 段差性) 이 우수하고, 또한 저비용으로 반도체장치를 제조할 수 있는 방법 및 장치를 제공한다.
(해결수단)
기판 (1) 을 수용할 수 있는 하나의 반응실 (4), 기판 (1) 상에 루테늄막 또는 산화루테늄막을 성막하기 위한 원료가스를 반응실 (4) 에 공급하는 가스 공급구 (5), 및 원료가스를 반응실 (4) 로부터 배기하는 가스 배기구 (6) 를 포함하는 장치를 사용하여, 원료가스를 공급구 (5) 로부터 기판 (1) 을 향하여 흘려보내고, 열 CVD 법으로 기판 (1) 상에 루테늄막 또는 산화루테늄막을 성막하고, 이어서 상기 루테늄막 또는 산화루테늄막을 베이스로 상기 루테늄막 또는 산화루테늄막의 성막과는 다른 성막 조건으로 상기 루테늄막 또는 산화루테늄막보다 두꺼운 막두께의 루테늄막 또는 산화루테늄막을 열 CVD 법으로 성막하도록 하였다.
기판, 게이트밸브, 기판홀더, 반응실, 가스 공급구

Description

반도체장치의 제조방법 및 반도체 제조장치{SEMICONDUCTOR DEVICE MANUFA CTURING METHOD AND SEMICONDUCTOR MANUFACTURING DEVICE}
도 1 은 초기성막 공정의 온도와, 본성막 공정후에 얻어진 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00016
) 과의 관계를 설명하기 위한 도면.
도 2 는 초기성막 공정의 압력과, 본성막 공정후에 얻어진 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00002
) 과의 관계를 설명하기 위한 도면.
도 3 은 초기성막 공정의 산소유량과, 본성막 공정후에 얻어진 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00003
) 과의 관계를 설명하기 위한 도면.
도 4 는 초기성막 공정의 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량과, 본성막 공정후에 얻어진 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00004
) 과의 관계를 설명하기 위한 도면.
도 5 는 본 발명에서 이용가능한 열 CVD 장치의 일례를 설명하기 위한 도면.
도 6 은 본 발명의 제조방법을 사용하여 형성된 루테늄막 또는 산화루테늄막을 포함하는 DRAM 의 일부를 나타내는 단면도.
도 7 은 초기성막 공정과 본성막 공정에서의 프로세스 조건을 나타내는 타임차트.
※ 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 게이트밸브
3 : 기판홀더 4 : 반응실
5 : 가스 공급구 6 : 가스 배기구
본 발명은 기판 상에 루테늄막 또는 산화루테늄막을 형성하기 위한 반도체장치의 제조방법 및 반도체 제조장치에 관한 것이다.
차세대의 DRAM 전극의 후보인 루테늄막의 성막 (成膜) 에 대해서는 스퍼터링에 의한 성막이 기술적으로 확립되어 있어, 연구 레벨에서는 많이 사용되고 있다. 그러나, 상기의 스퍼터링에 의한 성막은, 피복 단차성 (彼覆 段差性) 이 떨어지는 결점이 있기 때문에, 대량 생산처리에는 피복 단차성이 우수한 열 CVD 법의 적용이 요구되고 있어, 개발이 활발하게 실시되고 있다.
열 CVD 법에 있어서, 성막용의 원료는, 일반적으로 유기금속의 액체나 유기금속의 분말을 용매에 용해한 용액의 형태로, 이들은 기화기나 버블링에 의해 기화되어, 기판 상에 공급된다. 또한 원료로서는, 비스에틸시클로펜타디에닐루테늄 (Ru(C2H5C5H4)2) 이 예시된다.
일반적으로, 루테늄막 또는 산화루테늄막은, 실리콘산화막, 실리콘질화막 등의 층간절연막이나, TiN, TiO2, WN 막 등의 배리어메탈의 상부에 성막되어 있다. 그러나, 이와 같은 베이스막 상에서는, 특히 비스에틸시클로펜타디에닐루테늄과 산소를 원료로 하여, 열 CVD 법에 의해 루테늄막 또는 산화루테늄막을 성막한 경우, 퇴적지연이 발생한다는 결점이 있다. 또한, 상기 원료를 사용한 경우의 피복 단차성은, 300℃ 부근 (290 ∼ 330℃) 의 성막 온도조건이 양호하지만, 이 온도에서는 퇴적지연이 발생하여 원하는 막두께를 형성하는데 시간이 걸리기 때문에 대량 생산에는 적합하지 않다. 또, 330℃ 를 초과한 고온에서 성막을 하면 성막시간은 단축되지만, 반대로 피복 단차성이 나빠지는 결점이 있다.
또한, 열 CVD 법으로 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 경우, 미리 기판 상에 스퍼터링장치에 루테늄막 또는 산화루테늄막을 성막하면, 300℃ 부근에서도 퇴적지연이 발생하지 않지만, 2 개의 반응로가 필요하게 되어, 스루풋의 저하, 설비비의 증대가 결점이 된다.
따라서 본 발명의 목적은, 피복 단차성이 우수하고, 스루풋의 향상, 또한 저비용으로 반도체장치를 제조할 수 있는 방법의 제공에 있다.
즉, 본 발명은, 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막할 때에, 상기 성막하는 공정은, 초기성막 공정과, 상기 초기성막 공정과는 다른 성막 조건으로 상기 초기성막 공정으로 형성한 막보다 두껍게 성막하는 본성막 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
이 구성에 의하면, 피복 단차성이 우수하고, 스루풋이 향상되고, 또한 저비용인 반도체장치를 제공할 수 있다.
또, 본 발명은 상기의 반도체장치의 제조방법에 있어서, 상기 초기성막 공정과 본성막 공정은, 열 CVD 법에 의해, 동일 반응실내에서 연속하여 실시되는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
이 구성에 의하면, 또한 저비용으로 반도체장치를 제조할 수 있다.
또, 본 발명은, 상기의 반도체장치의 제조방법에 있어서, 초기성막 공정보다도 본성막 공정의 피복 단차성이 양호해지는 조건으로 성막을 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
이 구성에 의하면, 피복 단차성이 우수하고, 스루풋이 향상되고, 또한 저비용인 반도체장치를 제공할 수 있다.
또, 본 발명은, 상기의 반도체장치의 제조방법에 있어서, 본성막 공정보다도 초기성막 공정의 성막속도가 커지도록 하여 성막을 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
이 구성에 의하면, 피복 단차성이 우수하고, 스루풋이 향상되고, 또한 저비용인 반도체장치를 제공할 수 있다.
또, 본 발명은, 상기의 반도체장치의 제조방법에 있어서, 본성막 공정보다도 초기성막 공정의 성막 온도가 높아지도록, 또는 성막 압력이 높아지도록 하여 성막을 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
이 구성에 의하면, 피복 단차성이 우수하고, 스루풋이 향상되고, 또한 저비용인 반도체장치를 제공할 수 있다.
또, 본 발명은, 상기의 반도체장치의 제조방법에 있어서, 본성막 공정보다도 초기성막 공정의 루테늄원료 유량에 대한 산소함유가스 유량의 비가 커지도록 하여 성막을 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
이 구성에 의하면, 피복 단차성이 우수하고, 스루풋이 향상되고, 또한 저비용인 반도체장치를 제공할 수 있다.
또, 본 발명은, 상기의 반도체장치의 제조방법에 있어서, 초기성막 공정에서는, 온도 300 ∼ 350℃ 및 압력 667 ∼ 3999 ㎩ 의 범위에서 성막을 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
이 구성에 의하면, 피복 단차성이 더욱 우수하고, 스루풋이 향상되고, 또한 저비용인 반도체장치를 제공할 수 있다.
또, 본 발명은 상기 반도체장치의 제조방법에 있어서, 상기 루테늄액체원료는, 비스에틸시클로펜타디에닐루테늄인 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
삭제
또, 본 발명은 기판을 수용할 수 있는 하나의 반응실과, 상기 기판 상에 루테늄막 또는 산화루테늄막을 성막하기 위한 원료가스를 상기 반응실에 공급하는 가스 공급구와, 상기 원료가스를 상기 반응실로부터 배기하는 가스 배기구를 갖고, 상기 원료가스를 상기 가스 공급구로부터 기판을 향하여 공급하고, 열 CVD 법으로 상기 기판 상에 루테늄막 또는 산화루테늄막을 성막하고, 이어서 상기 루테늄막 또는 산화루테늄막을 베이스로 상기 루테늄막 또는 산화루테늄막의 성막과는 다른 성막 조건으로 상기 루테늄막을 또는 산화루테늄막보다 두꺼운 막두께의 루테늄막 또는 산화루테늄막을 열 CVD 법으로 성막하도록 한 것을 특징으로 하는 반도체 제조장치를 제공하는 것이다.
삭제
이 구성에 의하면, 피복 단차성이 우수하고, 스루풋이 향상되고, 또한 저비용으로 반도체장치를 제공할 수 있다.
(발명의 실시형태)
본 발명의 제조방법은, 루테늄액체원료를 기화한 가스와 산화함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 초기성막 공정과, 초기성막 공정에서 형성한 루테늄막 또는 산화루테늄막을 베이스로 루테늄막 또는 산화루테늄막을 성막하는 본성막 공정을 갖고 있다.
초기성막 공정에 있어서 퇴적지연이 발생하지 않는 조건으로 루테늄막 또는 산화루테늄막을 형성한다. 본성막 공정에서는, 초기성막 공정에서 형성된 루테늄막 또는 산화루테늄막 상에 성막하므로, 퇴적지연은 발생하지 않는다. 따라서, 피복 단차성이 양호한 조건으로 루테늄막 또는 산화루테늄막을 형성하면 퇴적지연을 발생하지 않으며, 피복 단차성이 양호한 루테늄막 또는 산화루테늄막을 형성할 수 있다.
초기성막 공정에서의 바람직한 성막 조건, 즉, 퇴적지연이 발생하지 않는 성막 조건으로서는, 온도 300 ∼ 350℃, 가장 바람직하게는 315℃, 압력 667 ㎩ ∼ 3999 ㎩ (5 Torr ∼ 30 Torr), 루테늄 액체원료 유량 0.01 ∼ 0.1 ccm, 산소함유가스 유량 500 ∼ 3000 sccm, 성막시간 30 ∼ 180 초, 보다 바람직하게는 30 ∼ 120 초가 예시된다. 또, 초기성막 공정에서의 상기 성막 조건을, 목적에 따라 적당히 결정하면, 루테늄막 또는 산화루테늄막의 어느 성막도 가능하다.
본성막 공정에서의 바람직한 성막 조건, 즉, 피복 단차성이 양호해지는 성막 조건으로서는, 온도 290 ∼ 330℃, 압력 67 ㎩ ∼ 1333 ㎩ (0.5 Torr ∼ 10 Torr), 루테늄 액체원료 유량 0.01 ∼ 0.1 ccm, 산소함유가스 유량 5 ∼ 200 sccm, 성막시간 60 ∼ 300 초가 예시된다. 또, 본성막 공정에서의 상기 성막 조건을 목적에 따라 적당히 결정하면, 루테늄막 또는 산화루테늄막의 어느 성막도 가능하다.
이상으로 설명한 초기성막 공정 및 본성막 공정의 타이밍 챠트와 프로세스 조건 (온도, 압력, 산소유량, 루테늄 액체원료 유량) 을, 도 7 에 나타낸다.
또한, 상기의 초기성막 공정 및 본성막 공정에서의 성막 조건은, 초기성막 공정보다도 본성막 공정이 피복 단차성이 양호해지도록, 즉 본성막 공정보다도 초기성막 공정이 성막속도가 커지도록, 또는 본성막 공정보다도 초기성막 공정이 온도가 높아지도록, 또는 압력이 높아지도록, 또는 루테늄 액체원료 유량에 대한 산소함유가스 유량의 비가 커지도록 설정하는 것이, 초기성막 공정에서의 퇴적지연의 방지, 본성막 공정에서의 피복 단차성향상의 관점에서 바람직하다. 또, 초기성막 공정과 본성막 공정은, 동일 반응실내에서 연속적으로 실시하는 것이 비용면, 즉, 스루풋, 설비비 등의 점에서 바람직하다.
초기성막 공정으로 형성되는 막두께는, 예를 들어 5 ∼ 15 ㎚ 이고, 본성막 공정에서 형성되는 막두께는, 예를 들어 10 ∼ 50 ㎚ 이 바람직하다.
또, 그 외의 조건은, 종래 공지의 열 CVD 법에서의 조건을 적당히 설정할 수 있다.
본 발명에서 루테늄막 또는 산화루테늄막 아래에 필요에 따라 형성되는 베이스막은, 특별히 제한되지 않지만, 예를 들어 SiO2, Si3N4, TiN, TiO2 , WN, Ta2O5, TiAlN, BST, 폴리실리콘 등을 들 수 있다.
본 발명에서 사용되는 루테늄액체원료는, 용도에 따라 여러가지 종류로부터 적당히 선택할 수 있지만, 예를 들어 비스에틸시클로펜타디에닐루테늄이 대표적이다. 또, 본 발명에서 사용되는 산소함유가스는, 용도에 따라 여러가지 종류로부터 적당히 선택할 수 있지만, 예를 들어, 산소 (O2), 오존 (O3) 이 대표적이다.
(실시예)
도 1 ∼ 4 는 초기성막 공정의 성막 조건과 본성막 공정후에 얻어진 루테늄막의 시트저항과의 관계를 나타낸다. 여기에서, 시트저항과 막두께는 반비례의 관계에 있고, 시트저항이 작을수록, 막두께는 두꺼워져, 퇴적지연이 발생하기 어려운 것으로 생각된다.
도 1 은, 초기성막 공정의 온도와, 본성막 공정후에 얻어진 루테늄막의 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00005
) 과의 관계를 설명하기 위한 도면이다. 도 1 에서, 초기성막 공정에서의 온도 이외의 성막 조건은, 압력 2527 ㎩ (19 Torr), 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 산소함유가스 (산소) 유량 1500 sccm, 성막시간 180 초로 하고, 또 성막의 베이스로서는 절연막인 SiO2 를 사용하였다. 초기성막 공정에서 얻은 막두께는, 5 ∼ 15 ㎚ 으로 설정하였다. 본성막 공정에서의 성막 조건은, 온도 300℃, 압력 67 ㎩ (0.5 Torr), 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 산소함유가스 (산소) 유량 160 sccm, 성막시간 240 초로 하였다. 본성막 공정에서 얻은 막두께는, 20 ∼ 30 ㎚ 으로 설정하였다 (실험은 복수의 막두께에 대하여 행하였다).
도 1 로부터, 본성막 공정보다도 초기성막 공정이 온도가 높아지도록 성막 조건을 설정하면, 시트저항이 작아지는 점에서 퇴적지연이 개선되는 것을 알 수 있다.
도 2 는 초기성막 공정의 압력과, 본성막 공정후에 얻어진 루테늄막의 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00006
) 과의 관계를 설명하기 위한 도면이다. 도 2 에 있어서, 초기성막 공정에서의 압력이외의 성막 조건은, 온도 300℃, 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 산소함유가스 (산소) 유량 1500 sccm, 성막시간 180 초로 하고, 또 성막의 베이스로서는 절연막인 SiO2 를 사용하였다. 초기성막 공정에서 얻은 막두께는, 5 ∼ 15 ㎚ 으로 설정하였다. 본성막 공정에서의 성막 조건은, 온도 300℃, 압력 67 ㎩ (0.5 Torr), 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 산소함유가스 (산소) 유량 160 sccm, 성막시간 240 초로 하였다. 본성막 공정에서 얻은 막두께는, 20 ∼ 30 ㎚ 으로 설정하였다 (실험은 복수의 막두께에 대하여 행하였다). 또한, 도면 중, 압력이 10 Torr 인 시점에서, 범위 초과 (Range over) 로 되어 있으나, 이것은, 시트저항이 너무 커 측정불가능한 것을 나타내고 있다. 다시 말하면, 퇴적지연이 현저하여, 막이 거의 형성되고 있지 않은 것을 나타내고 있다.
도 2 로부터, 본성막 공정보다도 초기성막 공정이 압력이 보다 높아지도록 성막 조건을 설정하면, 시트저항이 작아지는 점에서 퇴적지연이 개선되는 것을 알 수 있다.
도 3 은, 초기성막 공정의 산소함유가스 (산소) 유량과, 본성막 공정후에 얻어진 루테늄막의 시트저항 (Rs ; Ω/
Figure 112006004741624-pat00007
) 과의 관계를 설명하기 위한 도면이다. 도 3 에 있어서, 초기성막 공정에서의 산소유량이외의 성막 조건은, 온도 300℃, 압력 2527 ㎩ (19 Torr), 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 성막시간 180 초로 하고, 또 성막의 베이스로서는 절연막인 SiO2 를 사용하였다. 초기성막 공정에서 얻은 막두께는, 5 ∼ 15 ㎚ 으로 설정하였다. 본성막 공정에서의 성막 조건은, 온도 300℃, 압력 67 ㎩ (0.5 Torr), 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 산소함유가스 (산소) 유량 160 sccm, 성막시간 240 초로 하였다. 본성막 공정에서 얻은 막두께는, 20 ∼ 30 ㎚ 으로 설정하였다 (실험은 복수의 막두께에 대하여 행하였다). 또한, 도면 중, 산소유량이 300 sccm 인 시점에서, 범위 초과로 되어 있으나, 이것은, 시트저항이 너무 커 측정불가능한 것을 나타내고 있다. 다시 말하면, 퇴적지연이 현저하여, 막이 거의 형성되고 있지 않은 것을 나타내고 있다.
도 3 으로부터, 본성막 공정보다도 초기성막 공정의 산소함유가스 (산소) 유량이 보다 많아지도록 성막 조건을 설정하면, 시트저항이 작아지는 점에서 퇴적지연이 개선되는 것을 알 수 있다.
도 4 는, 초기성막 공정의 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량과, 본성막 공정후에 얻어진 루테늄 막의 시트저항 (Rs; Ω/
Figure 112006004741624-pat00008
) 과의 관계를 설명하기 위한 도면이다. 도 4 에서, 초기성막 공정에서의 루테늄 액체원료 유량 이외의 성막 조건은, 온도 300℃, 압력 2527 ㎩ (19 Torr), 산소함유가스 (산소) 유량 1500 sccm, 성막시간 180 초로 하고, 또 성막의 베이스로서는 절연막인 SiO2 를 사용하였다. 초기성막 공정에서 얻은 막두께는, 5 ∼ 15 ㎚ 에 설정하였다. 본성막 공정에서의 성막 조건은, 온도 300℃, 압력 67 ㎩ (0.5 Torr), 루테늄액체원료 (비스에틸시클로펜타디에닐루테늄) 유량 0.066 ccm, 산소함유가스 (산소) 유량 160 sccm, 성막시간 240 초로 하였다. 본성막 공정에서 얻은 막두께는 20 ∼ 30 ㎚ 으로 설정하였다 (실험은, 복수의 막두께에 대하여 행하였다).
도 4 로부터, 초기성막 공정의 루테늄액체 원료유량이 본성막 공정과 동등 또는 그 이하로 되도록 성막 조건을 설정하면, 시트저항이 작아지는 점에서 퇴적지연이 개선되는 것을 알 수 있다.
또한, 도 3, 도 4 로부터, 본성막 공정보다도 초기성막 공정이, 루테늄원료유량에 대한 산소함유가스 (산소) 유량의 비가 커지도록 성막 조건을 설정하면, 시트저항이 작아지는 점에서, 퇴적지연이 개선되는 것을 알 수 있다.
또한, 도 1 ∼ 도 4 의 어느 경우에서도, 성막공정에서 형성된 루테늄막의 피복 단차성은 애스펙트비 4 에서 90% 이상을 얻고 있고, 또 표면 모폴로지도 양호한 것으로 되어 있다.
도 5 는 본 발명에서 이용가능한 열 CVD 장치의 일례를 설명하기 위한 도면이다. 도 5 에서, 기판 (1) 은 반송로봇 (도시생략) 에 의해, 게이트밸브 (2) 를 통하여 히터를 구비한 기판홀더 (3) 상에 설치된다. 히터는 승강장치에 의해 정해진 위치까지 상승하고, 기판 (1) 을 일정시간 가열, 반응실 (4) 내의 압력을 원하는 값으로 안정시킨 후, 기판 상에 루테늄막 또는 산화루테늄막을 성막하기 위한 원료가스를 공급구 (5) 로부터 도입하고, 가스 배기구 (6) 로부터 배기하여, 열 CVD 법으로 초기성막 공정 및 본성막 공정을 행한다. 또한, 각 공정에서의 온도, 압력, 산소유량, 루테늄 액체원료 유량의 제어는, 각각 온도제어수단 (8), 압력제어수단 (9), 산소유량제어수단 (10), 루테늄 액체원료 유량제어수단 (11) 에 의해 상술의 원하는 성막 조건이 되도록 제어한다. 본성막 공정이 완료되면, 반송로봇에 의해 기판 (1) 을 반출한다.
도 6 은 본 발명의 제조방법을 사용하여 형성된 루테늄막 또는 산화루테늄막을 포함하는 DRAM 의 일부를 나타낸 단면도이다.
도 6 에 나타낸 바와 같이, 실리콘기판 (61) 의 표면에 다수의 트랜지스터형성영역을 분리형성하는 필드산화막 (62) 이 형성되고, 실리콘기판 (61) 의 표면부에 소스전극 (63), 드레인전극 (64) 이 형성되고, 소스전극 (63) 과 드레인전극 (64) 과의 사이에 게이트절연막 (65) 을 통하여 워드선을 겸한 게이트전극 (66) 이 형성되고, 게이트절연막 (65) 상에 층간절연막 (67) 이 형성되며, 층간절연막 (67) 에 콘택트홀 (68) 이 형성되고, 콘택트홀 (68) 내의 소스전극 (63) 에 접속된 플러그전극 (75) 및 배리어메탈 (69) 이 형성되고, 층간절연막 (67) 상에 층간절연막 (70) 이 형성되고, 층간절연막 (70) 에 콘택트홀 (71) 이 형성되고, 층간절연막 (70) 및 콘택트홀 (71) 내에 루테늄으로 이루어지고, 또한 배리어메탈 (69) 과 접속된 용량하부전극 (72) 이 형성되고, 용량하부전극 (72) 상에 Ta2O5 로 이루어지는 용량절연막 (73) 이 형성되고, 용량절연막 (73) 상에 루테늄, 또는 티탄나이트라이드 등으로 이루어지는 용량상부전극 (74) 이 형성되어 있다. 즉, 이 DRAM 에 있어서는 MOS 트랜지스터의 소스전극 (63) 에 커패시터 셀이 접속되어 있다.
다음으로, 도 6 에 나타낸 DRAM 의 제조방법에 대하여 설명한다. 먼저, 실리콘기판 (61) 의 표면의 트랜지스터 형성영역의 주위에 LOCOS 법에 의해 필드산화막 (62) 을 형성한다. 다음에, 트랜지스터형성영역에 게이트절연막 (65) 을 통하여 게이트전극 (66) 을 형성한다. 다음에, 필드산화막 (62), 게이트전극 (66) 을 마스크로 하는 이온주입법에 의해 실리콘기판 (61) 의 표면에 불순물을 도입하여, 자기정합적으로 소스전극 (63), 드레인전극 (64) 을 형성한다. 다음에, 게이트전극 (66) 을 절연막으로 덮은 후, 층간절연막 (67) 을 형성한다. 층간절연막 (67) 에 소스전극 (63) 을 노출하는 콘택트홀 (68) 을 형성하고, 콘택트홀 (68) 내에 플러그전극 (75) 및 배리어메탈 (69) 을 형성한다. 다음에, 층간절연막 (67) 상에 층간절연막 (70) 을 형성하고, 층간절연막 (70) 에 배리어메탈 (69) 을 노출하는 콘택트홀 (71) 을 형성한다. 다음에, 층간절연막 (70) 및 콘택트홀 (71) 내에, 본 발명의 제조방법에 의해 형성된 루테늄막 또는 루테늄막을 퇴적하고, 루테늄막의 패터닝을 행함으로써, 용량하부전극 (72) 을 형성한다. 다음에, 용량하부전극 (72) 상에 Ta2O5 로 이루어지는 용량절연막 (73) 을 형성하고, 용량절연막 (73) 상에 루테늄, 또는 티탄나이트라이드 등으로 이루어지는 용량상부전극 (74) 을 형성한다.
본 발명에 의하면, 피복 단차성이 우수하고, 또한 저비용으로 대량 생산이 가능한 반도체장치를 제조할 수 있는 방법 및 장치가 제공된다.

Claims (17)

  1. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 포함하는 반도체 장치의 제조방법으로서,
    상기 성막하는 공정은,
    초기성막 공정과, 상기 초기성막 공정과는 다른 성막 조건으로 상기 초기성막 공정으로 형성한 막보다 두껍게 성막하는 본성막 공정을 갖고,
    상기 초기성막 공정과 상기 본성막 공정은 동일 반응실내에서 연속하여 실시되는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 갖는 반도체 장치의 제조방법에 있어서,
    상기 성막하는 공정은, 초기성막 공정과, 상기 초기성막 공정과는 다른 성막 조건으로 상기 초기성막 공정에서 형성한 막보다 두껍게 성막하는 본성막 공정을 갖고,
    상기 초기성막 공정과 본성막 공정은 열 CVD 법에 의해 동일 반응실내에서 연속하여 실시되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 삭제
  4. 제 1 항에 있어서,
    본성막 공정보다도 초기성막 공정측의 성막속도가 커지도록 하여 성막을 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1 항에 있어서,
    본성막 공정보다도 초기성막 공정측의 성막 온도가 높아지도록 또는 성막 압력이 높아지도록 하여 성막을 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1 항에 있어서,
    본성막 공정보다도 초기성막 공정측의 루테늄원료 유량에 대한 산소함유가스 유량의 비가 커지도록 하여 성막을 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제 1 항에 있어서,
    초기성막 공정에서는 온도 300 ∼ 350℃ 및 압력 667 ∼ 3999 ㎩ 의 범위에서 성막을 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 루테늄액체원료는 비스에틸시클로펜타디에닐루테늄인 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 삭제
  10. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 갖고,
    상기 성막하는 공정은, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 초기성막 공정과,
    상기 초기성막 공정에 있어서 형성한 막을 베이스로 하여 상기 초기성막 공정에서 형성한 막보다 두꺼운 막두께의 루테늄막 또는 산화루테늄막을 성막하는 본성막 공정을 갖고,
    상기 본성막 공정보다도 상기 초기성막 공정 쪽이 성막속도가 커지도록 하여 성막을 실시함과 함께, 상기 초기성막 공정과 상기 본성막 공정을 동일 반응실내에서 연속하여 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 갖고,
    상기 성막하는 공정은, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 초기성막 공정과,
    상기 초기성막 공정에 있어서 형성한 막을 베이스로 하여 상기 초기성막 공정에서 형성한 막보다 두꺼운 막두께의 루테늄막 또는 산화루테늄막을 성막하는 본성막 공정을 갖고,
    상기 본성막 공정보다도 상기 초기성막 공정 쪽이 성막온도가 높아지도록, 또한 성막압력이 높아지도록, 또한 루테늄원료 유량에 대한 산소함유가스 유량의 비가 커지도록 하여 성막을 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 갖고,
    상기 성막하는 공정은, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 초기성막 공정과,
    상기 초기성막 공정에 있어서 형성한 막을 베이스로 하여 상기 초기성막 공정에서 형성한 막보다 두꺼운 막두께의 루테늄막 또는 산화루테늄막을 성막하는 본성막 공정을 갖고,
    상기 본성막 공정과 상기 초기성막 공정의 성막온도를 동일하게 함과 함께, 상기 본성막 공정보다 상기 초기성막 공정 쪽이 성막압력이 높아지도록, 또한 루테늄원료 유량에 대한 산소함유가스 유량의 비가 커지도록 하여 성막을 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 제 8 항에 있어서,
    상기 루테늄액체원료는 비스에틸시클로펜타디에닐루테늄인 것을 특징으로 하는 반도체 장치의 제조방법.
  14. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막을 성막하는 공정을 갖고,
    상기 성막하는 공정은, 기판 상에 루테늄막을 성막하는 초기성막 공정과,
    상기 초기성막 공정에 있어서 형성한 막을 베이스로 하여 상기 초기성막 공정에서 형성한 막보다 두꺼운 막두께의 루테늄막을 성막하는 본성막 공정을 갖고,
    상기 본성막 공정보다도 상기 초기성막 공정 쪽이 성막속도가 커지도록 하여 성막을 실시함과 함께, 상기 초기성막 공정과 상기 본성막 공정을 동일 반응실내에서 연속하여 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  15. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막을 성막하는 공정을 갖고,
    상기 성막하는 공정은, 기판 상에 루테늄막을 성막하는 초기성막 공정과,
    상기 초기성막 공정에 있어서 형성한 막을 베이스로 하여 상기 초기성막 공정에서 형성한 막보다 두꺼운 막두께의 루테늄막을 성막하는 본성막 공정을 갖고,
    상기 본성막 공정보다도 상기 초기성막 공정 쪽이 성막온도가 높아지도록, 또는 성막압력이 높아지도록, 또한 루테늄원료 유량에 대한 산소함유가스 유량의 비가 커지도록 하여 성막을 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 루테늄액체원료를 기화한 가스와 산소함유가스를 사용하여, 기판 상에 루테늄막을 성막하는 공정을 갖고,
    상기 성막하는 공정은, 기판 상에 루테늄막을 성막하는 초기성막 공정과,
    상기 초기성막 공정에 있어서 형성한 막을 베이스로 하여 상기 초기성막 공정에서 형성한 막보다 두꺼운 막두께의 루테늄막을 성막하는 본성막 공정을 갖고,
    상기 본성막 공정과 상기 초기성막 공정의 성막온도를 동일하게 함과 함께, 상기 본성막 공정보다 상기 초기성막 공정 쪽이 성막압력이 높아지도록, 또한 루테늄원료 유량에 대한 산소함유가스 유량의 비가 커지도록 하여 성막을 실시하는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제 14 항에 있어서,
    상기 루테늄액체원료는 비스에틸시클로펜타디에닐루테늄인 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020010011966A 2000-03-31 2001-03-08 반도체장치의 제조방법 및 반도체 제조장치 KR100769513B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000099754 2000-03-31
JP2000-99754 2000-03-31
JP2001-24360 2001-01-31
JP2001024360A JP4034518B2 (ja) 2000-03-31 2001-01-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010094961A KR20010094961A (ko) 2001-11-03
KR100769513B1 true KR100769513B1 (ko) 2007-10-23

Family

ID=26589271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010011966A KR100769513B1 (ko) 2000-03-31 2001-03-08 반도체장치의 제조방법 및 반도체 제조장치

Country Status (4)

Country Link
US (1) US6548404B2 (ko)
JP (1) JP4034518B2 (ko)
KR (1) KR100769513B1 (ko)
TW (1) TW516125B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
JP2002134715A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100434489B1 (ko) * 2001-03-22 2004-06-05 삼성전자주식회사 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법
KR20030003329A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 루테늄박막의 화학적기상증착 방법
KR100443356B1 (ko) * 2001-12-29 2004-08-09 주식회사 하이닉스반도체 루테늄막의 단원자층 증착법
JP4770145B2 (ja) 2003-10-07 2011-09-14 東京エレクトロン株式会社 成膜方法及び成膜装置
KR100613388B1 (ko) * 2004-12-23 2006-08-17 동부일렉트로닉스 주식회사 다마신법을 이용한 구리 배선층을 갖는 반도체 소자 및 그형성 방법
KR100707668B1 (ko) * 2005-12-27 2007-04-13 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 적층 구조 및 그 제조 방법
KR100953736B1 (ko) 2009-07-27 2010-04-19 주식회사 아토 증착 장치 및 반도체 소자의 제조 방법
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163131A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 酸化ルテニウム膜の形成方法および半導体装置の製造方法
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794680A (ja) 1993-09-22 1995-04-07 Fujitsu Ltd 半導体装置の製造方法
JP3905977B2 (ja) * 1998-05-22 2007-04-18 株式会社東芝 半導体装置の製造方法
JPH11354751A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置，半導体装置の製造方法および半導体製造装置
US6180164B1 (en) * 1998-10-26 2001-01-30 Delco Electronics Corporation Method of forming ruthenium-based thick-film resistors
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US6380080B2 (en) * 2000-03-08 2002-04-30 Micron Technology, Inc. Methods for preparing ruthenium metal films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172772B1 (ko) * 1995-05-17 1999-03-30 김주용 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
JPH10163131A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 酸化ルテニウム膜の形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001345285A (ja) 2001-12-14
TW516125B (en) 2003-01-01
KR20010094961A (ko) 2001-11-03
US6548404B2 (en) 2003-04-15
JP4034518B2 (ja) 2008-01-16
US20010026963A1 (en) 2001-10-04

Similar Documents

Publication Publication Date Title
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
KR100769513B1 (ko) 반도체장치의 제조방법 및 반도체 제조장치
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001203338A (ja) 誘電体膜としてＴａ２Ｏ５薄膜を用いるＴａ２Ｏ５キャパシターの製造方法
JP4406784B2 (ja) 半導体メモリ素子のキャパシタの製造方法
JP2008022021A (ja) 半導体装置の製造方法
US6326259B1 (en) Method of manufacturing a capacitor in a semiconductor device
US20010036703A1 (en) Method of manufacturing capacitor of semiconductor device
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
US20020001893A1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100406546B1 (ko) 캐패시터의 제조 방법
KR20030019890A (ko) 반도체장치의 제조방법 및 반도체 제조장치
KR100401525B1 (ko) 캐패시터 및 그 제조방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100353540B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
US20030054636A1 (en) Method for manufacturing a semiconductor device and method for processing substrate
KR100646921B1 (ko) 커패시터 제조 방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100417860B1 (ko) 캐패시터 형성방법
KR100686688B1 (ko) 루테늄 박막 형성 방법
KR100474592B1 (ko) 캐패시터 형성 방법
KR20030050052A (ko) 캐패시터 및 그 제조방법
KR20010114049A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 13