JP2003031588A - 薄膜半導体装置の製造方法および表示装置の製造方法 - Google Patents
薄膜半導体装置の製造方法および表示装置の製造方法Info
- Publication number
- JP2003031588A JP2003031588A JP2001219304A JP2001219304A JP2003031588A JP 2003031588 A JP2003031588 A JP 2003031588A JP 2001219304 A JP2001219304 A JP 2001219304A JP 2001219304 A JP2001219304 A JP 2001219304A JP 2003031588 A JP2003031588 A JP 2003031588A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- titanium
- manufacturing
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 微細化に優位でかつ配線とのコンタクト抵抗
が安定でありながらもＩｄｓ特性に優れた薄膜トランジ
スタの製造方法を提供する。 【解決手段】 基板１上に形成された薄膜トランジスタ
６を覆う第２絶縁膜４および第３絶縁膜７に、薄膜トラ
ンジスタ６のシリコン薄膜層３に達成する接続孔８を形
成し、接続孔８の内壁を覆う状態で第３絶縁膜７上にチ
タン系材料膜１１を成膜する。次いで、窒素ガス雰囲気
中において熱処理を施すことによって、チタン系材料膜
１１を表面側から窒化させて窒化膜１２を形成する。こ
の際、窒素ガス雰囲気中に水素ガスを添加して熱処理を
行う。その後、窒化膜１２上に配線材料膜を成膜し、こ
れをパターニングすることによって配線１５を形成す
る。
が安定でありながらもＩｄｓ特性に優れた薄膜トランジ
スタの製造方法を提供する。 【解決手段】 基板１上に形成された薄膜トランジスタ
６を覆う第２絶縁膜４および第３絶縁膜７に、薄膜トラ
ンジスタ６のシリコン薄膜層３に達成する接続孔８を形
成し、接続孔８の内壁を覆う状態で第３絶縁膜７上にチ
タン系材料膜１１を成膜する。次いで、窒素ガス雰囲気
中において熱処理を施すことによって、チタン系材料膜
１１を表面側から窒化させて窒化膜１２を形成する。こ
の際、窒素ガス雰囲気中に水素ガスを添加して熱処理を
行う。その後、窒化膜１２上に配線材料膜を成膜し、こ
れをパターニングすることによって配線１５を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に薄膜トラ
ンジスタを設けてなる薄膜半導体装置の製造方法および
薄膜トランジスタに有機ＥＬ素子を接続させてなる表示
装置の製造方法に関する。
ンジスタを設けてなる薄膜半導体装置の製造方法および
薄膜トランジスタに有機ＥＬ素子を接続させてなる表示
装置の製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタ（thin film transist
or）を用いた駆動回路を有する表示装置においては、画
像表示の高精彩化が進展の進展に伴い、駆動回路を構成
する薄膜トランジスタのさらなる微細化が要求されてい
る。
or）を用いた駆動回路を有する表示装置においては、画
像表示の高精彩化が進展の進展に伴い、駆動回路を構成
する薄膜トランジスタのさらなる微細化が要求されてい
る。
【０００３】ところで、薄膜トランジスタを備えた薄膜
半導体装置においては、薄膜トランジスタのシリコン薄
膜層に接続させるプラグ材料として、加工が容易であ
り、かつシリコンとの安定したコンタクトが実現できる
ことを理由として、アルミニウム合金系の材料が用いら
れてきた。しかし、アルミニウムとシリコンとの反応性
が非常に高いため、プラグ形成の際には、コンタクト部
分に幅広のＡｌ−Ｓｉ反応層が形成されることになる。
このため、形成されるＡｌ−Ｓｉ反応層の幅よりもシリ
コン薄膜層におけるソース・ドレイン幅が広くなるよう
に、薄膜トランジスタを設計する必要があり、これが薄
膜トランジスタの微細化を制限する要因になっていた。
半導体装置においては、薄膜トランジスタのシリコン薄
膜層に接続させるプラグ材料として、加工が容易であ
り、かつシリコンとの安定したコンタクトが実現できる
ことを理由として、アルミニウム合金系の材料が用いら
れてきた。しかし、アルミニウムとシリコンとの反応性
が非常に高いため、プラグ形成の際には、コンタクト部
分に幅広のＡｌ−Ｓｉ反応層が形成されることになる。
このため、形成されるＡｌ−Ｓｉ反応層の幅よりもシリ
コン薄膜層におけるソース・ドレイン幅が広くなるよう
に、薄膜トランジスタを設計する必要があり、これが薄
膜トランジスタの微細化を制限する要因になっていた。
【０００４】また、接続孔の底部に露出させたシリコン
薄膜層表面の自然酸化膜の制御も困難であり、自然酸化
膜が厚い部分ではコンタクト抵抗が大きく、一方、自然
酸化膜が薄い部分では過剰なＡｌ−Ｓｉ反応が発生する
ことになる。このため、コンタクト抵抗を一定の値にす
ることが著しく困難であった。
薄膜層表面の自然酸化膜の制御も困難であり、自然酸化
膜が厚い部分ではコンタクト抵抗が大きく、一方、自然
酸化膜が薄い部分では過剰なＡｌ−Ｓｉ反応が発生する
ことになる。このため、コンタクト抵抗を一定の値にす
ることが著しく困難であった。
【０００５】そこで、チタンやチタン系合金などのチタ
ン系材料や、これらのチタン系材料の窒化物をバリアメ
タルとして用いることで、シリコン薄膜層内へのアルミ
ニウムの拡散およびＡｌ−Ｓｉ反応層の拡大を防止する
技術が提案され、実施されている。
ン系材料や、これらのチタン系材料の窒化物をバリアメ
タルとして用いることで、シリコン薄膜層内へのアルミ
ニウムの拡散およびＡｌ−Ｓｉ反応層の拡大を防止する
技術が提案され、実施されている。
【０００６】
【発明が解決しようとする課題】ところが、バリアメタ
ルとしてチタン系材料を用いた場合には、チタン自体が
水素を著しく吸蔵する物質である。このため、シリコン
薄膜層中の水素がチタン系合金からなるバリアメタルに
吸収されてシリコン薄膜層中の水素が消失し、薄膜トラ
ンジスタの電流（Ｉｄｓ）特性を著しく劣化させると行
った問題が発生する。
ルとしてチタン系材料を用いた場合には、チタン自体が
水素を著しく吸蔵する物質である。このため、シリコン
薄膜層中の水素がチタン系合金からなるバリアメタルに
吸収されてシリコン薄膜層中の水素が消失し、薄膜トラ
ンジスタの電流（Ｉｄｓ）特性を著しく劣化させると行
った問題が発生する。
【０００７】特に、有機ＥＬ素子の駆動回路に薄膜トラ
ンジスタを用いた表示装置においては、発光素子である
有機ＥＬ素子が電流駆動であるため、薄膜トランジスタ
のＩｄｓが劣化すると、有機ＥＬ素子の輝度が低下し、
安定した表示を行うことができなくなる。
ンジスタを用いた表示装置においては、発光素子である
有機ＥＬ素子が電流駆動であるため、薄膜トランジスタ
のＩｄｓが劣化すると、有機ＥＬ素子の輝度が低下し、
安定した表示を行うことができなくなる。
【０００８】また、バリアメタルとしてチタン系材料の
窒化物を用いる場合には、先ず、チタン系材料膜を形成
し、このチタン系材料膜を窒素ガス雰囲気中において熱
処理することによって窒化させている。ところが、この
熱処理の際には、チタン系材料膜の窒化とともに、シリ
コン薄膜層中の水素がチタン系材料膜に吸収されてしま
う。このため、チタン系材料をバリアメタルとして用い
る場合と同様の問題が生じる。
窒化物を用いる場合には、先ず、チタン系材料膜を形成
し、このチタン系材料膜を窒素ガス雰囲気中において熱
処理することによって窒化させている。ところが、この
熱処理の際には、チタン系材料膜の窒化とともに、シリ
コン薄膜層中の水素がチタン系材料膜に吸収されてしま
う。このため、チタン系材料をバリアメタルとして用い
る場合と同様の問題が生じる。
【０００９】これを防止する方法として、反応性スパッ
タのような成膜方法によってチタン系材料の窒化物を直
接成膜する方法もあるが、このような方法では均一な膜
質の窒化物膜を得ることは著しく困難である。
タのような成膜方法によってチタン系材料の窒化物を直
接成膜する方法もあるが、このような方法では均一な膜
質の窒化物膜を得ることは著しく困難である。
【００１０】そこで、本発明は、安定した特性の薄膜ト
ランジスタを得ることが可能な薄膜半導体装置の製造方
法、およびこの方法を適用することで安定した表示が可
能な有機ＥＬ素子を有する表示装置の製造方法を提供す
ることを目的とする。
ランジスタを得ることが可能な薄膜半導体装置の製造方
法、およびこの方法を適用することで安定した表示が可
能な有機ＥＬ素子を有する表示装置の製造方法を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の本発明の薄膜半導体装置の製造方法は、次のように行
うことを特徴としている。先ず、基板上に形成された薄
膜トランジスタを覆う絶縁膜に、当該薄膜トランジスタ
のシリコン薄膜層に達成する接続孔を形成し、当該接続
孔の内壁を覆う状態で前記絶縁膜上にチタン系材料膜を
成膜する。その後、窒素ガス雰囲気中において熱処理を
施すことによって、チタン系材料膜を表面側から窒化さ
せて窒化膜を形成する。そして、特にこの際、窒素ガス
雰囲気中に水素ガスを添加する。以上の後、窒化膜上に
配線材料膜を成膜する。
の本発明の薄膜半導体装置の製造方法は、次のように行
うことを特徴としている。先ず、基板上に形成された薄
膜トランジスタを覆う絶縁膜に、当該薄膜トランジスタ
のシリコン薄膜層に達成する接続孔を形成し、当該接続
孔の内壁を覆う状態で前記絶縁膜上にチタン系材料膜を
成膜する。その後、窒素ガス雰囲気中において熱処理を
施すことによって、チタン系材料膜を表面側から窒化さ
せて窒化膜を形成する。そして、特にこの際、窒素ガス
雰囲気中に水素ガスを添加する。以上の後、窒化膜上に
配線材料膜を成膜する。
【００１２】また本発明は、上述した工程を行い、さら
に配線材料および窒化膜さらにはチタン系材料膜をパタ
ーニングしてなる配線に接続させて、有機ＥＬ素子を形
成する表示装置の製造方法でもある。
に配線材料および窒化膜さらにはチタン系材料膜をパタ
ーニングしてなる配線に接続させて、有機ＥＬ素子を形
成する表示装置の製造方法でもある。
【００１３】以上のような製造方法によれば、窒素ガス
雰囲気中における熱処理によってチタン系材料膜を窒化
させる際に、窒素ガス雰囲気中に水素ガスを添加するこ
とにより、熱処理雰囲気中からチタン系材料膜に対して
水素が供給される。このため、この熱処理の際に、シリ
コン薄膜層からチタン系材料膜への水素の吸い上げを抑
えることができる。したがって、チタン系材料膜を窒化
させたバリアメタルを備えた薄膜半導体装置において、
薄膜トランジスタのシリコン薄膜層中における水素濃度
が確保され、薄膜トランジスタのＩｄｓ特性が良好に保
たれる。
雰囲気中における熱処理によってチタン系材料膜を窒化
させる際に、窒素ガス雰囲気中に水素ガスを添加するこ
とにより、熱処理雰囲気中からチタン系材料膜に対して
水素が供給される。このため、この熱処理の際に、シリ
コン薄膜層からチタン系材料膜への水素の吸い上げを抑
えることができる。したがって、チタン系材料膜を窒化
させたバリアメタルを備えた薄膜半導体装置において、
薄膜トランジスタのシリコン薄膜層中における水素濃度
が確保され、薄膜トランジスタのＩｄｓ特性が良好に保
たれる。
【００１４】
【発明の実施の形態】以下、本発明の製造方法を適用し
た実施の形態を、図面に基づいてその工程順に詳細に説
明する。尚、以下の実施形態においては、薄膜半導体装
置の製造方法を説明し、これに引き続いて表示装置の製
造方法を説明する。
た実施の形態を、図面に基づいてその工程順に詳細に説
明する。尚、以下の実施形態においては、薄膜半導体装
置の製造方法を説明し、これに引き続いて表示装置の製
造方法を説明する。
【００１５】先ず、図１（１）に示すように、石英ガラ
ス、透明性結晶化ガラス等の絶縁性を有する基板１上
に、第１絶縁膜２を介してシリコン薄膜層３を形成す
る。この際、先ず、高密度プラズマＣＶＤ法等の低温プ
ロセスにより、第１絶縁膜２上にポリシリコン膜または
アモルファスシリコン膜等のシリコン薄膜を、４０ｎｍ
程度の膜厚で形成する。次いで、このシリコン薄膜上
に、リソグラフィー法によってレジストパターンを形成
し、このレジストパターンをマスクに用いたエッチング
によってシリコン薄膜をパターニングする。これによっ
て、所望の形状のシリコン薄膜３を得る。尚、このシリ
コン薄膜層３は、アモルファスシリコンやポリシリコン
からなるものに限定されることはなく、公知の方法によ
って形成される単結晶シリコン膜であっても良い。ま
た、以降の工程におけるパターニングは、例えば上述し
たレジストパターンをマスクに用いたエッチングによる
こととする。
ス、透明性結晶化ガラス等の絶縁性を有する基板１上
に、第１絶縁膜２を介してシリコン薄膜層３を形成す
る。この際、先ず、高密度プラズマＣＶＤ法等の低温プ
ロセスにより、第１絶縁膜２上にポリシリコン膜または
アモルファスシリコン膜等のシリコン薄膜を、４０ｎｍ
程度の膜厚で形成する。次いで、このシリコン薄膜上
に、リソグラフィー法によってレジストパターンを形成
し、このレジストパターンをマスクに用いたエッチング
によってシリコン薄膜をパターニングする。これによっ
て、所望の形状のシリコン薄膜３を得る。尚、このシリ
コン薄膜層３は、アモルファスシリコンやポリシリコン
からなるものに限定されることはなく、公知の方法によ
って形成される単結晶シリコン膜であっても良い。ま
た、以降の工程におけるパターニングは、例えば上述し
たレジストパターンをマスクに用いたエッチングによる
こととする。
【００１６】次に、プラズマＣＶＤ法などにより、窒化
シリコン膜と酸化シリコン膜とを順次積層し、これによ
ってシリコン薄膜層３を覆う状態で、第１絶縁膜２上に
第２絶縁膜４を形成する。この第２絶縁膜４は、薄膜ト
ランジスタのゲート絶縁膜となる。
シリコン膜と酸化シリコン膜とを順次積層し、これによ
ってシリコン薄膜層３を覆う状態で、第１絶縁膜２上に
第２絶縁膜４を形成する。この第２絶縁膜４は、薄膜ト
ランジスタのゲート絶縁膜となる。
【００１７】その後、第２絶縁膜４上に、シリコン薄膜
層３に積層させる状態で、ゲート電極５を形成する。こ
の際、例えば、モリブデン／タンタル（Ｍｏ／Ｔａ）合
金等の金属材料からなる導電膜を、厚さ３００から４０
０ｎｍ程度にスパッタ成膜し、この導電膜をパターニン
グすることによって、ゲート電極５を形成する。
層３に積層させる状態で、ゲート電極５を形成する。こ
の際、例えば、モリブデン／タンタル（Ｍｏ／Ｔａ）合
金等の金属材料からなる導電膜を、厚さ３００から４０
０ｎｍ程度にスパッタ成膜し、この導電膜をパターニン
グすることによって、ゲート電極５を形成する。
【００１８】その後、このゲート電極５を覆う状態で、
第２絶縁膜４上に第３絶縁膜７を形成する。次いで、第
３絶縁膜７および第２絶縁膜４に、ゲート電極５脇のシ
リコン薄膜層３部分をそれぞれ露出させる状態で、接続
孔８を形成する。
第２絶縁膜４上に第３絶縁膜７を形成する。次いで、第
３絶縁膜７および第２絶縁膜４に、ゲート電極５脇のシ
リコン薄膜層３部分をそれぞれ露出させる状態で、接続
孔８を形成する。
【００１９】次に、イオン注入法などの接続孔８からの
不純物拡散によって、接続孔８の底部のシリコン膜膜層
３にソース・ドレイン領域３ａを形成する。これによ
り、基板１上に、トップゲート型の薄膜トランジスタ６
が形成される。尚、この接続孔８を形成した状態におい
ては、接続孔８の底面を構成するシリコン薄膜層３のソ
ース・ドレイン領域３ａ表面に自然酸化膜９が形成され
た状態となる。
不純物拡散によって、接続孔８の底部のシリコン膜膜層
３にソース・ドレイン領域３ａを形成する。これによ
り、基板１上に、トップゲート型の薄膜トランジスタ６
が形成される。尚、この接続孔８を形成した状態におい
ては、接続孔８の底面を構成するシリコン薄膜層３のソ
ース・ドレイン領域３ａ表面に自然酸化膜９が形成され
た状態となる。
【００２０】以上の後、図１（２）に示すように、接続
孔８の内壁を凹状態で、チタン系材料膜１１を形成す
る。このチタン系材料膜１１は、チタンや、チタンに対
して他の金属を添加してなるチタン系合金からなり、こ
こではチタン膜からなることとする。このチタン系材料
膜１１の成膜は、膜厚および膜質の面内均一性に優れた
スパッタ法によって行われることとする。また、このチ
タン系材料膜１１の膜厚は、バリアメタルとして必要と
される耐熱性、バリアメタルとしての加工性、およびこ
こで必要とされる薄膜トランジスタ６のトランジスタ特
性によって適宜選択されるが、ここでは一例として５０
ｎｍに設定されることとする。
孔８の内壁を凹状態で、チタン系材料膜１１を形成す
る。このチタン系材料膜１１は、チタンや、チタンに対
して他の金属を添加してなるチタン系合金からなり、こ
こではチタン膜からなることとする。このチタン系材料
膜１１の成膜は、膜厚および膜質の面内均一性に優れた
スパッタ法によって行われることとする。また、このチ
タン系材料膜１１の膜厚は、バリアメタルとして必要と
される耐熱性、バリアメタルとしての加工性、およびこ
こで必要とされる薄膜トランジスタ６のトランジスタ特
性によって適宜選択されるが、ここでは一例として５０
ｎｍに設定されることとする。
【００２１】そして次の図２（１）を用いて説明する工
程が、本発明に特有の工程となる。すなわち、ここで
は、前述の工程で形成したチタン系材料膜１１に対し
て、窒素ガス（Ｎ2）雰囲気中において熱処理を施す。
この際、窒素ガス雰囲気に対して水素ガス（Ｈ2）を添
加して熱処理を行うこととする。そして、チタン系材料
膜１１の表面層を窒化させて窒化膜１２を形成する。ま
たこの熱処理によって、接続孔８の底部においては、チ
タン系材料膜１１とその下層のシリコン薄膜層３とを反
応させ、チタン系材料膜１１の下層部分をシリサイド化
させてシリサイド膜１３を形成する。
程が、本発明に特有の工程となる。すなわち、ここで
は、前述の工程で形成したチタン系材料膜１１に対し
て、窒素ガス（Ｎ2）雰囲気中において熱処理を施す。
この際、窒素ガス雰囲気に対して水素ガス（Ｈ2）を添
加して熱処理を行うこととする。そして、チタン系材料
膜１１の表面層を窒化させて窒化膜１２を形成する。ま
たこの熱処理によって、接続孔８の底部においては、チ
タン系材料膜１１とその下層のシリコン薄膜層３とを反
応させ、チタン系材料膜１１の下層部分をシリサイド化
させてシリサイド膜１３を形成する。
【００２２】上記熱処理においては、水素ガスの濃度が
３atms％〜５atms％の範囲になるように、窒素ガス雰囲
気中に水素ガスを添加する。この際、例えば、基板１が
配置された熱処理炉内の窒素ガス雰囲気中に、上記濃度
範囲で水素ガスが添加されるように、熱処理炉内の窒素
ガスおよび水素ガスの供給量を調整しながら熱処理を行
うこととする。
３atms％〜５atms％の範囲になるように、窒素ガス雰囲
気中に水素ガスを添加する。この際、例えば、基板１が
配置された熱処理炉内の窒素ガス雰囲気中に、上記濃度
範囲で水素ガスが添加されるように、熱処理炉内の窒素
ガスおよび水素ガスの供給量を調整しながら熱処理を行
うこととする。
【００２３】また、熱処理を施す際には、窒素ガス雰囲
気を２５℃／分よりも速い昇温速度で熱処理温度に昇温
する。このような昇温速度の範囲で窒素ガス雰囲気の急
速加熱を行うことによって、シリコン薄膜層３からチタ
ン系材料膜１１への水素の吸蔵速度よりも、チタン系材
料膜１１のシリサイド化速度が速くなるように熱処理を
進める。またこの際、基板１への熱処理の影響を考慮し
た場合、昇温速度を８０℃／分以下とすることが好まし
い。さらに、この際の熱処理温度は、２５０℃〜４２０
℃の範囲、好ましくは３５０℃付近に設定されることと
する。熱処理温度を２５０℃以上とすることで、チタン
系材料膜１１におけるチタンの窒化を十分に進めること
が可能になる。また、熱処理温度を４２０℃以下とする
ことで、薄膜トランジスタ６の特性および基板１への影
響を排除した熱処理を行うことができる。
気を２５℃／分よりも速い昇温速度で熱処理温度に昇温
する。このような昇温速度の範囲で窒素ガス雰囲気の急
速加熱を行うことによって、シリコン薄膜層３からチタ
ン系材料膜１１への水素の吸蔵速度よりも、チタン系材
料膜１１のシリサイド化速度が速くなるように熱処理を
進める。またこの際、基板１への熱処理の影響を考慮し
た場合、昇温速度を８０℃／分以下とすることが好まし
い。さらに、この際の熱処理温度は、２５０℃〜４２０
℃の範囲、好ましくは３５０℃付近に設定されることと
する。熱処理温度を２５０℃以上とすることで、チタン
系材料膜１１におけるチタンの窒化を十分に進めること
が可能になる。また、熱処理温度を４２０℃以下とする
ことで、薄膜トランジスタ６の特性および基板１への影
響を排除した熱処理を行うことができる。
【００２４】また、所定の熱処理温度に達してからの熱
処理時間は、チタン系材料膜１１の膜厚と熱処理温度と
によって適宜選択されることとする。この際、接続孔８
の底部に位置するチタン系材料膜１１部分において、そ
の上層を窒化させて窒化膜１２を形成する一方その下層
をシリサイド化してシリサイド膜１３を形成し、この部
分にチタン系材料膜１１部分が残らない程度に十分な熱
処理時間が設定されることが好ましい。このような一例
として、成膜されたチタン系材料膜１１の膜厚が５０ｎ
ｍであり、熱処理温度を３５０℃に設定した場合には、
熱処理時間は６０分に設定される。
処理時間は、チタン系材料膜１１の膜厚と熱処理温度と
によって適宜選択されることとする。この際、接続孔８
の底部に位置するチタン系材料膜１１部分において、そ
の上層を窒化させて窒化膜１２を形成する一方その下層
をシリサイド化してシリサイド膜１３を形成し、この部
分にチタン系材料膜１１部分が残らない程度に十分な熱
処理時間が設定されることが好ましい。このような一例
として、成膜されたチタン系材料膜１１の膜厚が５０ｎ
ｍであり、熱処理温度を３５０℃に設定した場合には、
熱処理時間は６０分に設定される。
【００２５】以上のようにしてチタン系材料膜１１の熱
処理を行い、その上層に窒化膜１２を形成した後、図２
（２）に示すように、このチタン系材料膜１１の表面層
に形成された窒化膜１２を介して薄膜トランジスタ６の
ソース・ドレイン領域３ａに接続された配線１５を形成
する。この配線１５は、例えば、窒化膜１２上にアルミ
ニウム膜を成膜し、このアルミニウム膜と窒化膜１２お
よび窒化チタン系材料膜１１とをパターニングすること
によって形成される。
処理を行い、その上層に窒化膜１２を形成した後、図２
（２）に示すように、このチタン系材料膜１１の表面層
に形成された窒化膜１２を介して薄膜トランジスタ６の
ソース・ドレイン領域３ａに接続された配線１５を形成
する。この配線１５は、例えば、窒化膜１２上にアルミ
ニウム膜を成膜し、このアルミニウム膜と窒化膜１２お
よび窒化チタン系材料膜１１とをパターニングすること
によって形成される。
【００２６】以上によって、薄膜トランジスタ６とこれ
に接続させた配線１５を形成して薄膜半導体装置を得
る。
に接続させた配線１５を形成して薄膜半導体装置を得
る。
【００２７】この薄膜半導体装置は、例えば表示装置の
駆動回路として用いられる。図３には、このような薄膜
半導体装置で構成された駆動回路を有する表示装置の断
面図を示す。この表示装置は、有機ＥＬ素子を発光素子
として用いたものである。この表示装置の製造は、以上
説明した薄膜半導体装置の製造工程に引き続き、次のよ
うな工程を行う。
駆動回路として用いられる。図３には、このような薄膜
半導体装置で構成された駆動回路を有する表示装置の断
面図を示す。この表示装置は、有機ＥＬ素子を発光素子
として用いたものである。この表示装置の製造は、以上
説明した薄膜半導体装置の製造工程に引き続き、次のよ
うな工程を行う。
【００２８】先ず、上述の図１および図２を用いて説明
した工程によって薄膜半導体装置を形成した後、この基
板１上に平坦化絶縁膜３１を形成し、この平坦化絶縁膜
３１に、配線１５に達する接続孔３２を形成する。
した工程によって薄膜半導体装置を形成した後、この基
板１上に平坦化絶縁膜３１を形成し、この平坦化絶縁膜
３１に、配線１５に達する接続孔３２を形成する。
【００２９】その後、平坦化絶縁膜３１上に、接続孔３
２を介して配線１５に接続された下部電極３３を陽極
（または陰極）として形成する。尚、ここで形成する表
示装置が基板１側から表示光を取り出す透過型である場
合には、この下部電極３３は透明材料によって形成され
ることとする。
２を介して配線１５に接続された下部電極３３を陽極
（または陰極）として形成する。尚、ここで形成する表
示装置が基板１側から表示光を取り出す透過型である場
合には、この下部電極３３は透明材料によって形成され
ることとする。
【００３０】次に、この下部電極３３の周縁を覆う絶縁
膜３４をパターン形成する。また、この絶縁膜３４上に
は、ここでの図示を省略した補助配線をパターン形成し
ても良い。
膜３４をパターン形成する。また、この絶縁膜３４上に
は、ここでの図示を省略した補助配線をパターン形成し
ても良い。
【００３１】その後、絶縁膜３４から露出した下部電極
３３上に、下部電極３３の露出面を完全に覆う状態で有
機ＥＬ層３６をパターン形成する。この有機ＥＬ層３６
は、少なくとも有機発光層を含む複数の有機層からな
り、基板１の上方に配置したマスク（図示省略）上から
の蒸着によって、絶縁膜３４の開口部に形成される。
３３上に、下部電極３３の露出面を完全に覆う状態で有
機ＥＬ層３６をパターン形成する。この有機ＥＬ層３６
は、少なくとも有機発光層を含む複数の有機層からな
り、基板１の上方に配置したマスク（図示省略）上から
の蒸着によって、絶縁膜３４の開口部に形成される。
【００３２】以上の後、有機ＥＬ層３６および絶縁膜３
４を覆う状態で、また補助電極を形成した場合にはこの
補助電極に接続させた状態で、ベタ膜状の上部電極３７
を陰極として成膜する。尚、下部電極３３が陰極として
形成されている場合には、この上部電極３７は陽極とし
て形成されることとする。さらに、ここで形成する表示
装置が基板１と反対側から表示光を取り出す上面発光型
である場合には、この上部電極３７は透明材料によって
形成されることとする。
４を覆う状態で、また補助電極を形成した場合にはこの
補助電極に接続させた状態で、ベタ膜状の上部電極３７
を陰極として成膜する。尚、下部電極３３が陰極として
形成されている場合には、この上部電極３７は陽極とし
て形成されることとする。さらに、ここで形成する表示
装置が基板１と反対側から表示光を取り出す上面発光型
である場合には、この上部電極３７は透明材料によって
形成されることとする。
【００３３】以上のようにして、陽極（下部電極３３）
と陰極（上部電極３７）との間に有機ＥＬ層３６を挟持
してなる有機ＥＬ素子３８を、薄膜トランジスタ６が形
成された基板１上に形成する。そして、この有機ＥＬ素
子３８を覆う状態で、上部電極３７上に封止層３８を形
成し、薄膜トランジスタ６に接続された有機ＥＬ素子３
８を有する表示装置を完成させる。
と陰極（上部電極３７）との間に有機ＥＬ層３６を挟持
してなる有機ＥＬ素子３８を、薄膜トランジスタ６が形
成された基板１上に形成する。そして、この有機ＥＬ素
子３８を覆う状態で、上部電極３７上に封止層３８を形
成し、薄膜トランジスタ６に接続された有機ＥＬ素子３
８を有する表示装置を完成させる。
【００３４】以上説明した製造方法によれば、図２
（１）を用いて説明した窒素ガス雰囲気中における熱処
理によってチタン系材料膜１１を窒化させる際に、窒素
ガス雰囲気中に水素ガスを添加することにより、熱処理
雰囲気中からチタン系材料膜１１に対して水素が供給さ
れる。このため、この熱処理の際に、シリコン薄膜層３
からチタン系材料膜１１への水素の吸い上げを抑えるこ
とができる。したがって、薄膜トランジスタ６のシリコ
ン薄膜層３中における水素濃度が確保され、薄膜トラン
ジスタ６の電流特性（Ｉｄｓ特性）が良好に保たれる。
（１）を用いて説明した窒素ガス雰囲気中における熱処
理によってチタン系材料膜１１を窒化させる際に、窒素
ガス雰囲気中に水素ガスを添加することにより、熱処理
雰囲気中からチタン系材料膜１１に対して水素が供給さ
れる。このため、この熱処理の際に、シリコン薄膜層３
からチタン系材料膜１１への水素の吸い上げを抑えるこ
とができる。したがって、薄膜トランジスタ６のシリコ
ン薄膜層３中における水素濃度が確保され、薄膜トラン
ジスタ６の電流特性（Ｉｄｓ特性）が良好に保たれる。
【００３５】この結果、バリアメタルとして窒化膜を設
けることで、シリコン薄膜層３と配線１５のアルミニウ
ムとの反応を抑えて微細化を達成し、かつシリコン薄膜
層３と配線１５との間の安定したコンタクト抵抗を確保
しつつも、Ｉｄｓ特性に優れた薄膜トランジスタを有す
る薄膜半導体装置を得ることとが可能になる。
けることで、シリコン薄膜層３と配線１５のアルミニウ
ムとの反応を抑えて微細化を達成し、かつシリコン薄膜
層３と配線１５との間の安定したコンタクト抵抗を確保
しつつも、Ｉｄｓ特性に優れた薄膜トランジスタを有す
る薄膜半導体装置を得ることとが可能になる。
【００３６】図４は、窒化膜１２を形成する工程におけ
る水素ガスの添加量と、形成された薄膜トランジスタの
Ｉｄｓとの関係を示すグラフである。尚、ここでは、水
素ガスが添加された窒素ガス雰囲気を、急速加熱（昇温
速度を５０℃／分）した場合と、徐々に加熱（昇温速度
を２℃／分）した場合とに関して、水素ガスの添加量と
Ｉｄｓとの関係を示した。また、Ｉｄｓは、バリアメタ
ルを設けずに形成した薄膜トランジスタのＩｄｓに対す
る相対比として示した。
る水素ガスの添加量と、形成された薄膜トランジスタの
Ｉｄｓとの関係を示すグラフである。尚、ここでは、水
素ガスが添加された窒素ガス雰囲気を、急速加熱（昇温
速度を５０℃／分）した場合と、徐々に加熱（昇温速度
を２℃／分）した場合とに関して、水素ガスの添加量と
Ｉｄｓとの関係を示した。また、Ｉｄｓは、バリアメタ
ルを設けずに形成した薄膜トランジスタのＩｄｓに対す
る相対比として示した。
【００３７】このグラフに示すように、水素添加量が３
atms％〜５atms％の範囲では、窒素ガス雰囲気の昇温速
度によらず、バリアメタルなしの薄膜トランジスタの５
割〜１０割程度にＩｄｓを保たれることが確認された。
また、この水素添加量の範囲では、窒素ガス雰囲気の昇
温速度が高い方が、Ｉｄｓが高い薄膜トランジスタが得
られることが確認された。
atms％〜５atms％の範囲では、窒素ガス雰囲気の昇温速
度によらず、バリアメタルなしの薄膜トランジスタの５
割〜１０割程度にＩｄｓを保たれることが確認された。
また、この水素添加量の範囲では、窒素ガス雰囲気の昇
温速度が高い方が、Ｉｄｓが高い薄膜トランジスタが得
られることが確認された。
【００３８】また、引き続き図３を用いて説明したよう
に、薄膜トランジスタ６に接続させる状態で有機ＥＬ素
子３８を形成することで、この有機ＥＬ素子３８はＩｄ
ｓが高い値に保たれた薄膜トランジスタ６によって電流
駆動されることになり、Ｉｄｓの劣化による輝度の低下
を防止することができる。
に、薄膜トランジスタ６に接続させる状態で有機ＥＬ素
子３８を形成することで、この有機ＥＬ素子３８はＩｄ
ｓが高い値に保たれた薄膜トランジスタ６によって電流
駆動されることになり、Ｉｄｓの劣化による輝度の低下
を防止することができる。
【００３９】この結果、ある程度の輝度を確保しつつ
も、上述したように薄膜トランジスタの微細化によって
画素サイズの微細化を達成でき、高精細な表示が可能な
表示装置を得ることができる。
も、上述したように薄膜トランジスタの微細化によって
画素サイズの微細化を達成でき、高精細な表示が可能な
表示装置を得ることができる。
【００４０】尚、上述した実施形態においては、薄膜ト
ランジスタがトップゲート型である場合を説明した。し
かし、本発明の薄膜半導体装置の製造方法および表示装
置の製造方法は、薄膜トランジスタがボトムゲート型で
ある場合にも同様に適用可能であり、同様の効果を得る
ことができる。
ランジスタがトップゲート型である場合を説明した。し
かし、本発明の薄膜半導体装置の製造方法および表示装
置の製造方法は、薄膜トランジスタがボトムゲート型で
ある場合にも同様に適用可能であり、同様の効果を得る
ことができる。
【００４１】
【発明の効果】以上説明したように、本発明の薄膜半導
体装置の製造方法によれば、薄膜トランジスタを構成す
るシリコン薄膜層上のチタン系材料膜を窒化させて窒化
膜を形成する際に、窒素ガス雰囲気中に水素ガスを添加
する構成をとしたことで、チタン系材料膜へのシリコン
薄膜層からの水素の吸蔵を防止して、シリコン薄膜層中
における水素濃度を確保し、薄膜トランジスタの電流特
性（Ｉｄｓ特性）を良好に保つことができる。この結
果、チタン系材料膜を窒化させた窒化膜をバリアメタル
として備えつつも、Ｉｄｓ特性に優れた薄膜トランジス
タを有する薄膜半導体装置を得ることとが可能になる。
この半導体装置は、バリアメタルとして窒化膜が設けら
れたものであるため、シリコン薄膜層とこれに接続され
る配線材料（アルミニウム）との反応が抑えられて微細
化を達成することができ、かつ配線とシリコン薄膜層と
の安定したコンタクト抵抗を確保することができる。
体装置の製造方法によれば、薄膜トランジスタを構成す
るシリコン薄膜層上のチタン系材料膜を窒化させて窒化
膜を形成する際に、窒素ガス雰囲気中に水素ガスを添加
する構成をとしたことで、チタン系材料膜へのシリコン
薄膜層からの水素の吸蔵を防止して、シリコン薄膜層中
における水素濃度を確保し、薄膜トランジスタの電流特
性（Ｉｄｓ特性）を良好に保つことができる。この結
果、チタン系材料膜を窒化させた窒化膜をバリアメタル
として備えつつも、Ｉｄｓ特性に優れた薄膜トランジス
タを有する薄膜半導体装置を得ることとが可能になる。
この半導体装置は、バリアメタルとして窒化膜が設けら
れたものであるため、シリコン薄膜層とこれに接続され
る配線材料（アルミニウム）との反応が抑えられて微細
化を達成することができ、かつ配線とシリコン薄膜層と
の安定したコンタクト抵抗を確保することができる。
【００４２】また本発明の表示装置の製造方法によれ
ば、上述のようにして形成されたＩｄｓ特性に優れた薄
膜トランジスタに対して、有機ＥＬ素子を接続させるこ
とで、薄膜トランジスタのＩｄｓの劣化による有機ＥＬ
素子の輝度の低下を防止することができる。この結果、
ある程度の輝度を確保しつつも、薄膜トランジスタの微
細化によって画素サイズの微細化を達成でき、高精細な
表示が可能な表示装置を得ることができる。
ば、上述のようにして形成されたＩｄｓ特性に優れた薄
膜トランジスタに対して、有機ＥＬ素子を接続させるこ
とで、薄膜トランジスタのＩｄｓの劣化による有機ＥＬ
素子の輝度の低下を防止することができる。この結果、
ある程度の輝度を確保しつつも、薄膜トランジスタの微
細化によって画素サイズの微細化を達成でき、高精細な
表示が可能な表示装置を得ることができる。
【図１】実施形態における薄膜半導体装置の製造を示す
断面工程図（その１）である。
断面工程図（その１）である。
【図２】実施形態における薄膜半導体装置の製造を示す
断面工程図（その２）である。
断面工程図（その２）である。
【図３】実施形態における薄膜半導体装置を備えた表示
装置の製造を説明するための断面図である。
装置の製造を説明するための断面図である。
【図４】熱処理における水素ガスの添加量と薄膜トラン
ジスタのＩｄｓとの関係を示すグラフである。
ジスタのＩｄｓとの関係を示すグラフである。
１…基板、３…シリコン薄膜層、４…第２絶縁膜、６…
薄膜トランジスタ、７…第３絶縁膜、８…接続孔、１１
…チタン系材料膜、１２…窒化膜、１５…配線、３８…
有機ＥＬ素子
薄膜トランジスタ、７…第３絶縁膜、８…接続孔、１１
…チタン系材料膜、１２…窒化膜、１５…配線、３８…
有機ＥＬ素子
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｂ 33/10 Ｈ０１Ｌ 29/78 ６１６Ｕ
33/14 21/88 Ｒ
Ｆターム(参考） 3K007 AB11 AB17 EB00 FA01 FA03
4M104 AA09 BB14 CC01 DD26 DD79
DD84 DD86 DD89 FF18 FF22
GG09
5C094 AA05 AA21 BA03 BA29 CA19
DA14 DA15 DB04 EA04 EA07
EB02
5F033 HH08 HH18 HH33 JJ08 JJ18
JJ27 JJ33 KK04 KK05 MM08
MM13 NN06 NN07 PP15 QQ37
QQ58 QQ65 QQ70 QQ73 QQ78
VV15 WW03 WW04
5F110 AA14 CC02 CC07 CC08 DD02
DD03 DD11 DD12 EE06 FF02
FF03 FF09 GG02 GG12 GG13
GG15 GG25 GG45 HJ13 HL01
HL03 HL05 HL12 HL23 HL26
NN02
Claims (5)
- 【請求項１】 基板上に形成された薄膜トランジスタを
覆う絶縁膜に、当該薄膜トランジスタのシリコン薄膜層
に達成する接続孔を形成し、当該接続孔の内壁を覆う状
態で前記絶縁膜上にチタン系材料膜を成膜する工程と、 窒素ガス雰囲気中において熱処理を施すことによって、
前記チタン系材料膜を表面側から窒化させて窒化膜を形
成する工程と、 前記窒化膜上に配線材料膜を成膜する工程とを行う薄膜
半導体装置の製造方法において、 前記窒化膜を形成する工程では、前記窒素ガス雰囲気中
に水素ガスを添加することを特徴とする薄膜半導体装置
の製造方法。 - 【請求項２】 請求項１記載の薄膜半導体装置の製造方
法において、 前記熱処理を施す際の窒素ガス雰囲気中には、前記水素
ガスが３atms％〜５atms％の割合で添加されることを特
徴とする薄膜半導体装置の製造方法。 - 【請求項３】 請求項１記載の薄膜半導体装置の製造方
法において、 前記熱処理を施す際には、前記窒素ガス雰囲気を２５℃
／分よりも速い昇温速度で所定の熱処理温度に昇温する
ことを特徴とする薄膜半導体装置の製造方法。 - 【請求項４】 請求項１記載の薄膜半導体装置の製造方
法において、 前記熱処理は、前記窒素ガス雰囲気を２５０℃〜４２０
℃の熱処理温度に昇温して行われることを特徴とする薄
膜半導体装置の製造方法。 - 【請求項５】 基板上に形成された薄膜トランジスタを
覆う絶縁膜に、当該薄膜トランジスタのシリコン薄膜層
に達成する接続孔を形成し、当該接続孔の内壁を覆う状
態で前記絶縁膜上にチタン系材料膜を成膜する工程と、 窒素ガス雰囲気中において熱処理を施すことによって、
前記チタン系材料膜を表面側から窒化させて窒化膜を形
成する工程と、 前記窒化膜上に配線材料膜をする工程と、 前記配線材料およびチタン系材料膜をパターニングして
なる配線に接続させて有機ＥＬ素子を形成する工程とを
行う表示装置の製造方法において、 前記窒化膜を形成する工程では、前記窒素ガス雰囲気中
に水素ガスを添加することを特徴とする表示装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219304A JP4650656B2 (ja) | 2001-07-19 | 2001-07-19 | 薄膜半導体装置の製造方法および表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219304A JP4650656B2 (ja) | 2001-07-19 | 2001-07-19 | 薄膜半導体装置の製造方法および表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031588A true JP2003031588A (ja) | 2003-01-31 |
| JP4650656B2 JP4650656B2 (ja) | 2011-03-16 |
Family
ID=19053326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001219304A Expired - Fee Related JP4650656B2 (ja) | 2001-07-19 | 2001-07-19 | 薄膜半導体装置の製造方法および表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4650656B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004288780A (ja) * | 2003-03-20 | 2004-10-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2004304167A (ja) * | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
| US7317206B2 (en) | 2003-03-12 | 2008-01-08 | Samsung Sdi Co., Ltd. | Conductive elements for thin film transistors used in a flat panel display |
| US7342177B2 (en) | 2003-02-04 | 2008-03-11 | Seiko Epson | Wiring board, electro-optical device and electronic instrument |
| JP2009239252A (ja) * | 2008-03-27 | 2009-10-15 | Samsung Sdi Co Ltd | 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置 |
| JP2011124561A (ja) * | 2009-11-13 | 2011-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| CN107039382A (zh) * | 2016-02-02 | 2017-08-11 | 英飞凌科技股份有限公司 | 功率半导体器件负载端子 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176732A (ja) * | 1993-10-29 | 1995-07-14 | Nkk Corp | Ｍｉｓ電界効果型トランジスタの製造方法 |
| JPH08181325A (ja) * | 1994-12-27 | 1996-07-12 | Sharp Corp | 半導体素子の製造方法および表示装置用基板の製造方法 |
| JPH08248442A (ja) * | 1995-03-13 | 1996-09-27 | Toshiba Corp | 液晶表示装置 |
| JPH10106974A (ja) * | 1996-10-01 | 1998-04-24 | Tokyo Electron Ltd | チタン膜及びチタンナイトライド膜の連続成膜方法 |
| JP2001093598A (ja) * | 1999-07-22 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | コンタクト構造および半導体装置 |
| JP2001131741A (ja) * | 1999-10-29 | 2001-05-15 | Sony Corp | 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法 |
-
2001
- 2001-07-19 JP JP2001219304A patent/JP4650656B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176732A (ja) * | 1993-10-29 | 1995-07-14 | Nkk Corp | Ｍｉｓ電界効果型トランジスタの製造方法 |
| JPH08181325A (ja) * | 1994-12-27 | 1996-07-12 | Sharp Corp | 半導体素子の製造方法および表示装置用基板の製造方法 |
| JPH08248442A (ja) * | 1995-03-13 | 1996-09-27 | Toshiba Corp | 液晶表示装置 |
| JPH10106974A (ja) * | 1996-10-01 | 1998-04-24 | Tokyo Electron Ltd | チタン膜及びチタンナイトライド膜の連続成膜方法 |
| JP2001093598A (ja) * | 1999-07-22 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | コンタクト構造および半導体装置 |
| JP2001131741A (ja) * | 1999-10-29 | 2001-05-15 | Sony Corp | 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342177B2 (en) | 2003-02-04 | 2008-03-11 | Seiko Epson | Wiring board, electro-optical device and electronic instrument |
| US7317206B2 (en) | 2003-03-12 | 2008-01-08 | Samsung Sdi Co., Ltd. | Conductive elements for thin film transistors used in a flat panel display |
| US8110748B2 (en) | 2003-03-20 | 2012-02-07 | Toshiba Mobile Display Co., Ltd. | Wiring, display device and method of manufacturing the same |
| JP2004304167A (ja) * | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
| US7919392B2 (en) | 2003-03-20 | 2011-04-05 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2004288780A (ja) * | 2003-03-20 | 2004-10-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2009239252A (ja) * | 2008-03-27 | 2009-10-15 | Samsung Sdi Co Ltd | 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置 |
| US9006729B2 (en) | 2009-11-13 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011124561A (ja) * | 2009-11-13 | 2011-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2016201559A (ja) * | 2009-11-13 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN107039382A (zh) * | 2016-02-02 | 2017-08-11 | 英飞凌科技股份有限公司 | 功率半导体器件负载端子 |
| JP2017175117A (ja) * | 2016-02-02 | 2017-09-28 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 電力用半導体素子の負荷端子 |
| US10079217B2 (en) | 2016-02-02 | 2018-09-18 | Infineon Technologies Ag | Power semiconductor device load terminal |
| JP2019054249A (ja) * | 2016-02-02 | 2019-04-04 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 電力用半導体素子の負荷端子 |
| CN107039382B (zh) * | 2016-02-02 | 2019-07-12 | 英飞凌科技股份有限公司 | 功率半导体器件负载端子 |
| US11315892B2 (en) | 2016-02-02 | 2022-04-26 | Infineon Technologies Ag | Power semiconductor device load terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4650656B2 (ja) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4650656B2 (ja) | 薄膜半導体装置の製造方法および表示装置の製造方法 | |
| KR20070080836A (ko) | 금속 실리사이드 형성 방법 및 반도체 장치의 제조 방법 | |
| JP3316027B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2003068757A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH08321613A (ja) | 半導体装置の製造方法 | |
| JP2001093853A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| US6893982B2 (en) | Method for forming a thin film, methods for forming a gate electrode and transistor using the same, and a gate electrode manufactured using the same | |
| JPH07221097A (ja) | 半導体装置およびその製造方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JPH0864828A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07263686A (ja) | 半導体装置の製造方法 | |
| JP2001185506A (ja) | 半導体装置の製造方法 | |
| KR100414025B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| US7732272B2 (en) | Method of manufacturing semiconductor element | |
| JP3068277B2 (ja) | 半導体膜の形成方法 | |
| JPH04266031A (ja) | 半導体装置の製造方法 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JPH09186113A (ja) | シリサイド膜の形成方法及びシリサイド膜を有する半導体素子の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| KR100313088B1 (ko) | 트랜지스터의게이트형성방법 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 | |
| JPH10223561A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080710 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |