TW200425239A - Wiring, display device and method of manufacturing the same - Google Patents

Wiring, display device and method of manufacturing the same Download PDF

Info

Publication number
TW200425239A
TW200425239A TW093106559A TW93106559A TW200425239A TW 200425239 A TW200425239 A TW 200425239A TW 093106559 A TW093106559 A TW 093106559A TW 93106559 A TW93106559 A TW 93106559A TW 200425239 A TW200425239 A TW 200425239A
Authority
TW
Taiwan
Prior art keywords
layer
metal
wiring
copper
diffusion preventing
Prior art date
Application number
TW093106559A
Other languages
English (en)
Inventor
Hiroki Nakamura
Original Assignee
Adv Lcd Tech Dev Ct Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adv Lcd Tech Dev Ct Co Ltd filed Critical Adv Lcd Tech Dev Ct Co Ltd
Publication of TW200425239A publication Critical patent/TW200425239A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200425239 五、發明說明（l) 發明背景 、本方去係關於一種佈線，其被使用於如由液晶顯示裝 置或半導體裝置如ULSI所表示的顯示裝置，及係關於其製 造方法。 一般，佈線及電極，其由鋁（A丨）或其合金所形成，被 主要用於由LS I或ULS I所表示的半導體裝置。然而，銅 (Cu)具較A1的電阻為低的電阻及對電子遷移及應力遷移的 局阻力。因為此種狀況，銅做為下一個時代的佈線及電極 之材料的使用正在根據小型化的進步及操作速度的改良被 研究’此已產生在近年來所達到的整合度之改良的結果。 而且’在由如液晶顯示裝置所表示的顯示裝置之領 域、’，如在半導體裝置的領域中具低電阻的佈線之需求已藉 由伴隨該顯示面積的放大的佈線長度的增加，及藉由具各 f功能如驅動器電路裝置及裝置於其的像素内的記憶體的 單晶片裝置的發展已被增加。 f由使用PEP(照相蝕刻方法）的遮罩技術，其被稱為 光微影，與钱刻技術如RIE(反應性離子蝕刻）的簡單組合 形成佈線的達到銅的微細加工是困難的。更特定言之，σ 鹵化物具較鋁_化物顯著為低的蒸氣壓，及因而該銅2 物較不會蒸發，所以，在使用蝕刻技術如RIE的情況下， 各種問題產生，例如必須在2〇〇至3 〇〇〇c的環境下進行該蝕 刻方法。亦必須製備由Si〇2或SiNx所形成的遮罩以取 般光致抗蝕劑遮罩。 因為此種情況，可能使用揭示於日本專利揭示
第6頁 200425239 五、發明說明（2) (1(〇1^1)號碼20 0 1 -1 8 9295及日本專利揭示號碼1 1 — 1 355〇4 的一般稱的鑲肷方法π。在揭示於這些先前出版物的鑲嵌 方法中，具所欲佈線圖案的佈線溝槽事先形成於在基板上 开> 成的絕緣體膜内’接著’薄銅層以一種方式形成於該絕 緣體膜的整個表面上以藉由各種方法的任一個如使用濺鍍 方法的Ρ V D (物理氣相沉積）方法、金屬電鍍方法、及使用 有機金屬化合物材料的CVD(化學氣相沉積）方法填充該佈 線溝槽、。而且，拋光方法如CMP(化學機械拋光）方法或回 姓方法被施用於薄銅層直到位於該薄銅層下方的該絕緣體 膜被暴露於外界以形成由單獨埋藏於該佈線溝槽的銅所形 成的佈線圖案。 然而，该習知技術，包括於上文引用的揭示於日本專 利揭示號碼200 1 - 1 8 92 95及日本專利揭示號碼η — 1 355〇4的 技術產生嚴重問題，如於下文指出。 特定而言，於上文引用的該習知鑲嵌方法需要至少溝 槽形成步驟以形成該佈線被埋藏的溝槽、膜形成步驟以形 成連接該上方及下方電極的佈線圖案及貫孔（塞）、光微影 f驟、蝕刻步驟、及膜形成步驟以形成拋光中止層，此^ 得該製造方法為複雜的，其增加製造成本。 。亦應注意為降低該佈線的電阻，必須放大該佈線的截 面區段面積’然而，在使用具大縱橫比，亦即具小的寬度 或直徑及大的深度的溝槽或貫孔之情況下，以整合度的限 制的觀點’銅的埋藏本質被降低。而且、包含於該習知镶 鼓方法的CMP步驟，其中薄銅層形成於該基板的整個表面
第7頁 200425239 五、發明說明（3) --- 上，之後為移除該銅膜的不欲部份，需要紀錄處理時間以 降低該產出。 而且，允許加工具直徑為12吋或更多的大的半導體晶 ^之大的CMP裝置已被發展。然而，製造裝置尚未被置於 實際用途’當其成為使用大於上文所引用的該半導體晶圓 的玻璃基板之顯示裝置，及在如表面平坦度為不令人滿意 的。 在顯示裝置的情況下，如在裝設於大的液晶顯示裝置 ^大的基板（顯示螢幕），其必然可能藉由利用CMP方法或 藉由#刻的整個表面的拋光以移除該薄鋼層的不欲部份， 然而，被用做佈線使用的該薄鋼層部份的面積為朴常小 的，與玻璃基板的面積相較。換言之，形成於包括溝槽圖 案的该絕緣體膜的大部分該薄銅層被移除，及被佈置。其 顯示銅（其為昂貴材料）的利用效率為非常低的，造成該顯 示裝置的高製造成本。 發明概要 本發明目的為提供一種佈線、顯示裝置及其製造方· 法，其使得可能形成由具低電阻材料所製造的金屬佈線於 大型基板上’、以消除在形成該佈線的該佈線材料之廢棄 物，及藉由減少製造方法步驟的數目降低該製造成^了 根據本發明的第一方向，其意欲達到上文所指出目 的，在此方面提供了佈線及電極，其包括形成於基板上的 第一金屬擴散防止層、形成於該第一金屬擴散防止層的金 屬種晶層、形成於該金屬種晶層的金屬佈線層、及覆蓋經
200425239 五、發明說明（4) 曝光表面的第二金屬擴散防止層，該經曝光表面包括由該 金屬種晶層及該金屬佈線層所組成的多層結構的側表面， 其中該金屬種晶層及該金屬佈線層係由該第一金屬擴散防 止層及該第二金屬擴散防止層所圍繞。 根據本發明的第二方向’提供使用如上定義的該佈線 及該電極之顯示裝置。 根據本發明的第三方向，提供形成佈線及電極之方 法，其包括形成第一金屬擴散防止層於基板上、形成金屬 種晶層於該第一金屬擴散防止層上、形成具預先決定圖案 的金屬佈線層於該金屬種晶層上、至少蝕刻位於聯結至該 金屬佈線層的區域外的該金屬種晶層的區域、蝕刻位於聯 結至該金屬種晶層的區域外的該第一金屬擴散防止層的區 域、及以一種方式形成第二金屬擴散防止層以覆蓋包括該 金屬佈線層、該金屬種晶層及該第一金屬擴散防止層的側 表面之該暴露區域。 而且，根據本發明的第四方向，提供使用由上述訂定 方法所形成的佈線及電極製造顯示裝置的方法。 另一種電路元件或一部份的另一種電路元件要被插入 於該基板及該第一金屬擴散防止層之間為可能的。 該佈線及包括被於上文訂定的特定佈線的該顯示裝置 由形成圖案於該金屬種晶層’接著為藉由無電金屬電鐘方 法或金屬電鍍方法根據圖案選擇性地形成金屬佈線層及接 著移除位於聯結至該金屬佈線層的區域外的該金屬種晶層 的不欲部份而被製造。在由此製造的該佈線及該顯示裝置
200425239
中，銅的擴散在後續熱處理步驟（其在由該金屬擴 層所圍繞的佈線之後進行）中被防止，此外，該佈線= 擇性地直接形成於該基板或在形成該基板的該 不需使用該CMP方法。 八Μ午而 該基板被用作下方層，該第一金屬擴散防止層形 其上。本發明的該顯示裝置亦包括活性基質型式顯示、 置，例如液晶顯示裝置或乩（電發光顯示）顯示裝置。而 且i本發明佈線不僅包括該電極、該資料線路及形成於該 顯不區域的該驅動元件（像素TFTs)的該掃描線路，亦二 排列於該周圍區域的佈線及位於形成於該相同基板上的該 周圍驅動器電路内的該佈線。 發明詳細敘述 本發明一些具體實施例現在參考相關圖示被詳細敘 第1圖為顯不根據本發明第一具體實施例的佈線及電 極結構之截面區段圖示。被示於第丨圖的實例係關於該情 况’其中该佈線與基板直接接觸形成。然而，不消說，對 要被預先形成於該基板的電路元件或其一部份為可能的。 在此情況下’本發明佈線或電極要被形成於該基板上所形 成的電路元件或其一部份為可能的。 如在圖式中所示，下方絕緣體層3被形成於由玻璃製 做的基板2 ’及四層結構的佈線丨被形成於該下方絕緣體層 3。順▼ a之，由戎基板2及該下方絕緣體層3所組成的多 層結構被稱為絕緣基板。更特定言之，該佈線1包括形
第10頁 200425239
4，、亦°即Λ田圖案的該下方絕緣體層3的第一銅擴散防止層 止芦4上芬ΐ以防止銅擴散的層4，形成於該第一銅擴散防 形i於’钿、插些微小於該層4的寬度之寬度的銅種晶層5， 銅ΐ線二晶層5上及具些微小於該層5的寬度之寬度的 散的芦7曰，甘及第二銅擴散防止層7，亦即，用以防止銅擴 表面二方、以—種以覆蓋該鋼種晶層5及該銅佈線層δ的 1，美太\形、成。在以上所敘述的該四層結構的該佈線 由/室_ &形成该銅佈線的該銅種晶層5及該銅佈線層6係 此擴散防止層4及該第二銅擴散防止層7圍繞，於 可◊ 、、’°構的佈線被併入電路，該相鄰電路元件如TFTs 止^ 擴散影響，及因此該相鄰電路元件的特徵被防 閘極#粍Ϊ具體實施例的電極可被施用於如具低電阻的該 曰=極或該源極/汲極電極，其被併入非晶矽tfTs 日日的矽（多晶矽）TFTs。 / 佈線—絕緣體層3具如4〇〇奈米的厚度，關於包括於該 米的F ^母一個層的厚度，該第一銅擴散防止層4具如50奈 鍍方:度’該金屬種晶層5具如50奈米的厚度，由金屬電 ^層發形成的該銅佈線層6具如40 0奈米的厚度，及由無電 奈米、，金屬方法所形成的該第二銅擴散防止層7具50如 i Ξ i度，順便一提，包括於本發明佈線的該金屬種晶 ^。二屬佈線層的每一個係由銅或含銅的金屬材料形 層的，=於第1圖的實例中，該金屬種晶層及該金屬佈線 ^金母二個係由銅形成。然而，亦可使用另一種金屬如銀 5以形成該金屬種晶層及該金屬佈線層。
第11頁 200425239
、根據本發明第一具體實施例的形成該佈線及電極的方 ，現在參考第2A至2D圖及第3A至3D圖被敘述，下列敘述涵 蓋形成該佈線的情況。 / ^在此具體實施例的形成方法中，該佈線丨由藉由利用 光敏樹脂遮罩，亦即一般稱的”光致抗蝕劑遮罩，，的選擇性 無電金屬電鐘方法的該金屬佈線層的形成，及藉由如濕钱 刻或電解钱刻的金屬種晶層的姓刻之組合而形成。該佈線 1的預先決定圖案（佈線圖案）由如光致抗鍅劑遮罩決定，' 及該圖案由該下方層未由該遮罩暴露的部份顯示，該遮罩 材料未受限為光敏樹脂，其可能使用選擇材料做為該遮罩 材料只要該材料可被移除及不會施用電及化學功能於要被 形成的該下方及佈線，下方所敘述具體實施例亦為此情 況。 在第一步驟中，由氮化矽層（SiN層）所組成的下方絕 緣體層3以如40 0奈米的厚度被沉積於由CVD方法，如pE(電 浆加強）-CVD方法由玻璃製做的基板2的整個表面上及具如 0.7¾米的厚度。之後，該第一銅擴散防止層4以如奈米 的厚度藉由濺鍍方法形成於該下方絕緣體層3。當然，形 成違下方絕緣體層3及該第一銅擴散防止層4的方法未被特 別限制，亦可能使用其他膜形成方法，如氣相沉積方法。 該第一銅擴散防止層4可能由Ta層、TaN層、TiN層、TaSiN 層、WSiN層、Mo層、Co合金（如Co-B或Co-W-B)層、Ni人金 (如Ni-B)層、或Mo合金層形成。該第一銅擴散防止層4亦 可能為Ta/TaN/Ta、TiN/Ti、Co-B/Co、或Ni-B/Ni 的多層
200425239
五、發明說明（8) 結構，其具至該下方絕緣體膜3的高黏著，具低電阻， 執行防止銅擴散的重要功能，以取代單一層結構。顺帶〜 提地，在下文所敘述具體實施例的每一個可能使用多層〜 做為銅擴散防止層，亦可能使用石英玻璃、陶瓷材料^ ^ 脂材料及一般的玻璃以形成該基板2。當然，本發明的"4对 術觀念亦可被應用於半導體晶圓。 在下一個步驟中，由銅製做的種晶層5藉由減錢方去 形成於該第一銅擴散防止層4至如5〇奈米的厚度，如第 圖所示。該銅種晶層5被形成以由金屬電鑛方法形成銅佈 線層6。接著，光致抗蝕劑層（光敏樹脂層）u藉由利用pEp 形成於該銅種晶層5如第2C圖所示。而且，溝槽1 2，其被 反向逐漸變細使得底部側較開口處為寬，被形成於該光致 抗餘劑層11以準備正向逐漸變細的銅佈線層的形成。 為更特定言之，在後續步驟所形成的銅佈線層可能具 長方形截面形狀，然而，由於在該佈線的形成後被層化的 中間層絕緣體膜之覆蓋及以在該上方層形成的佈線之短路 抑制作用’希望該銅佈線層具正向逐漸變細的截面形狀。 ，為此種情況，希望溝槽丨2被反向逐漸變細，被反向逐漸 變細的溝槽可由合適地控制該抗蝕劑材料、光暴露條件及 顯影條件而被形成。 在下一個步驟中，銅佈線層6由無電金屬電鍍方法於 f路於形成於該光致抗蝕劑層11的該溝槽丨2的外部的該種 層$上形成’如第2 D圖所示。順帶一提地，該銅佈線層6 亦可由使用電鍍方法取代無電電鍍方法而被類似地形成。
第13頁 200425239 五、發明說明（9) 在使用無電金屬電鍍方法的情況下，不必要使用催化方法 以沉積該銅佈線層6於該種晶層5上，亦可能抑制在該厚度 分佈的不均勻性，當金屬層形成於具大的表面積之基板上 時其會產生問題。 接著’該光致抗钱劑層11由使用如光致抗钱劑移除劑 移除，如第3A圖所示。在移除該光致抗蝕劑層1 i，亦可能 使用灰化加工（其為乾方法）與具該光致抗蝕劑移除劑的方 法組合。順帶一提地’當該光致抗钱劑灰化加工被進行， 該銅佈線層6及該種晶層5的經暴露表面可能被氧化。所 以，希望在灰化處理後立即進行移除該銅氧化物膜的方 法。 在下一個步驟中，形成於該第一銅擴散防止層4上的 該銅層（該銅種晶層5及該銅佈線層6 )被姓刻以移除至少該 銅種晶層5，如第3B圖所示。希望使用濕蝕刻方法或電解 触刻方法於此钱刻步驟中。 可能使用如鐵氯化物系列蝕刻溶液、銅氣化物—鹽酸 系列蝕刻溶液、磷酸-醋酸-硝酸系列蝕刻溶液、氫I酸一 過硫酸銨-鹽酸系列#刻溶液、硫酸—過氧化氫系列钱刻溶 液或過硫酸鹽-氫氟酸系列钱刻溶液做為濕蝕刻溶液以移 除該銅種晶層5。順帶一提地，當厚的鋼佈線層6由使用抗 蚀劑遮罩進行濕蚀刻方法’側钱刻問題在該圖案的邊緣部 份產生因為該濕蚀刻一般為均向性地。然而，在該種晶層 5為足夠薄的地方，該種晶層5亦在該金屬佈線層6的蝕刻 方法中被蝕刻，及因此該側蝕刻鮮少發生。
200425239
順帶一提地，在該銅猶曰駄c l n ^ ^ ^ 〗種日日層5的蝕刻階段中，該銅佈 綠層b亦被同時餘刻，因兔μ ._ ,n ,.., a c 馬此情況，由於在此階段被蚀刻 半驟重杰# #炎r 該鋼佈線層6在第2D圖所示的加工 步驟事先形成為厚的，。A+曰祕— ... s 在此具體貫施例中，該銅種晶層 被用作該金屬種晶層。麸而 , —人s…Γ 不消說’亦可能使用VI1 la :金屬如鎳或鈷的種晶層以取代該銅種晶[就該銅佈線 層6可與該Vnia族金屬種晶層直接接觸形成。該錄種晶層 的使用亦為有利的’因在於該鎳種晶層可以硝酸_硫酸—過 氧化氫-氯化鞍系列姓刻溶液被蝕刻且鮮少蝕刻該銅佈線 層6。不消說，亦可能使用鎳層做為黏著層及以形成銅種 晶層於該鎳層。 除了在泫濕蝕刻方法，在使用電解蝕刻方法的情況 下，形成於該第一銅擴散防止層上的該銅層（該銅種晶層5 及該銅佈線層6)由施用上述電壓於用作陽極的該第一銅擴 散防止膜及陰極板（陰極）間而被韻刻。電解儀刻特徵在於 該銅擴散防止層3、該銅種晶層5及該銅佈線層6的蝕刻選 擇性可被容易地控制，及特徵在於該蝕刻速率為相當高， 希望設定被施用以進行該電解餘刻的電壓於例如約1 〇伏 特，在此電壓該第一銅擴散防止層3未被電解地蝕刻，雖 然該電解蝕刻在該銅層中被產生。可能使用酸如硫酸、磷 酸或鹽酸做為該蝕刻的鹼浴，雖然該鹼浴並未受限於上文 所示例的酸。當然，其可能使用添加劑以控制該銅種晶層 5及該銅佈線層6與該第一銅擴散防止層3的蝕刻速率比及 以控制該銅佈線層6的逐漸變細形狀。此外，可能控制該
第15頁 200425239
五、發明說明（π) 鹼浴溫度及所施用電流的波形。 在下一個步驟φ , 止層7係由如無電金屬電由— β所製造的第二銅擴散防 方式形成以覆蓋該鋼佈绩又，以如5〇奈米的厚度以一種 則佈線層6及該銅種晶層5的整個露出夹 面，如第3C圖所示。因访铱一 & w… J 2： 1U路出表 口該第一銅擴散防止層7係藉由盎電 金屬電鍍方法形成於兮卸^^ …、电 、该銅佈線層6上，一種被採用於該金
屬電鍍的材料被選擇以形成該第二銅擴散防止層7。例 如，期望該第二銅擴散防止層7由⑸―W-B形成，在使用二 甲基胺硼烷，^還原劑的情況下，其允許免除以以催化的 處理。更特定言之，希望藉由無電金屬電鍍方法形成由特 殊材料製造的該第二銅擴散防止層7。或者，該第二銅擴 散防止層7亦可能由如c〇-b、Co-P、Co-W-B、Ni-B、Ni - P、或Ni-W_P形成因特殊材料層可藉由無電金屬電鍍方法 被選擇性地形成於銅層的表面。 最後，一種蝕刻方法被施用於以該第二銅擴散防止層 7覆蓋（其被用作自對準钱刻遮罩）的該銅佈線層部份，以 移除該第一銅擴散防止層4，除了位於該銅佈線層下方的 部份，如第3D圖所示。 如上所述，在本發明的第一具體實施例中，在形成該 銅擴散防止層前，不必要使用形成用於CMP方法的拋光中 止膜的步驟，此步驟在先前敘述的習知鑲嵌方法中為必要 的。亦不必要使用形成該銅佈線所要埋藏的溝槽的蝕刻步 驟。一種拋光劑（漿液）亦被使用於在該鑲嵌方法所使用的 CMP方法中，此使得其必須清洗該拋光劑及包含金屬離子
第16頁 200425239 五、發明說明（12) ΓΜΡ方牛、66 4不必要的。應注意的是其可能抑制在包含於該 '、抛光階段的外來材料混合的原因。 佈線i ΐ:ϊ 一具體實施例因而使得形成高可靠度的金屬 鑲：；、务r r ’其係由該金屬擴散防止層圍繞，及與習知 π:相較可能減少加工步驟的數目，此降低製造成 t:::，本發明第一具體實施例亦可被容易地施用於具 2:?:基板，雖然應用在該鑲嵌方法為需要的該CMP 大基板上為困難的。在上述第一具體實施 ，銅 不不例做為該佈線材料。然而，當然該佈線材料不限於 銅，亦可能使用如含銅合金及其他金屬如金及銀，立可由 金屬電鍍方法形成膜。 /、 、、根據本發明第二具體實施例的佈線及電極現在被敘 述〇 該第二具體實施例的佈線及電極亦包括種晶層，如同 在第1圖所示的該第一具體實施例的佈線及電極之結構。 然而，該第二具體實施例與該第一具體實施例的不同在於 ，成該種晶層的方法。在第二具體實施例的下列敘述中， 等於在第1至3D圖所示的該第一具體實施例的該構成組件 及製造步驟的該構成組件及製造步驟以相同參考數字被表 示，故其詳細敘述被省略。構成該佈線的每一個膜的厚度 亦與在該第一具體實施例的相同。該第二具體實施例被導 弓丨至該結構，其中該佈線係與該基板直接接觸而形成，然 而’當然可能形成該佈線或該電極於與該基板直接接觸^
第17頁 200425239 五、發明說明（13) 形成的電路元件或其部份。 根據本發明第二具體實施例的形成佈線（電極）的第一 方法現在參考第4A至4D及5A至5C圖被敘述。 第4A圖所示的方法步驟等於在第2A圖所示的，重述 之，由氮化矽層（S i N層）所組成的下方絕緣體層3先被沉積 於基板2的整個表面上，接著為藉由濺鍍方法形成第一銅 擴散防止層4於該下方絕緣體層3，如第4A圖所示。當然， 形成這些層3及4的方法並不限於於上文所引用的該沉積方 法及該濺鍍方法，亦可能使用其他膜形成方法，如氣相沉 積方法，其亦可能使用如Ta層、TaN層、WN層、TaSiN層、 WSiN層、Co合金層或Ni合金層做為該第一銅擴散防止層 4。順π —提地，由該基板2及該下方絕緣體層3所組成的 該多層結構被稱為隔離基板丨〇。 第4B圖所示的方法步驟等於在第％圖所示的，重述 之，/該光致抗蝕劑層11形成於該隔離基板1〇。具長方形截 Ξ么=(垂-直侧壁）的溝槽1 2亦形成於該光致抗钱劑層11如 ^㈤所示。虽然，该溝槽i 2的截面形狀可如 反向逐漸變細。 工⑺^ I 溝槽的方法步驟中’銅氧化物膜如形成於在 形：該ii曰;f峨’接著為藉由無電金屬電鍵方法 4銅種晶層5於在該溝槽12内的該第一鋼擴散防止層 在第4 D圖所示的方法步驟中 銅佈線層6係藉由電子
第18頁 200425239 五、發明說明（14) 電鍍方法選擇性地形成於在該溝槽内的該銅種晶層5且該 銅J晶層5及該第一銅擴散防止層4被用作電極。當然，亦 可此持，進行無電金屬電鍍方法而不需使用該電子電鍍方 法0 在下一個步驟中，該光致抗蝕劑層〗丨由使用如光致抗 韻，移除劑被移除如第5A圖所示。在移除該光致抗蝕劑層 牯亦可此使用光致抗蝕劑灰化加工合併使用光致抗蝕 劑移除劑的方法如先前所敘述。$而，在此情況下，必須 使用移除銅氧化物膜的額外步驟。 第5B圖所示的方法步驟等於在第冗圖所示的，重述 ^厘由如〇0—、W —β所製造的該第二銅擴散防止層7係由無電 你曰Ϊ鍍方去以一種方式形成以覆蓋該銅佈線層6及該銅 止二曰Si:暴露表面，亦即不包含與該第-銅擴散防 止層4的連、纟σ表面的整個圓周表面，如第5b圖所示。而 ϋϋ5』圖所示的方法步驟中，蝕刻方法被進行且以該 自=止層7覆蓋的該銅佈線層的部份被允許執行 自對準遮罩的功能以移除該第一銅擴散防止層4，除了位 於该銅佈線層的下方部份。 ” 將被t薄膜形成方法，其為該第二具體實施例的改良， 屬電示：：法！驟中，該銅種晶層係由無電金 ^成接者為藉由金屬電鍍方法在第4D圖所示 的方法步驟中形成該鋼佈 ν、 擴散防止層4被用作電二線且及該第-銅 或者，其亦可忐猎由取代電鍍 第19頁 五、發明說明（15) 方法取代戎無電金屬電鐘方法形成非常薄的該金屬種晶層 5於該第一銅擴散防止層4，該取代電鍍方法由使用溶液以 移除在形成於該光致抗蝕劑層的溝槽内底部部份暴露於外 界的該第一銅擴散防止層4的表面上的氧化物膜進行，亦 即，含如銅離子、氫氟酸及氟化銨或硝酸的溶液。該銅種 晶層5亦可能為銅核子的形成，其允許該無電 1 法於該後續步驟的施用。 *冤鍛方 第三薄膜形成方法，其為該第二具體實施例的 改良’將被敛述。 在第4C圖所示的方法步驟中，該銅種晶層5係由取 電鍍方法形成。然而，亦可能利用使用有機金屬化合 料的CVD方法以形成該銅種晶層5。可被用於本發明的兮^ 機金屬化合物（其含銅）包括如銅（六氟丙酮酸酯）三= 烯基矽烷（Cu(hfac)TMVS)的單價銅複合物化合 二 屬種晶層5由使用以上所示例的有機金屬化合。 : 的低溫形成，其可能在於隔離材料如鋼擴散防止層的區 及在於隔離材料如光致抗蝕劑或氧化曰、°° 5 成的起始階段達到膜形成的選擇；。=區域間的膜形 :r:r在於該傳導材料上的區時ΐ膜 一種潛伏期在於該隔離材料上的區域產生， 果，該膜的厚度未正比於該薄膜形成=起始期間。： 形成的選擇性產生。然⑥，應注意此使得該薄膜 的核生長形成後，料在潛伏期後，：：由在該隔離材料 如約2至60分鐘後， 200425239
該膜以基本上等於在 形成速率形成於該隔 伏期期間選擇性地形 材料的核生長的進行 该隔離材料上的膜 離材料上。因為此 成該銅種晶層，在 為低的。 形成速率相同的膜 情況，希望在該潛 此期間，在該隔離 、"ΐ 4 — 許產生基本上等於在先前所敘 述该第一具體實施例所產生的功能及效果。此外，亦可能 選擇性地形成該銅種晶層及該銅佈線層於在本笋明該第二 ^施制所欲㈣以使得省略在該銅•晶層心刻： 理步驟為可能。其使得該製造成本可被進一步降低。 根據本發明第三具體實施例的佈線及電極現在被敘 第6圖為顯示根據本發明第三具體實施例的佈線及電 在，面區#又圖示。该第二具體實施例的佈線及電極等於 且=ΐ 一具體實施例的佈線及電極，除了被包括於該第一 ;^實施例的該銅種晶層未包括於該第三具體實施例。以 不嘴述涵蓋佈線21與該基板直接接觸形成的情況，然而， 能的說，電路元件或其部份可是預先被形成於基板上為可 。在此情況下，佈線或電極可被形成於在基板上形成 的電路元件或其部份。 坡璃^第6圖所示的佈線21，下方絕緣體層23被形成於由 的第二做的基板22上。如在圖式中所示，沿佈線圖案延伸 度此1銅擴散防止層24被形成於該下方絕緣體層23，具寬 二仏小於該第一銅擴散防止層24的寬度之銅佈線層25被 、^第一銅擴散防止層24。接著，第二銅擴散防止層
200425239 五、發明說明（17) 26被形成以覆蓋該銅佈線層25的整個表面。 此構造的佈線2 1為三層結構，其中該銅佈線層25係由 該+第^銅擴散防止層24及該第二銅擴散防止層26圍繞。其 接著為，當該佈線21被併入電路時，其可能防止其他電路 元件被該銅擴散影響。如，其可能防止以了的特徵被破 壞。此具體貫施例的電極可被施用於如具低電阻的該閘電 極或該源極/汲極電極，其被包括於非晶矽TFTs或多晶矽 TFTs。 該下方絕緣體層23具厚度為如4〇〇奈米，關於包含於 該佈線21的每一個層的厚度，該第一銅擴散防止層24具厚 度為如50奈米，該銅佈線層25具厚度為如400奈米，及該 第二銅擴散防止層26具厚度為如50奈米。 為第三具體實施例形成該佈線2 1的方法現在參考第7 A 至7 D圖及第8 A至8 C圖被詳細敘述。 在本發明的第二具體貫施例中，金屬佈線層藉由無電 金屬電鍍方法選擇性地形成於在該第一銅擴散防止層且光 敏性樹脂或無機隔離劑層被用做遮罩，接著為形成以一種 方式形成第二銅擴散防止層以覆蓋該金屬佈線層。 在第一步驟，由氮化矽層（SiN層）所組成的該下方隔 離劑層23由PE(電漿加強）-CVD方法被沉積於該基板22的整 個表面上，如第7A圖所示，接著為藉由濺鍍方法形成該第 一銅擴散防止層24，如在第7B圖所示。該第一銅擴散防止 層24可由Ta層、TaN層、TiN層、TaSiN層、WSiN層、Co合 金層、或Ni合金層形成。順帶一提地，由該基板22及該下
第22頁 200425239 五、發明說明（18) —-— 方隔離劑層23所組成的多層結構被稱為隔離基板30。 在第7C圖所示的方法步驟中，光致抗钱劑層31藉 PEP形成於該第一銅擴散防止層^。反向逐漸變細的溝 32被形成於該光致抗蝕劑層31。溝槽32可由垂直壁定義曰。 然而，希望溝槽32被反向逐漸變細，因為以形成該上方層 的中間層隔離劑膜之覆蓋的觀點及以使用該上方層佈線抑 ，該短電路之效果的觀點而言，希望在該溝槽32内形成的 該金屬佈線層被正向逐漸變細，如前所述。 在第7D圖所示的方法步驟中，該銅佈線層2 5藉由無電 金屬電鍍方法形成於在該光致抗蝕劑層3丨形成的該溝槽3 2 的底部部份，於此金屬層藉由無電金屬電鍍方‘法直接形成 於該第一銅擴散防止層24，使用pd催化的方法一般被執 行。然而，希望避免在後續步驟所執行以降低電阻的熱處 理期間存在Pd在銅佈線層内擴散的問題。在這些情況下， 希望在該處理後使用無電金屬電鍍方法取代使用Pd催化的 方法以自該第一銅擴散防止層的表面移除該氧化物膜。使 用含氫氟酸的溶液於該方法以自該第一銅擴散防止層的表 面移除該氧化物膜為適當的。亦可能在由使得含氫氟酸及 I化銨或硝酸的溶液包含銅離子而形成薄銅種晶層或銅核 後，藉由無電金屬電鍍方法形成銅佈線層2 5。當然，在使 用鈷合金（如Co-B ' Co-W-B或C-B/Co)或鎳合金（如Ni-B或 Ni-B/Ni)以形成該第一銅擴散防止層24的情況下，可能由 金屬電鍵方法直接在該第一銅擴散防止層2 4上形成該銅佈 線層2 5。
第23頁 200425239 五、發明說明（19) 在第8A圖 用如光致抗餘 時，亦可能使 劑移除劑的方 在第8B圖 的該第二銅擴 式形成以覆蓋 中，期望由無 該銅擴散防止 第二銅擴散防 性地形成該銅 最後，在 止層2 4的露出 刻方法移除且 被用做遮罩以 B 或C-B/Co)或 第一銅擴散防 該銅佈線層2 5 層2 6為適當的 示。 為製備用 使用曱醛做為 外，金屬電鐘 金屬如鈉，以 所示的方法步驟中， 劑移除劑移除。在移 用光致抗蝕劑層灰化 法組合。 所示的方法步驟中， 散防止層2 6係由無電 該銅佈線層2 5的整個 電金屬電鍍方法形成 層’其允許免除以Pd 止層26，使用一種允 佈線層的材料為適當 第8 C圖所示的方法步 區域而非位於該銅佈 覆盍該銅佈線部份的 形成該佈線21。於此 錄合金（如Ni -B或Ni -止層24，在該第一銅 下方的部份被蝕刻後 ’且該銅佈線層被用 該光致抗钱劑層3 1由使 除該光致抗姓劑膜3 1 加工與使用該光致抗蝕 由Co-W-B或Co-B所組成 金屬電錢方法以一種方 暴露表面。在此步驟 由Co-W-B或Co-B所組成 催化的處理。為形成該 許由金屬電鍍方法選擇 的0 驟中，該第一銅擴散防 線層下方的部份被由餘 该第^一'銅擴散防止層2 6 銅合金（如Co-B、Co-W-B / N i )被使用以形成該 擴散防止層2 4而非位於 形成該第二銅擴散防止 做遮罩，如第13C圖所 於形成該銅佈線層2 5的無電金屬電鍍浴，可 還原劑。然而，曱醛對人體是有害的，此 在pH值為12至13下進行，所以不希望使用驗 施用該金屬電鍍於利用氫氧化鈉做為Ph調整
第24頁 200425239 五、發明說明（20) (Ph-調整）劑之TFT方法的觀點。在此情況下，希望使用 乙駿酸浴，其中乙醛酸被用做還原劑，及有機鹼性材料如 TMA Η (氫氧化四甲銨）被用做pH控制劑；钻鹽浴或錫鹽浴， 其中始鹽或錫鹽被用做還原劑；其不含有害物質或使用驗 金屬。 然而，因於該乙醛酸浴用做pH控制劑的有機鹼化合物 (如TMAH)溶解光致抗钱劑遮罩，希望使用由耐該有機驗化 合物的光敏樹脂所形成的遮罩，或是由無機絕緣劑膜所形 成的遮罩，如氮化矽膜或氧化矽膜。使用鈷鹽做為還原劑 的該鈷鹽浴較不會損害該光致抗蝕劑遮罩因為使用始鹽浴 的金屬電鍍在中性pH值區域（亦即6至7的pH值）下進行，其 接者為使用該始鹽浴做為最適於TFT方法的無電金屬電梦 浴。在使用甲盤浴或乙酸酸浴的情況下，於無電金屬電梦 反應方法中，該還原劑被分解，氫氣被產生。然而在使用 鈷鹽浴及錫鹽浴的情況下，氫氣不會產生。其接著為銘踏 浴或錫鹽浴可被用做能夠形成具良好表面的膜及亦能夠抑 制空隙產生的無電金屬電鍍浴。 表1 甲醛浴 乙醛酸浴 鈷鹽浴 錫鹽浴 銅 硫酸銅 硫酸銅 硫酸銅或 硫酸銅 硝酸銅 還原劑 甲醛 乙醛酸 硫酸銅 硫酸錫 _____ 或硝酸銅 ~ ---—~——
200425239 五、發明說明（21) 錯合劑 ------ 四水合（+ ) EDTA 乙二胺 乙二胺 酒石酸甲鈉 或 EDTA pH調整劑 氫氧化鈉 TMAH 硫酸或硝 硫酸 酸 pH範圍 12 至 13 12 至 13 6至7 4至5 添加劑 氰化物表面 2,2’-聯二 2,2，-聯二 檸檬酸 活化劑 吡啶表面 吡啶抗壞 抗壞血酸 活化劑 血酸 鹽酸 鹽酸 所產生氣 氫氣 氫氣 雛 Μ 體 在上述該第三具體實施例中，可得到類似於在先前所 ，述該第一具體實施例所得到的功能及效果。重述之，可 藉由使用銅做為該佈線層的材料以形成佈線及不需使用 CMP方法以與習知技藝相較減少製造方法步驟的數目及 而降低製造成本。 當然，該第三具體實施例並不限於以上所敘述實 可以在本發明技術範圍内的各種方式被改良。例如，列及 上所述實例中，銅被用做該佈線的材料。然而，：在以 …、，可無困難
200425239
地使用含銅及其他金屬的合金做為該佈線的材料。 根據以上所敘述該第一至第三具體實施例的任一個的 佈線及電極可被施用於顯示裝置如主動矩陣液晶顯示裝置 (LCDs)。當然，根據本發明具體實施例的佈線及電極不僅 可施用於該LCDs亦可施用於無機乩])3及有機ELDs。 第9圖示例一般主動矩陣LCDs的相當電路圖（其中該儲 存電容未示出）。本發明的佈線可被使用以形成許多資料 線路及許多掃描線路於矩陣基質上。此外，該佈線可被使 用以形成被包含於大數目的TFTs之閘極電極與源極/汲極 電極，其被排列以形成矩陣。 本發明佈線結構於多晶矽TFT的第一施用現在被敘 述。第10A至10D及11A至11C圖為總體地顯示如何形成m〇s 結構的P-型式TFT之截面區段圖示，其中本發明的金屬 (銅）佈線層被使用以形成閘極電極與源極/汲極電極。 在第一步驟中，下方絕緣體層4 1被沉積於基板4 0，接 著為沉積用做主動層的非晶矽層4 2於下方絕緣體層41，如 第1 0 A圖所示。進一步地，在5 〇 〇。〇的環境下退火處理被進 行以釋出在該非晶矽層42内的氫氣。 接著，該非晶矽層42由ELA(準分子雷射退火）方法結 晶化以形成多晶矽層42a，及在由PEP形成抗蝕劑遮罩後， 該多晶矽層42a被加工形成由CDE(化學乾蝕刻）方法的島之 形狀。而且，閘極絕緣體膜43由ρε-CVD方法被沉積於整個 表面’可能使用矽氧化物單層做為閘極絕緣體層。然而， 希望該閘極絕緣體層為包括絕緣體層如抑制銅擴散的矽氮
200425239 五、發明說明（23) 化物層的多層結構。 在第1 0B圖所示的方法步驟中，續第_如u _ — ^ 巧弟铜擴散防止層 44由在以上所述任何具體貫施例所使用方法形成，接 由PEP形成光致抗鍅劑層（遮罩）45於該第一銅^散防止/ 44 ’接著’銅佈線層47由無電鍍金屬電鍍方法戍金屬電曰^ 方法被選擇性地形成於該光致抗蝕劑層45内所形成的^ ^ 槽46。順帶一提地，在使用該金屬電鍍方法的情況下f種 晶層事先被形成如同在先前所敘述第一及第二且體實施例 的每一個。 在第1 0 C圖所示的方法步驟中，該光致抗蝕劑層4 5被 移除，接著為該第二銅擴散防止層48係由無電金屬電鍍方 法以一種方式形成以覆蓋該金屬佈線層47的整個表面。 在第10D圖所示的方法步驟中，該第一銅擴散防止層 44的不欲部份被蝕刻且該第二銅擴散防止層48被用做遮罩 以形成閘極電極4 9。 在第11A圖所不的方法步驟中，不純物區域（源極/汲 極區域）42b由藉由離子植入方法將硼引入該多晶矽層42a 而形成且該銅佈線層47由用做遮罩的該第二銅擴散防止層 48圍繞。 在第11B圖所示的方法步驟中，中間絕緣體膜5〇係由 PE4VD方法形成。當然，該中間絕緣體膜可由矽氧化物單 層形成。然而’希望該中間絕緣體膜為包括絕緣體層如抑 制銅擴散的石夕氮化物層的多層結構。而且，由光致抗蝕劑 層組成的遮罩（未示出）係由pEp形成於該中間絕緣體膜5〇
第28頁 200425239 五、發明說明（24) --- 上’接著為蝕刻該中間絕緣體膜5〇以形成延伸以觸及該源 極/汲極區域42b的表面之接觸孔洞51。 而且’在第11C圖所示的方法步驟中，在於該中間絕 緣體膜5 〇的接觸孔洞5 1之形成後’第三金屬擴散防止層 5 2，亦即防止該金屬擴散的層5 2，被形成，如在第三具體 貫施例’接著藉由使用光致抗蝕劑層形成遮罩及接著由無 電金屬電艘方法選擇性地形成銅佈線層53於該光致抗鍅劑 層的該溝槽部份。而且，第四金屬擴散防止層54由無電金 屬電鍍方法以一種方式選擇性地形成以圍繞該銅佈線層 53 ’接著為蚀刻該第三金屬擴散防止層52以形成該源極/ >及極電極。 包含由使用本發明銅佈線形成的該閘極電極49及該源 極/沒極電極55的MOS結構的p-型式TFT可由以上所述方法 知到。順帶一提地，在以上所述實例中，該佈線由根據本 發明第三具體實施例的方法得到，然而，亦可能使用根據 本發明第一或第二具體實施例的方法以形成被包括於以上 所述實例的該佈線。 在形成該源極/汲極電極之後，保護中間絕緣體膜8 2 如矽氮化物層被形成，接著為形成接觸孔洞8 3以進行至在 該保護中間絕緣體膜82的視訊電極的連接以露出該第二金 屬擴散防止層84的表面，如在第12圖所示。接著，透明導 體層（透明視訊電極）86如I T0(氧化銦錫）層或錫氧化物層 由如濺鍍方法形成，接著為圖案化該透明導體層8 β以形成 用於如傳送液晶顯示裝置的矩陣基板。在此情況下，希望
第29頁 200425239 五、發明說明（25) 亦同時在該顯示裝置及該外部連接端部份形成該透明導體 層86於由該第二金屬擴散防止層84所覆蓋的銅佈線層85上 方以允許該透明導體層86執行該銅佈線層85及該第二金屬 擴散防止層8 4的保護膜之功能，如第1 2圖所示。順帶一提 地’在第1 2圖該銅佈線層8 5為單一層結構，然而，該銅佈 線層8 5亦可能為由掃描線路及資料線路所組成的兩層結 構。 其亦為可能形成用於如該反射的LCD的如铭（A1)或銀 (Ag)的反射金屬膜以取代透明膜如ΙΤ0膜。 順帶言之，本發明的佈線及電極，其可如上所述地被 用於LCDs ’亦可被容易地用於形成於ELDs，如活性基質型 式有機ELD，的該基板上所形成的該資料線路、該功率供 應線路、及該掃描線路，以形成被包含於TFT的電極及周 圍佈線，及以形成該佈線等於該相同基板上所形成的周圍 驅動器電路。 根 屬擴散 的金屬 不需使 的。而 線於具 基板上 於該基 及棄置 據本發明形成佈線及電極的方法，其可能形成由金 防止層所圍繞的及由高可靠度的低電阻材料所製造 佈線，亦可能選擇性地形成該金屬佈線於該基板而 用CMP方法，雖然在習知鑲嵌方法該CMp方法為必需 且’其可能形成由低電阻材料如銅所製造的金 大的表面積的該基板上，雖然施用CMp方法 為困難的二更進-步的，該佈線可被選擇性地形成 板上而不需使用CMP方法以抑制該佈線材料的移除 ，且結果為該佈線材料的資源可被節省。 ”
200425239 五、發明說明（26) - 順帶έ之’以上所敘述具體實施例的每一個係關於該 第二銅擴散防止層被用作遮罩（保護層）以防止形成於該第 一銅擴散防止層上的該銅佈線層之表面在該第一銅擴散防 止層的蝕刻步驟被損傷之情況。然而，製造方法步驟的順 序未被受限於在以上所敘述具體實施例的方法步驟順序。 更特定言之’在使用於蝕刻步驟中不損傷該銅佈線層的飾 刻方法以移除該第一銅擴散防止層的情況下（亦即濕蝕刻 或乾钱刻）’使得該第二銅擴散防止層執行遮罩的功能為 不必要的。之後，其可能使用該製造方法，其中該第二鋼 擴散防止層在該第一銅擴散防止層的蝕刻方法之後形成。 為更特疋έ之，在第7 D圖所示的方法步驟之後該銅佈 線層25被形成於該第一銅擴散防止層24上，如第13Α圖所 示’接著為施用蝕刻方法，其不損傷該銅佈線層2 5，以移 除未位於與該銅佈線層2 5接觸的區域之該第一銅擴散防止 層2 4的部份，如第1 3 Β圖所示。而且，該第二銅擴散防止 層2 6以一種方式被形成以覆蓋該第一銅擴散防止層2 4及該 銅佈線層25，如第13C圖所示。亦可能使用一種製造方 法’其中該銅佈線層被形成，及接著，以一種方式被蝕刻 以允許該光致抗蝕劑層僅在所欲區域被保留為未被移除的 以取代形成該銅佈線層於該光致抗蝕劑層的遮罩開孔部 份。種晶層未被使用於第丨3C圖所示的第一修改。另一方 面’於第1 4圖所示的第二修改中，種晶層2 7在該第一銅擴 散防止層24及該銅佈線層25之間形成。 在先前所提及於第2圖所示的結構中，銅（Cu)被用於
第31頁 ^00425239 五、發明說明（27) 形成該種晶層2 7，或者，亦可能使用鈷（c〇 )或鎳（N丨）以形 成該種晶層2 7。 / 形成使用於先前所敘述第一及第二具體實施例的每一 個的佈線之技術可容易地被施用於該電極及該顯示裝置的 形成。 ^ 、 施用包含該金屬種晶層的該佈線結構於顯示裝置如主 動矩障形式LCDs為可能的。當然，特別的佈線結構亦可被 施用於用於無機ELDs及有機ELDs的佈線。該LCD的實例基 本上與第9圖所示的相當電路相同，及因而，其敘述於^匕 處被省略。特別的佈線結構可被施用於形成於矩陣基質上 的许多資料線路及許多掃描線路及被施用於閘極電極、源 極/汲極電極等（其被包含於被排列以形成基質的大 TFTs的每一個）。 本發明的佈線結構於多晶石夕T F τ之第二應用現在被敛 述，第15A至15G圖為總體地顯示如何製造M〇s結構的？_型 式TFT的截面區段圖示，其中本發明金屬（鋼）佈線層可被 使用以形成該源極/汲極電極。 在第1 5A圖所示的方法步驟中，下方絕緣體層92先被 沉積於基板91上，接著為形成非晶形矽層93,（ i形成主動 層）於該下方絕緣體層92。接著，退火方法在5〇〇。〇的環境 下被施用以釋出包含於該非晶矽層93，内的氫氣。 而且，該非晶矽層93,由ELA(準分子雷射^火）方法結 晶化以形成多晶矽層93，一種由光致抗蝕劑所製造的遮罩 (未示出）亦由PEP形成’接著為以由CDE(化學
第32頁 ip〇〇425239 五、發明說明（28) 以島的形狀加工該多晶矽層9 3。而且，閘極絕緣體膜9 4由 PE-CVD方法被沉積於整個表面。 在第1 5B圖所示的方法步驟中，閘極電極層95，如 M〇W，被形成於該閘極絕緣體層94的整個表面，接著為藉 由PEP形成由光致抗蝕劑製造的遮罩（未示出），接著，經 由u亥遮罩暴路於外界的該閘極絕緣體膜Q 4被餘刻以形成言亥 閘極電極95。順帶一提地，該閘極電極95可能由銅製造及 銅擴散防止層（阻擋層）及Cu種晶層要於該銅電極下方形 成。 在弟15C圖所不的方法步驟中，侧藉由離子植入方法 被引入該多晶矽層9 3且該閘極電極9 5被用做遮罩以形成不 純物區域（源極/汲極區域）93a，接著為活化該經植入爛不 純物。 在第15D圖所示的方法步驟中，中間絕緣體膜96 CVD方法被形成於整個表面，接著為藉由pEp形成由光致抗 #劑製造的遮罩（未示出）於該中間層絕緣體膜9 6。接著， 該中間層絕緣體膜96的經露出部分由使用該光致抗蝕劑遮 罩被蝕刻以使用一種延伸以到達該源極/汲極區域93a的方 式形成接觸孔洞97於該中間層絕緣體膜96。 C 〇層9 8藉由濺鐘方法 由無電金屬電鍍金屬方 。由此形成的由該C〇層 作第一銅擴散防止層 在第1 5 E圖所示的方法步驟中 以20奈米的厚度形成及Co-B層99係 法以50奈米的厚度形成於該c〇層98 98及該Co-B層99組成的多層結構用 100 0
200425239 五、發明說明（29) 在第15F圖所示的方法步驟中，Cu種晶層1〇2以50奈米 的厚度形成於整個表面，接著為藉由PEP形成由光致抗蝕 劑製造的遮罩1 03，接著，銅佈線層1 〇4係由無電金屬電鍍 金屬方法或電解金屬電鍍金屬方法以500奈米的厚度選擇 性地形成於該遮罩1 〇 3的開口部份。 而且，在第15G圖所示的方法步驟中，該遮罩103被移 除，接蓍為蝕刻該Cu種晶層102及由該Co層98及該Co-B層 9 9組成的該第一銅擴散防止層1 〇 〇且該銅佈線層1 〇 4用作遮 罩。而且，由如Co-B或Co-W-B所組成的第二銅擴散防止層 105係由無電金屬電鍍方法以一種方式形成以覆蓋該Cu種 晶層1 0 2、該銅佈線層1 〇 4及該第一銅擴散防止層1 〇 〇的整 個露出側表面，由此形成該源極/汲極電極丨〇 6。更進一步 的’熱處理被施用以在該C〇層98及該源極區域93a之間的 邊界及該Co層98及該汲極區域93a之間的邊界形成矽化鈷 層101以降低該源極/汲極區域93a的電阻及以加強防止該 銅擴散的能力。 應注意在以上所敘述的方法步驟中，該Cu種晶層丨〇 2 被形成於該Co-B層99，接著為使用由光致抗蝕劑所製造的 遮罩形成該銅佈線層1 〇4於該cu種晶層1〇2。然而，亦可能 藉由使用由光致抗蝕劑所製造的遮罩直接形成該鋼佈線層 104於該Co —6層99，亦可能蝕刻由該Co層98及該Co-Β層99 組成的該第一銅擴散防止層丨〇〇且該銅佈線層丨〇4用作曰遮 罩，接著為以一種方式形成由如以 — β所製造的第二鋼擴散 防止層105以覆蓋該銅佈線層47及該第一銅擴散防止層1〇〇
第34頁 200425239 五、發明說明（30) 的整個經露出侧表面。 亦可能使用Ni層及Ni -B層以取代先前所提及的該c〇層 98及該Co-B層99。而且，可能使用Ni合金如Ni_Bu形成該 第二銅擴散防止層105。在使用…層於一部份該第一銅擴 散防止層1 0 0的情況下，矽化鎳層被形成做為該熱處理的 結果。而且，亦可能使用矽化麵層及矽化鈦以取代矽化鈷 層或碎化錄層。取代石夕化鎳層，T a矽化物層、τ丨矽化物層 或其類似物可被形成。 或者是，可能在該源極/汲極電極丨〇 6的形成之後，形 成由如氮化矽層或苯並環丁烯聚合物所形成的中間層絕緣 體膜（未不出）。在此情況下，接觸孔洞被形成於該中間層 絕緣體膜以進行至該視訊電極的連接以露出該第二金屬擴 散防止層於外界。而且，由如IT〇(氧化銦錫）層或錫氧化K 物層所製造的透明導體層係由濺鍍方法被形成，接著為圖 樣化該透明導體層以得到傳送形式LCDs的矩陣基板。 如上所詳細敘述，本發明提供一種佈線、電極、顯示 裝置及其製造方法，其使得形成由具低電阻性的材料所製 造的及由金屬擴散防止層所圍繞的金屬佈線及電極於具大 表面積的基板上為可能，以消除在形成該佈線時佈線材 的廢棄’及以藉由減少製造方法步驟的數目降低製造成〆 本0 200425239
第1圖為顯示根據本發明第一具體實施例的佈線結 面區段圖示。 < 裁 圖式簡單說明 實 :實 具體實 第2A、2B、2C及2D圖為總體地顯示根據本發明第一夏 施例的形成佈線方法的先前部份之截面區段圖示。/、體實 第3A、3B、3C及3D圖為總體地顯示根據本發明第—具 施例的形成佈線方法的稍後部份之截面區段圖示。/、 具 第4A、4B、4C及4D圖為總體地顯示根據本發明第 施例的形成佈線方法的先前部份之截面區段圖示 第5 A、5 B、5 C及5 D圖為總體地顯示根據本發明第 施例的形成佈線方法的稍後部份之截面區段圖示 第6圖為顯示根據本發明第三具體實施例的佈線結構之 面區段圖不。 ' 第7A、7B、7C及7D圖為總體地顯示根據本發明第三具體 施例的形成佈線方法的先前部份之截面區段圖示。 第8 A、8 B及8 C圖為總體地顯示根據本發明第三具體實施 的形成佈線方法的稍後部份之截面區段圖示。 尹 第9圖示例化活性基質LCD的相當電路圖，本發明佈線杜 可被施用於此。 ％ % 第10A、10B、10C及l〇D圖為總體地顯示形成M0S結構的卜 型式TFT的方法的先前部份之截面區段圖示，其提供本發 明佈線結構可被施用於此的第一實例。 第11A、11B及1 1C圖為總體地顯示形成M〇s結構的p-型式 TFT的方法的稍後部份之截面區段圖示，本發明佈線結構 可被施用於此。
第36頁 200425239 圖式簡單說明 第1 2圖為顯示具I TO膜形成於其内的佈線結構之截面區段 圖示。 第13Α、13Β及13C圖為總體地顯示本發明形成佈線方法的 第一改良之截面區段圖示。 第1 4圖為顯不由根據本發明形成佈線方法的第二改良方法 所形成佈線結構之截面區段圖示。 第15Α至15G圖為總體地顯示形成結構的ρ-型式TFT的方 法的截面區段圖示’其提供本發明佈線結構可被施用於此 的實例。 元件符號說明： 1、 21 佈線 2、 10、22、40、91 基板 4 第一金屬擴散防止層 6 金屬佈線層 11 光致抗蝕劑層 3、 23、41 下方絕緣體層 5 種晶層 7 第二金屬擴散防止層 12、32、46 溝槽 2 4、4 4、1 0 0 第一銅擴散防止層 25、47、53、85 銅佈線層 26 、 48 、 105 30 隔離基板 42 非晶矽層 第二銅擴散防止層 31 、45 42a 、 93 4 2 b、9 3 a 不純物區域（源極/汲極區域） 光致抗蝕劑層 多晶$夕層 43 閘極絕緣體膜 49 閘極電極
第37頁 200425239 圖式簡單說明 50、 82 中間絕緣體膜 51 接觸孔洞 52 第三金屬擴散防止層 54 第四金屬擴散防止層 55 > 106 源極/汲極電極 83 ^ 97 接觸孔洞 84 第二金屬擴散防止層 86 透明導體層（透明視訊 電極） 92 下方絕緣體層 93’ 非晶形矽層 94 閘極絕緣體膜 95 閘極電極層 96 中間絕緣體膜 98 Co層 99 C〇- B層 101 矽化鈷層 102 Cu種晶層 103 遮罩
第38頁

Claims (1)

  1. 200425239 六、申請專利範圍 1. 一種佈線，其包括： 形成於基板上的第一金屬擴散防止層； 形成於該第一金屬擴散防止層上的金屬種晶層； 形成於該金屬種晶層上的金屬佈線層；及 覆蓋經曝光表面的第二金屬擴散防止層，該經曝光表面 包括具有該金屬種晶層及該金屬佈線層的多層結構的側表 面， 其中該金屬種晶層及該金屬佈線層係由該第一金屬擴散 防止層及該第二金屬擴散防止層所圍繞。 2. —種佈線，其包括： 形成於基板上的第一金屬擴散防止層； 形成於該第一金屬擴散防止層上的金屬種晶層； 形成於該金屬種晶層上的金屬佈線層；及 覆蓋經曝光表面的第二金屬擴散防止層，該經曝光表面 包括具有該金屬種晶層及該金屬佈線層及該第一金屬擴散 防止層的多層結構的側表面， 其中該金屬種晶層及該金屬佈線層係由該第一金屬擴散 防止層及該第二金屬擴散防止層圍繞。 3. —種佈線，其包括： 形成於基板上的第一金屬擴散防止層； 形成於該第一金屬擴散防止層上的金屬佈線層；及 覆蓋經曝光表面的第二金屬擴散防止層，該經曝光表面 包括該金屬佈線層及該第一金屬擴散防止層的侧表面， 其中該該金屬佈線層係由該第一金屬擴散防止層及該第
    200425239 六、申請專利範圍 二金屬擴散防止層所圍繞。 4. 一種顯示裝置，其具佈線的至少其中—個，盆 列以形成矩陣的驅動元件之電極、掃描線路、ς。m研 第一金屬擴散防止層及一第二金屬擴散防止声至由一 動元件之資料線路。 1 2 3国、％的該驅 5. 根據申請專利範圍第4項的顯示裝置，其中一 、 層或一金屬層被形成於該佈線上且該第二金 a明導體 被置於其間。 蜀擴政防止層 6· —種形成佈線的方法，其包括： 形成第一金屬擴散防止層於基板上； 形成具預先》定圖帛的金屬佈線層力 止層上； &屬擴散防 蝕刻在一平面上未與該金屬佈線該 散防止層之區域；及 发弟 金屬擴 以一種方式形成笛— _ . M 攻第一金屬擴散防止層’以覆蓋舍紅石1 該金屬佈線層的側矣A 復盈a括至少
    第40頁 1 如祕山士* 表面之該經暴露表面0 7.根據申請專利範圍楚 紅— 圍第6項形成佈線的方法，其進一 括在具預先決定圖安 ^ ^ 步包 屬種晶層於該第=該金屬佈線層的形成之冑，形成金 案的該金屬佈'❹的”防止層上，及在具預先決定圖 的區域之外的該金屬種曰曰… 巾嗥層結合 2 ·根據申請專利範圊 9 、 3 括在具預先決定圖案項形成佈線的方法，其進一步包 預先決定圖案的：屬=該金屬佈線層的形成之冑’形成具 ’屬種晶層於該第一金屬擴散防止層上。 200425239 申請專利範圍 9·根據申請專利範圍第6項形成佈線的方法，其中該第一 金屬擴散防止層係在另_電路元件或一部份的該另一電路 元件的形成，後被形成於該基板。 ·根據申請專利範圍第6項形成佈線的方法，其中定義 该金屬佈線層的截面區段形狀的該圖案的開孔區域之截面 區奴被構型為長方形或倒反的逐漸變細。 11·根據申請專利範圍第6項形成佈旅的方法，其中該金 佈線層係由使用録鹽、錫鹽或乙醛酸做為還原劑且不含 鹼金屬的無電金屬電鍍浴而形成。 •種顯示裝置的製造方法，該顯示裝置包括被排列以 乂 、矩陣的像素的驅動元件之電極、掃描線路及連接至該 驅動元件之資料線路，其包括： 形成第一金屬擴散防止層； 形成提供具預先決 資料線路的金屬佈線 藉由钱刻移除至少 擴散防止層之部份； 、該掃描線路及該 散防止層； 結合的該第一金屬 定圖案的任何電極 層於該第一金屬擴 未與該金屬佈線層 及 方式形成第二金屬擴散 Μ — I乃主層以覆蓋包括 ’佈線層的側表面之該經暴露表面。 步m專利範圍第12項顯示裝置的製造方法，其進- 決定圖案的任何電極、該掃描線❸ 佈線層的开^ r:丄及在具預先決定圖案的該金^ a成之後刻未與該金屬㈣層,吉合的金屬毛
    200425239 六、申請專利範圍 晶層之區域。 1 4根據申請專利範圍第1 2項顯示裝置的製造方法，其進一 步包括在具預先決定圖案的該金屬佈線層的形成之前，形 成具預先決定圖案的該金屬種晶層於該第一金屬擴散防止 層上。 1 5根據申請專利範圍第1 2項顯示裝置的製造方法，其進一 步包括將至少一部份該第一金屬擴散防止層轉換為石夕化物 . 層。
    第42頁
TW093106559A 2003-03-20 2004-03-11 Wiring, display device and method of manufacturing the same TW200425239A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003078113 2003-03-20
JP2004065613A JP2004304167A (ja) 2003-03-20 2004-03-09 配線、表示装置及び、これらの形成方法

Publications (1)

Publication Number Publication Date
TW200425239A true TW200425239A (en) 2004-11-16

Family

ID=32993005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093106559A TW200425239A (en) 2003-03-20 2004-03-11 Wiring, display device and method of manufacturing the same

Country Status (4)

Country Link
US (2) US7626125B2 (zh)
JP (1) JP2004304167A (zh)
KR (1) KR20040082987A (zh)
TW (1) TW200425239A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109644551A (zh) * 2016-08-30 2019-04-16 施韦策电子公司 电路板和其制造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
TWI277815B (en) * 2004-01-16 2007-04-01 Hannstar Display Corp Liquid crystal display and manufacturing method of liquid crystal display including substrate
DE102004005645B4 (de) * 2004-02-04 2006-01-12 Infineon Technologies Ag Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung
KR101051015B1 (ko) * 2004-10-28 2011-07-21 삼성전자주식회사 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널
KR20060089635A (ko) * 2005-02-04 2006-08-09 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 구리 배선층의 형성방법
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
US20070082299A1 (en) * 2005-10-11 2007-04-12 Lam Research Corp. Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US7743783B2 (en) * 2006-04-04 2010-06-29 Air Liquide Electronics U.S. Lp Method and apparatus for recycling process fluids
KR101244895B1 (ko) * 2006-04-06 2013-03-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US20080041813A1 (en) * 2006-08-21 2008-02-21 Atmel Corporation Methods and compositions for wet etching
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US7794530B2 (en) * 2006-12-22 2010-09-14 Lam Research Corporation Electroless deposition of cobalt alloys
CN100437915C (zh) * 2007-03-16 2008-11-26 友达光电股份有限公司 金属导线及其制造方法
JP5046762B2 (ja) * 2007-07-06 2012-10-10 株式会社ジャパンディスプレイセントラル アレイ基板
US9439293B2 (en) * 2007-11-21 2016-09-06 Xerox Corporation Galvanic process for making printed conductive metal markings for chipless RFID applications
US8815333B2 (en) * 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
JP5581005B2 (ja) * 2008-12-26 2014-08-27 株式会社東芝 半導体装置の製造方法
JP2010189693A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
JP5212268B2 (ja) * 2009-06-19 2013-06-19 住友金属鉱山株式会社 多孔質バルブ金属陽極体の製造方法
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
EP2521165B1 (en) 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
KR101451489B1 (ko) * 2010-01-15 2014-10-17 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 전자 회로 및 그 형성 방법 그리고 전자 회로 형성용 동장 적층판
KR101566925B1 (ko) * 2010-01-29 2015-11-16 삼성전자주식회사 반도체소자의 제조방법
US20110277816A1 (en) * 2010-05-11 2011-11-17 Sierra Solar Power, Inc. Solar cell with shade-free front electrode
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
JP2012204495A (ja) * 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP5720381B2 (ja) * 2011-04-05 2015-05-20 富士通株式会社 半導体装置の製造方法
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
JPWO2012176392A1 (ja) * 2011-06-24 2015-02-23 パナソニック株式会社 半導体装置及びその製造方法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP2013222760A (ja) * 2012-04-13 2013-10-28 Panasonic Liquid Crystal Display Co Ltd 銅配線形成方法、表示装置の製造方法
AU2013326971B2 (en) 2012-10-04 2016-06-30 Tesla, Inc. Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
KR20140064550A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
CN104823283B (zh) * 2012-11-30 2018-04-27 株式会社半导体能源研究所 半导体装置
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US20140246226A1 (en) * 2013-03-04 2014-09-04 Uni-Pixel Displays, Inc. Method of fabricating copper-nickel micro mesh conductors
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
DE102013105722B4 (de) * 2013-03-12 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Verbindungsmetallisierung durch chemische direkte Strukturplattierung und Metallstruktur, die durch dieselbe hergestellt ist
JP2014215202A (ja) * 2013-04-26 2014-11-17 凸版印刷株式会社 表面プラズモンセンサー
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
KR102211967B1 (ko) * 2013-10-28 2021-02-05 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
USD784936S1 (en) * 2014-05-28 2017-04-25 Sumitomo Electric Industries, Ltd. Flexible printed wiring board with device
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9773736B2 (en) 2015-01-28 2017-09-26 Infineon Technologies Ag Intermediate layer for copper structuring and methods of formation thereof
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
JP6523076B2 (ja) * 2015-06-30 2019-05-29 株式会社日立製作所 粒子線治療システム
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
CN105899003B (zh) * 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
FR3045674B1 (fr) * 2015-12-17 2019-12-20 Aveni Procede de metallisation d'un substrat semi-conducteur avec du cuivre mettant en oeuvre un siliciure de cobalt ou de nickel
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
KR102515562B1 (ko) * 2016-01-08 2023-03-29 삼성디스플레이 주식회사 표시판 및 표시판의 제조 방법
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP6989267B2 (ja) * 2017-02-15 2022-01-05 日本特殊陶業株式会社 セラミックパッケージ
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
CN108172584A (zh) * 2017-12-26 2018-06-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其上电极线图案的制备方法和液晶显示面板
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
EP3846597A4 (en) * 2018-08-28 2022-05-18 Kyocera Corporation WIRING PANEL AND ELECTRONICS
JP7279496B2 (ja) 2019-04-26 2023-05-23 富士通株式会社 配線基板及びその製造方法
JPWO2020230317A1 (zh) * 2019-05-16 2020-11-19
JP7238712B2 (ja) * 2019-09-18 2023-03-14 トヨタ自動車株式会社 配線基板の製造方法および配線基板
TWI827322B (zh) * 2022-10-26 2023-12-21 艾姆勒科技股份有限公司 具最佳化鍍層結構的電動車用功率模組散熱器

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570857B2 (ja) * 1989-04-21 1997-01-16 日本電気株式会社 半導体装置の製造方法
JPH05109714A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JPH06318592A (ja) 1993-05-10 1994-11-15 Kawasaki Steel Corp 半導体集積回路のＣｕ配線構造体の製造方法
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JPH10188817A (ja) * 1996-12-25 1998-07-21 Canon Inc 素子回路基板および画像形成装置とその製造法
KR100414746B1 (ko) 1996-12-31 2004-03-31 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100253588B1 (ko) 1997-04-18 2000-04-15 김영환 반도체 소자의 캐패시터 제조방법
JP3619016B2 (ja) * 1997-06-10 2005-02-09 キヤノン株式会社 基板及びその製造方法
JP3501265B2 (ja) 1997-10-30 2004-03-02 富士通株式会社 半導体装置の製造方法
US6218302B1 (en) 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
JP4536186B2 (ja) 1998-11-16 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000212754A (ja) * 1999-01-22 2000-08-02 Sony Corp めっき方法及びその装置、並びにめっき構造
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP4334070B2 (ja) 1999-07-09 2009-09-16 株式会社東芝 銅被膜の選択形成方法
JP2001118924A (ja) 1999-10-20 2001-04-27 Sony Corp 半導体装置およびその製造方法
JP2001181854A (ja) * 1999-12-22 2001-07-03 Ebara Corp 無電解めっき液及びこれを用いた配線形成方法
JP3490038B2 (ja) 1999-12-28 2004-01-26 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
JP4598238B2 (ja) * 2000-06-01 2010-12-15 常木鍍金工業株式会社 接点部材及びその製造方法
JP3935309B2 (ja) 2000-06-08 2007-06-20 日東電工株式会社 配線回路基板およびその製造方法
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP3741005B2 (ja) * 2000-09-13 2006-02-01 セイコーエプソン株式会社 配線基板、その製造方法、表示装置および電子機器
KR100400765B1 (ko) 2000-11-13 2003-10-08 엘지.필립스 엘시디 주식회사 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP3708837B2 (ja) * 2001-05-14 2005-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
JP4936611B2 (ja) * 2001-07-17 2012-05-23 東芝モバイルディスプレイ株式会社 アレイ基板の製造方法
JP4650656B2 (ja) * 2001-07-19 2011-03-16 ソニー株式会社 薄膜半導体装置の製造方法および表示装置の製造方法
US7547627B2 (en) * 2004-11-29 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109644551A (zh) * 2016-08-30 2019-04-16 施韦策电子公司 电路板和其制造方法

Also Published As

Publication number Publication date
US20100044085A1 (en) 2010-02-25
US8110748B2 (en) 2012-02-07
US20040185683A1 (en) 2004-09-23
JP2004304167A (ja) 2004-10-28
KR20040082987A (ko) 2004-09-30
US7626125B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
TW200425239A (en) Wiring, display device and method of manufacturing the same
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
KR101004219B1 (ko) 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치
TW200403768A (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
TWI298510B (en) Semiconductor device and method for manufacturing same
KR20010030437A (ko) 대머신 상호연결을 위한 이중 에칭 멈춤/분산 방어막
TW464941B (en) Semiconductor device and production method thereof
JP2004040101A (ja) 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング
CN106601665A (zh) 半导体结构及其形成方法
TW200400590A (en) Method for forming copper metal line in semiconductor device
JP2012064953A (ja) 配線の形成方法及びその配線を有する表示装置の形成方法
JP4117101B2 (ja) 半導体装置とその製造方法
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP4495428B2 (ja) 薄膜トランジスタの形成方法
JP2001060589A (ja) 半導体装置の製造方法
JP2004342759A (ja) 配線構造体、薄膜半導体装置、表示装置、及びこれらの形成方法
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
TWI279860B (en) Method for forming metal wiring and method for manufacturing display device
KR100268899B1 (ko) 반도체소자의금속배선및그형성방법
JP2007027177A (ja) 半導体装置の製造方法
TW546798B (en) Method for preventing integrated circuit from broken circuit
JP2004048066A (ja) 半導体装置およびその製造方法
JP2001053150A (ja) 半導体集積回路装置の製造方法
KR20080055309A (ko) 반도체 소자 및 그 제조 방법