JP2004048066A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004048066A JP2004048066A JP2003346478A JP2003346478A JP2004048066A JP 2004048066 A JP2004048066 A JP 2004048066A JP 2003346478 A JP2003346478 A JP 2003346478A JP 2003346478 A JP2003346478 A JP 2003346478A JP 2004048066 A JP2004048066 A JP 2004048066A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- adjacent
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
積層配線構造においてボイドや断線を起こしにくい、信頼性の高い半導体装置を提供する。
【解決手段】 半導体基板上に導電性膜と該導電性膜に接触して隣接膜が積層された積層配線構造を有する半導体装置において、前記導電性膜の自由エネルギー最小面を構成する長方格子の短辺apと前記隣接膜の自由エネルギー最小面を構成する長方格子の短辺anの差{|ap-an|/ap}×100=A(%)と前記導電性膜の自由エネルギー最小面を構成する長方格子の長辺bpと前記隣接膜の自由エネルギー最小面を構成する長方格子の長辺bnの差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13なる不等式を満足するように前記導電性膜と前記隣接膜の材料を選択することにより、導電性膜の拡散を抑える。
【選択図】図1
Description
前記銅(Cu)膜配線はスパッタリングを用いて形成された銅(Cu)膜とメッキまたは化学気相成長法(CVD)を用いて形成された銅(Cu)膜との積層構造を備えていること。
・半導体基板の一主面側にスパッタリングを用いてルテニウム(Ru)膜を形成する工程。
・前記ルテニウム(Ru)膜に接するようにスパッタリングを用いて第一の銅(Cu)膜を形成する工程。
・前記第一の銅(Cu)膜に接するようにメッキまたは化学気相成長法(CVD)を用いて第二の銅(Cu)膜を形成する工程。
筆者らは、自由エネルギー最小面を構成する長方格子の短辺a、長辺bの導電性膜と隣接膜の間の差に着目し、この差が拡散係数に与える影響を計算機シミュレーションにより調べた。具体的には、導電性膜と該導電性膜に接触して隣接膜が積層された積層配線構造において、前記導電性膜の自由エネルギー最小面を構成する長方格子の短辺apと前記隣接膜の自由エネルギー最小面を構成する長方格子の短辺anの差{|ap-an|/ap}×100=A(%)を横軸にとり、前記導電性膜の自由エネルギー最小面を構成する長方格子の長辺bpと前記隣接膜の自由エネルギー最小面を構成する長方格子の長辺bnの差{|bp-bn|/bp}×100=B(%)に(ap/bp)を乗じた量を縦軸にとったマップを作成し、このマップを網羅するようにAとBを設定して計算機シミュレーションにより前記導電性膜における拡散係数の値を計算した。
性膜115、120として銅(Cu)膜を用い、導電性膜115、120の隣接膜114a、114b、119a、119bとしては、ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の膜を用いる。また、図8には示さないが、隣接膜116a、116b、122a、122b、114a、114b、119a、119bのそれぞれと、絶縁膜の間には、図7の場合と同様に一層以上の別の膜が形成されていてもよい。
例えば、ゲート電極108、109が導電性膜と隣接膜の積層構造である場合には、拡散を抑えてマイグレーションによるボイド発生等を防止するために、隣接膜の自由エネルギー最小面を構成する長方格子の短辺anと前記導電性膜の自由エネルギー最小面を構成する長方格子の短辺apの差{|ap-an|/ap}×100=A(%)と、前記隣接膜の自由エネルギー最小面を構成する長方格子の長辺bnと前記導電性膜の自由エネルギー最小面を構成する長方格子の長辺bpの差{|bp-bn|/bp}×100=B(%)が{A+B×(ap/bp)}<13%なる不等式を満足する材料の組合せで形成する。具体的には、例えば、導電性膜として銅(Cu)膜を用いた場合、隣接膜としては、ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の膜を用いる。また、導電性膜として白金(Pt)膜を用いた場合、隣接膜としては、ロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜からなる群から選ばれる一種類の膜を用いる。また、ゲート電極108、109とゲート絶縁膜106、107の間には窒化チタン等の別の膜があってもよい。
また、銅(Cu)膜と呼んでいるものは、主構成元素が銅(Cu)である膜のことであり、これに他の元素が含まれていても、上記と同様の効果を示すことができる。ルテニウム(Ru)膜等についても同様である。
Claims (8)
- 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru)膜であり、前記銅(Cu)膜配線はスパッタリングを用いて形成された銅(Cu)膜とメッキを用いて形成された銅(Cu)膜との積層構造を備えていることを特徴とする半導体装置。
- 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru)膜であり、前記銅(Cu)膜配線は物理蒸着(PVD)を用いて形成された銅(Cu)膜と化学気相成長法(CVD)を用いて形成された銅(Cu)膜との積層構造を備えていることを特徴とする半導体装置。
- 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたバリヤメタルとを有する積層構造を備えた半導体装置において、前記バリヤメタルはスパッタリングを用いて形成されたルテニウム(Ru)膜であり、前記銅(Cu)膜配線はスパッタリングを用いて形成された銅(Cu)膜とメッキまたは化学気相成長法(CVD)を用いて形成された銅(Cu)膜との積層構造を備えていることを特徴とする半導体装置。
- 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたプラグとを有する構造を備えた半導体装置において、前記プラグはロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜、白金(Pt)膜からなる群から選ばれる一種類の膜であり、前記銅(Cu)膜配線と前記プラグの少なくとも一方には物理蒸着(PVD)を用いて形成された層が含まれていることを特徴とする半導体装置。
- 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成されたバリヤメタルと、該バリヤメタルに接触して形成されたプラグとを有する構造を備えた半導体装置において、前記バリヤメタルはルテニウム(Ru)膜であり、前記プラグはルテニウム(Ru)膜であり、前記銅(Cu)膜配線と前記プラグの少なくとも一方には物理蒸着(PVD)を用いて形成された層が含まれていることを特徴とする半導体装置。
- 半導体基板の一主面側に形成された銅(Cu)膜配線と、該銅(Cu)膜配線に接触して形成された第一バリヤメタルと、該第一バリヤメタルに接触して形成されたプラグと、該プラグおよび前記第一バリヤメタルに接触して形成された第二バリヤメタルとを有する構造を備えた半導体装置において、前記第一バリヤメタルはルテニウム(Ru)膜であり、前記プラグはルテニウム(Ru)膜であり、前記第二バリヤメタルは窒化チタン(TiN)膜であり、前記銅(Cu)膜配線と前記第一バリヤメタルの少なくとも一方はスパッタリングを用いて形成された膜であることを特徴とする半導体装置。
- 半導体基板の一主面側に形成された白金(Pt)電極膜と、該白金(Pt)電極膜に接触して形成された隣接膜とを有する構造を備えた半導体装置において、前記隣接膜はロジウム(Rh)膜、ルテニウム(Ru)膜、イリジウム(Ir)膜、オスミウム(Os)膜からなる群から選ばれる一種類の膜であり、前記白金(Pt)電極膜と前記隣接膜の少なくとも一方はスパッタリングを用いて形成された膜であることを特徴とする半導体装置。
- 下記の工程を備えたことを特徴とする半導体装置の製造方法。
・半導体基板の一主面側にスパッタリングを用いてルテニウム(Ru)膜を形成する工程。
・前記ルテニウム(Ru)膜に接するようにスパッタリングを用いて第一の銅(Cu)膜を形成する工程。
・前記第一の銅(Cu)膜に接するようにメッキまたは化学気相成長法(CVD)を用いて第二の銅(Cu)膜を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003346478A JP2004048066A (ja) | 1998-02-23 | 2003-10-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3999298 | 1998-02-23 | ||
JP2003346478A JP2004048066A (ja) | 1998-02-23 | 2003-10-06 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3682499A Division JP3504175B2 (ja) | 1998-02-23 | 1999-02-16 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004048066A true JP2004048066A (ja) | 2004-02-12 |
JP2004048066A5 JP2004048066A5 (ja) | 2006-02-23 |
Family
ID=31717848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003346478A Pending JP2004048066A (ja) | 1998-02-23 | 2003-10-06 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004048066A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169516A (ja) * | 2011-02-16 | 2012-09-06 | Ibaraki Univ | 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291191A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | 半導体装置の製造方法 |
JPH08139185A (ja) * | 1994-10-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体装置の製造方法 |
JPH0969522A (ja) * | 1995-09-01 | 1997-03-11 | Fujitsu Ltd | 埋め込み導電層の形成方法 |
JPH10199970A (ja) * | 1996-12-27 | 1998-07-31 | Hyundai Electron Ind Co Ltd | 半導体素子の製造方法 |
JPH10229084A (ja) * | 1997-02-14 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の配線構造およびその製造方法 |
-
2003
- 2003-10-06 JP JP2003346478A patent/JP2004048066A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291191A (ja) * | 1993-04-01 | 1994-10-18 | Nec Corp | 半導体装置の製造方法 |
JPH08139185A (ja) * | 1994-10-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体装置の製造方法 |
JPH0969522A (ja) * | 1995-09-01 | 1997-03-11 | Fujitsu Ltd | 埋め込み導電層の形成方法 |
JPH10199970A (ja) * | 1996-12-27 | 1998-07-31 | Hyundai Electron Ind Co Ltd | 半導体素子の製造方法 |
JPH10229084A (ja) * | 1997-02-14 | 1998-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の配線構造およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169516A (ja) * | 2011-02-16 | 2012-09-06 | Ibaraki Univ | 半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路装置用バリア材 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253103B2 (en) | Method for producing semiconductor devices that includes forming a copper film in contact with a ruthenium film | |
US20220115505A1 (en) | Copper-filled trench contact for transistor performance improvement | |
KR910007108B1 (ko) | 알루미늄 또는 알루미늄 화합물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법 | |
US9171801B2 (en) | E-fuse with hybrid metallization | |
TWI298510B (en) | Semiconductor device and method for manufacturing same | |
US20070132100A1 (en) | Semiconductor device and method for fabricating the same | |
TWI242837B (en) | Semiconductor device and method of manufacturing the same | |
US6617689B1 (en) | Metal line and method of suppressing void formation therein | |
JP2004040101A (ja) | 配線性能改善用メタライゼーションの合金化及び/又は局部ドーピング | |
JP2005050903A (ja) | 半導体装置およびその製造方法 | |
JP5089850B2 (ja) | 半導体装置 | |
JPH10294294A (ja) | 半導体デバイスの金属配線の形成方法 | |
JP4236778B2 (ja) | 半導体装置 | |
JP3504175B2 (ja) | 半導体装置およびその製造方法 | |
JP2004048066A (ja) | 半導体装置およびその製造方法 | |
JPH10209156A (ja) | 半導体装置及びその形成方法 | |
JP2004319834A (ja) | 半導体装置およびその製造方法 | |
JP4117101B2 (ja) | 半導体装置とその製造方法 | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2998454B2 (ja) | 半導体装置の製造方法 | |
JP2002043418A (ja) | 半導体装置およびその製造方法 | |
CN117637600A (zh) | 半导体结构及其形成方法 | |
JP2000164717A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005026708A (ja) | 半導体装置 | |
JP2005310880A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20060106 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090818 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20090820 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |