JP2000164717A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2000164717A JP2000164717A JP11008221A JP822199A JP2000164717A JP 2000164717 A JP2000164717 A JP 2000164717A JP 11008221 A JP11008221 A JP 11008221A JP 822199 A JP822199 A JP 822199A JP 2000164717 A JP2000164717 A JP 2000164717A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- semiconductor device
- titanium nitride
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 コンタクトホールに形成された第２金属配線
の抵抗を下げ、半導体装置としての特性を向上させるこ
と。 【解決手段】 コンタクトホール３の内面にチタン膜４
及び窒化チタン膜５を順次形成し、コンタクトホール３
の側壁の窒化チタン膜５に対し、ゲルマニウムイオンを
注入してこの部分の膜厚を縮小させる。その後、ブラン
ケットタングステンＣＶＤ法を用いて、コンタクトホー
ル３内にタングステンプラグ７を埋め込む。
の抵抗を下げ、半導体装置としての特性を向上させるこ
と。 【解決手段】 コンタクトホール３の内面にチタン膜４
及び窒化チタン膜５を順次形成し、コンタクトホール３
の側壁の窒化チタン膜５に対し、ゲルマニウムイオンを
注入してこの部分の膜厚を縮小させる。その後、ブラン
ケットタングステンＣＶＤ法を用いて、コンタクトホー
ル３内にタングステンプラグ７を埋め込む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、詳しくは、多層配線構造に関する。
の製造方法に係り、詳しくは、多層配線構造に関する。
【０００２】
【従来の技術】近年、高集積半導体装置に採用されてい
る多層配線では、配線間コンタクト（ビアコンタクト）
の低抵抗化及び配線の信頼性の向上が求められている。
る多層配線では、配線間コンタクト（ビアコンタクト）
の低抵抗化及び配線の信頼性の向上が求められている。
【０００３】しかも、半導体装置の高集積化はますます
進んでおり、コンタクトホール（ビアホールも同義とす
る）の径を小さくすることが求められている。しかしな
がら、コンタクトホールの径を小さくすると、コンタク
トホール内に十分な厚さの配線材料を堆積させるのが難
しくなる。そこで、ＣＶＤ法により、コンタクトホール
内に適宜な金属（タングステン、アルミニウム、ニッケ
ル、銅など）を堆積させ、第１層配線と第２層配線とを
接続するプラグを形成することが提案されている。
進んでおり、コンタクトホール（ビアホールも同義とす
る）の径を小さくすることが求められている。しかしな
がら、コンタクトホールの径を小さくすると、コンタク
トホール内に十分な厚さの配線材料を堆積させるのが難
しくなる。そこで、ＣＶＤ法により、コンタクトホール
内に適宜な金属（タングステン、アルミニウム、ニッケ
ル、銅など）を堆積させ、第１層配線と第２層配線とを
接続するプラグを形成することが提案されている。
【０００４】中でも、ブランケットタングステンＣＶＤ
法は、コンタクトホール内にタングステンをカバレージ
良く埋め込むことができることから、多層配線形成の重
要技術として注目されている。
法は、コンタクトホール内にタングステンをカバレージ
良く埋め込むことができることから、多層配線形成の重
要技術として注目されている。
【０００５】このブランケットタングステンＣＶＤ法
は、絶縁膜とタングステンとの密着性が問題となるた
め、通常、タングステンを形成する前に、絶縁膜上に窒
化チタン膜など、タングステンとの密着性がよい膜を形
成している。尚、窒化チタン膜は、１００〜５００μΩ
・ｃｍの比抵抗を有し、これはタングステンの１０〜５
０倍である。
は、絶縁膜とタングステンとの密着性が問題となるた
め、通常、タングステンを形成する前に、絶縁膜上に窒
化チタン膜など、タングステンとの密着性がよい膜を形
成している。尚、窒化チタン膜は、１００〜５００μΩ
・ｃｍの比抵抗を有し、これはタングステンの１０〜５
０倍である。
【０００６】また、コンタクトホール内にタングステン
を形成する際、プロセスガスとコンタクトホール底部の
第１層配線とが反応し、高抵抗な副生成物が形成される
ことを防止するために、上記窒化チタン膜をコンタクト
ホールの内壁にも形成している。
を形成する際、プロセスガスとコンタクトホール底部の
第１層配線とが反応し、高抵抗な副生成物が形成される
ことを防止するために、上記窒化チタン膜をコンタクト
ホールの内壁にも形成している。
【０００７】しかしながら、コンタクトホール内壁に窒
化チタン膜を形成した場合、そのぶんコンタクトホール
内におけるタングステンの占有面積が小さくなり、タン
グステン自身の抵抗が高くなって、結果として配線抵抗
が高くなるという問題が生じる。
化チタン膜を形成した場合、そのぶんコンタクトホール
内におけるタングステンの占有面積が小さくなり、タン
グステン自身の抵抗が高くなって、結果として配線抵抗
が高くなるという問題が生じる。
【０００８】特に、ＭＯＣＶＤ法（有機金属錯体化学蒸
着法）により形成された窒化チタン膜は、コンタクトホ
ール内にカバレッジ良く形成されるが、スパッタ法など
と比べて膜厚を小さくすることができず、上述の問題は
より顕著である。
着法）により形成された窒化チタン膜は、コンタクトホ
ール内にカバレッジ良く形成されるが、スパッタ法など
と比べて膜厚を小さくすることができず、上述の問題は
より顕著である。
【０００９】タングステンの断面積を大きくするには、
そのぶん窒化チタン膜の膜厚を薄くすれば良く、例え
ば、窒化チタン膜にプラズマ処理を行うことで、窒化チ
タン膜を収縮させる（膜密度を高める）技術が公表され
ている（June 18-20,1996 VMICConference 「A STABLE P
LASMA TREATED CVD TITANIUM NITRIDE FILM FOR BARRIE
R/GLUE LAYER APPLICATIONS」 A.J.Konecni他）。
そのぶん窒化チタン膜の膜厚を薄くすれば良く、例え
ば、窒化チタン膜にプラズマ処理を行うことで、窒化チ
タン膜を収縮させる（膜密度を高める）技術が公表され
ている（June 18-20,1996 VMICConference 「A STABLE P
LASMA TREATED CVD TITANIUM NITRIDE FILM FOR BARRIE
R/GLUE LAYER APPLICATIONS」 A.J.Konecni他）。
【００１０】
【発明が解決しようとする課題】上記プラズマ処理技術
は、層間絶縁膜上やコンタクトホール底部の窒化チタン
膜を収縮させる効果はあるが、コンタクトホール側壁の
窒化チタン膜を収縮させることはできない。従って、コ
ンタクトホール内に埋め込まれるタングステンは、底部
の窒化チタン膜の膜厚が小さくなったぶん縦方向の断面
積は増えるが、側壁の窒化チタン膜の膜厚が変わらない
ので、横方向の断面積は変化せず、結局抵抗を下げるこ
とはできない。
は、層間絶縁膜上やコンタクトホール底部の窒化チタン
膜を収縮させる効果はあるが、コンタクトホール側壁の
窒化チタン膜を収縮させることはできない。従って、コ
ンタクトホール内に埋め込まれるタングステンは、底部
の窒化チタン膜の膜厚が小さくなったぶん縦方向の断面
積は増えるが、側壁の窒化チタン膜の膜厚が変わらない
ので、横方向の断面積は変化せず、結局抵抗を下げるこ
とはできない。
【００１１】本発明は、半導体装置及び半導体装置の製
造方法に関し、斯かる問題点を解消するものである。
造方法に関し、斯かる問題点を解消するものである。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
絶縁膜に形成されたコンタクトホールと、このコンタク
トホールの少なくとも側壁に形成され、不純物を含有す
る第１の金属膜と、前記コンタクトホール内に形成され
た第２の金属膜とを具備したことをその要旨とする。
絶縁膜に形成されたコンタクトホールと、このコンタク
トホールの少なくとも側壁に形成され、不純物を含有す
る第１の金属膜と、前記コンタクトホール内に形成され
た第２の金属膜とを具備したことをその要旨とする。
【００１３】この場合、コンタクトホールの側壁部の第
１の金属膜が不純物を含有してその膜厚が収縮している
ため、コンタクトホール内に形成された第２の金属膜の
横断面積が相対的に大きくなっている。
１の金属膜が不純物を含有してその膜厚が収縮している
ため、コンタクトホール内に形成された第２の金属膜の
横断面積が相対的に大きくなっている。
【００１４】また、本発明の他の半導体装置は、絶縁膜
に形成された凹所及びこの凹所の底部に形成されたコン
タクトホールと、前記凹所及びコンタクトホールの少な
くとも側壁に形成され、不純物を含有する第１の金属膜
と、前記凹所及びコンタクトホール内に形成された第２
の金属膜とを具備したことをその要旨とする。
に形成された凹所及びこの凹所の底部に形成されたコン
タクトホールと、前記凹所及びコンタクトホールの少な
くとも側壁に形成され、不純物を含有する第１の金属膜
と、前記凹所及びコンタクトホール内に形成された第２
の金属膜とを具備したことをその要旨とする。
【００１５】この場合、凹所及びコンタクトホールの側
壁部の第１の金属膜が不純物を含有してその膜厚が収縮
しているため、凹所及びコンタクトホール内に形成され
た第２の金属膜の横断面積（電流の流れる方向に対する
断面積）が相対的に大きくなっている。
壁部の第１の金属膜が不純物を含有してその膜厚が収縮
しているため、凹所及びコンタクトホール内に形成され
た第２の金属膜の横断面積（電流の流れる方向に対する
断面積）が相対的に大きくなっている。
【００１６】また、本発明の半導体装置の製造方法は、
絶縁膜にコンタクトホールを形成する工程と、このコン
タクトホールの少なくとも側壁に、第１の金属膜を形成
する工程と、前記第１の金属膜に不純物を導入する工程
と、前記コンタクトホール内に第２の金属膜を形成する
工程と、を含むことをその要旨とする。
絶縁膜にコンタクトホールを形成する工程と、このコン
タクトホールの少なくとも側壁に、第１の金属膜を形成
する工程と、前記第１の金属膜に不純物を導入する工程
と、前記コンタクトホール内に第２の金属膜を形成する
工程と、を含むことをその要旨とする。
【００１７】この場合、コンタクトホールの側壁部の第
１の金属膜に不純物を導入することにより、この部分の
膜厚が収縮するため、そのぶんコンタクトホール内に形
成された第２の金属膜の横断面積が相対的に大きくな
る。
１の金属膜に不純物を導入することにより、この部分の
膜厚が収縮するため、そのぶんコンタクトホール内に形
成された第２の金属膜の横断面積が相対的に大きくな
る。
【００１８】また、本発明の他の半導体装置の製造方法
は、絶縁膜に凹所とこの凹所の底部に連通するコンタク
トホールを形成する工程と、前記凹所及びコンタクトホ
ールの少なくとも側壁に、第１の金属膜を形成する工程
と、前記第１の金属膜に不純物を導入する工程と、前記
凹所及びコンタクトホール内に第２の金属膜を形成する
工程と、を含むことをその要旨とする。
は、絶縁膜に凹所とこの凹所の底部に連通するコンタク
トホールを形成する工程と、前記凹所及びコンタクトホ
ールの少なくとも側壁に、第１の金属膜を形成する工程
と、前記第１の金属膜に不純物を導入する工程と、前記
凹所及びコンタクトホール内に第２の金属膜を形成する
工程と、を含むことをその要旨とする。
【００１９】この場合、凹所及びコンタクトホールの側
壁部の第１の金属膜に不純物を導入することにより、こ
の部分の膜厚が収縮するため、そのぶん凹所及びコンタ
クトホール内に形成された第２の金属膜の横断面積（電
流の流れる方向に対する断面積）が相対的に大きくな
る。
壁部の第１の金属膜に不純物を導入することにより、こ
の部分の膜厚が収縮するため、そのぶん凹所及びコンタ
クトホール内に形成された第２の金属膜の横断面積（電
流の流れる方向に対する断面積）が相対的に大きくな
る。
【００２０】尚、以上の半導体装置及び半導体装置の製
造方法において、前記第１の金属膜はＭＯＣＶＤ法を用
いて形成されたものであることが望ましく、特に、窒化
チタン膜を含むことが望ましい。
造方法において、前記第１の金属膜はＭＯＣＶＤ法を用
いて形成されたものであることが望ましく、特に、窒化
チタン膜を含むことが望ましい。
【００２１】
【発明の実施の形態】（第１実施形態）本発明を多層配
線に具体化した第１実施形態を図面に基づいて説明す
る。
線に具体化した第１実施形態を図面に基づいて説明す
る。
【００２２】図１〜図６は本実施形態の半導体装置にお
ける多層配線形成プロセスを示した断面図であり、以下
順を追って説明する。
ける多層配線形成プロセスを示した断面図であり、以下
順を追って説明する。
【００２３】工程１（図１参照）：単結晶シリコン基板
１の上に、膜厚６００ｎｍのシリコン酸化膜２をＣＶＤ
法、熱酸化法等により形成した後、通常のリソグラフィ
技術、ドライエッチング技術（ＲＩＥ法等）により、レ
ジスト（図示略）塗布、露光、エッチング作業を経て、
シリコン酸化膜２に、シリコン基板１表面のソース・ド
レイン拡散領域（図示しない）に通じるコンタクトホー
ル３を形成する。
１の上に、膜厚６００ｎｍのシリコン酸化膜２をＣＶＤ
法、熱酸化法等により形成した後、通常のリソグラフィ
技術、ドライエッチング技術（ＲＩＥ法等）により、レ
ジスト（図示略）塗布、露光、エッチング作業を経て、
シリコン酸化膜２に、シリコン基板１表面のソース・ド
レイン拡散領域（図示しない）に通じるコンタクトホー
ル３を形成する。
【００２４】工程２（図２参照）：不活性ガス（例えば
Ａｒ）を用いたスパッタエッチングによって、コンタク
トホール３内をクリーニングした後、マグネトロンスパ
ッタ法を用いて、シリコン酸化膜２の上及びコンタクト
ホール３の内壁（底面含む）にチタン（Ｔｉ）膜４（膜
厚３０ｎｍ）を形成する。更に、このチタン膜４の上
に、ＭＯＣＶＤ法により、窒化チタン（ＴｉＮ）膜５
（膜厚２０ｎｍ）を形成する。このＭＯＣＶＤの条件
は、例えば、原料ガス：有機ガス（ＴＤＭＡＴ（tetrak
is di-methyl amino titanium）又はＴＤＥＡＴ（tetra
kis di-ethyl amino titanium））、温度：４５０℃で
ある。
Ａｒ）を用いたスパッタエッチングによって、コンタク
トホール３内をクリーニングした後、マグネトロンスパ
ッタ法を用いて、シリコン酸化膜２の上及びコンタクト
ホール３の内壁（底面含む）にチタン（Ｔｉ）膜４（膜
厚３０ｎｍ）を形成する。更に、このチタン膜４の上
に、ＭＯＣＶＤ法により、窒化チタン（ＴｉＮ）膜５
（膜厚２０ｎｍ）を形成する。このＭＯＣＶＤの条件
は、例えば、原料ガス：有機ガス（ＴＤＭＡＴ（tetrak
is di-methyl amino titanium）又はＴＤＥＡＴ（tetra
kis di-ethyl amino titanium））、温度：４５０℃で
ある。
【００２５】尚、チタン膜４及び窒化チタン膜５は、後
述するタングステンとシリコン酸化膜２との密着性を高
める密着層として機能するだけでなく、タングステンと
シリコン基板１とが反応して、シリコンを浸食し、拡散
層に形成している接合面に悪影響を及ぼしてデバイス特
性を劣化させることを防止するためのバリヤメタルとし
ても機能する。
述するタングステンとシリコン酸化膜２との密着性を高
める密着層として機能するだけでなく、タングステンと
シリコン基板１とが反応して、シリコンを浸食し、拡散
層に形成している接合面に悪影響を及ぼしてデバイス特
性を劣化させることを防止するためのバリヤメタルとし
ても機能する。
【００２６】工程３（図３参照）：窒化チタン膜５に対
し、ゲルマニウム（Ｇｅ）イオンを加速エネルギー：５
KeV、ドーズ量：１×１０14atoms／cm2の条件でドープ
する。
し、ゲルマニウム（Ｇｅ）イオンを加速エネルギー：５
KeV、ドーズ量：１×１０14atoms／cm2の条件でドープ
する。
【００２７】このように、窒化チタン膜５にゲルマニウ
ムイオンを導入することで、窒化チタン膜５の膜密度が
高くなり、膜厚が２０ｎｍから１０ｎｍに減少する。ま
た、ＭＯＣＶＤ法で形成した窒化チタン膜５は、上記密
着層としての機能及びシリコン基板１に対するバリヤメ
タルとしての機能が若干劣るが、窒化チタン膜５にゲル
マニウムイオンを導入することで、その機能も例えば、
Ｔａ系金属と同等にまで向上させることができる。
ムイオンを導入することで、窒化チタン膜５の膜密度が
高くなり、膜厚が２０ｎｍから１０ｎｍに減少する。ま
た、ＭＯＣＶＤ法で形成した窒化チタン膜５は、上記密
着層としての機能及びシリコン基板１に対するバリヤメ
タルとしての機能が若干劣るが、窒化チタン膜５にゲル
マニウムイオンを導入することで、その機能も例えば、
Ｔａ系金属と同等にまで向上させることができる。
【００２８】尚、窒化チタン膜５が本発明における「第
１金属配線」に相当する。
１金属配線」に相当する。
【００２９】この時、コンタクトホール３の側壁に形成
された窒化チタン膜５に対しても均等な割合でＧｅイオ
ンを注入するためには、基板１が形成されたシリコンウ
ェハ（図示略）全体を回転させながら、基板１の表面に
立つ法線から概ね０°〜７°程度の角度でゲルマニウム
イオンを注入することが望ましい。
された窒化チタン膜５に対しても均等な割合でＧｅイオ
ンを注入するためには、基板１が形成されたシリコンウ
ェハ（図示略）全体を回転させながら、基板１の表面に
立つ法線から概ね０°〜７°程度の角度でゲルマニウム
イオンを注入することが望ましい。
【００３０】工程４（図４参照）：ブランケットタング
ステンＣＶＤ法により、コンタクトホール３内を含む窒
化チタン膜５の上に、タングステン６を形成する。
ステンＣＶＤ法により、コンタクトホール３内を含む窒
化チタン膜５の上に、タングステン６を形成する。
【００３１】形成条件としては、温度：４５０℃、圧
力：９０Torr、使用ガス：六フッ化タングステン（ＷＦ
6、流量７０sccm）＋水素（Ｈ2、流量４２０sccm）（ガ
ス流量比：Ｈ2／ＷＦ6＝６）が適当であるが、温度は４
２５℃〜４７５℃の範囲で、ガス流量比（Ｈ2／ＷＦ6）
は５〜７０の範囲で適宜調整可能である。
力：９０Torr、使用ガス：六フッ化タングステン（ＷＦ
6、流量７０sccm）＋水素（Ｈ2、流量４２０sccm）（ガ
ス流量比：Ｈ2／ＷＦ6＝６）が適当であるが、温度は４
２５℃〜４７５℃の範囲で、ガス流量比（Ｈ2／ＷＦ6）
は５〜７０の範囲で適宜調整可能である。
【００３２】工程５（図５参照）：形成したタングステ
ン（Ｗ）６を、ＳＦ6ガスを用いて窒化チタン膜５が露
出するまで異方性全面エッチバックする。これにより、
コンタクトホール３内にタングステンプラグ７を埋め込
み形成する。尚、タングステンプラグ７が本発明におけ
る「第２金属配線」に相当する。
ン（Ｗ）６を、ＳＦ6ガスを用いて窒化チタン膜５が露
出するまで異方性全面エッチバックする。これにより、
コンタクトホール３内にタングステンプラグ７を埋め込
み形成する。尚、タングステンプラグ７が本発明におけ
る「第２金属配線」に相当する。
【００３３】工程６（図６参照）：マグネトロンスパッ
タ法を用いて、タングステンプラグ７及びシリコン酸化
膜２の上に、チタン膜８（膜厚３０ｎｍ）、窒化チタン
膜９（膜厚５０ｎｍ）、Ａｌ合金膜（Ａｌ−Ｓｉ（１
％）−Ｃｕ（０．５％））１０（膜厚５００ｎｍ）、チ
タン膜１１（膜厚３０ｎｍ）及び窒化チタン膜１２（膜
厚５０ｎｍ）を順次下から形成する。
タ法を用いて、タングステンプラグ７及びシリコン酸化
膜２の上に、チタン膜８（膜厚３０ｎｍ）、窒化チタン
膜９（膜厚５０ｎｍ）、Ａｌ合金膜（Ａｌ−Ｓｉ（１
％）−Ｃｕ（０．５％））１０（膜厚５００ｎｍ）、チ
タン膜１１（膜厚３０ｎｍ）及び窒化チタン膜１２（膜
厚５０ｎｍ）を順次下から形成する。
【００３４】そして、通常のリソグラフィ技術、ドライ
エッチング技術（ＲＩＥ法等）により、レジスト（図示
略）塗布、露光、エッチング作業を経て、チタン膜８、
窒化チタン膜９、アルミ合金膜１０、チタン膜１１及び
窒化チタン膜１２を所定形状にパターニングして、上層
金属配線１３を形成する。尚、チタン膜１１及び窒化チ
タン膜１２（特に、窒化チタン膜１２）は、リソグラフ
ィ工程で光がＡｌに反射することを防止し、反射光がレ
ジストに影響しないようにするいわゆる反射防止膜とし
て機能する。
エッチング技術（ＲＩＥ法等）により、レジスト（図示
略）塗布、露光、エッチング作業を経て、チタン膜８、
窒化チタン膜９、アルミ合金膜１０、チタン膜１１及び
窒化チタン膜１２を所定形状にパターニングして、上層
金属配線１３を形成する。尚、チタン膜１１及び窒化チ
タン膜１２（特に、窒化チタン膜１２）は、リソグラフ
ィ工程で光がＡｌに反射することを防止し、反射光がレ
ジストに影響しないようにするいわゆる反射防止膜とし
て機能する。
【００３５】以上の通り、本第１実施形態にあっては、
コンタクトホール３の側壁に形成した窒化チタン膜５に
イオンを注入して、この部分の膜厚を縮小させているの
で、コンタクトホール３内に埋め込まれるタングステン
プラグ７の横断面積（図６の紙面に垂直な方向に切った
断面積）が、相対的に大きくなり、タングステンプラグ
７自身の抵抗が小さくなる。 （第２実施形態）本発明を多層配線に具体化した第２実
施形態を図面に基づいて説明する。但し、第１実施形態
と同様の構成部材については同じ符号を用い、その詳細
な説明を省略する。
コンタクトホール３の側壁に形成した窒化チタン膜５に
イオンを注入して、この部分の膜厚を縮小させているの
で、コンタクトホール３内に埋め込まれるタングステン
プラグ７の横断面積（図６の紙面に垂直な方向に切った
断面積）が、相対的に大きくなり、タングステンプラグ
７自身の抵抗が小さくなる。 （第２実施形態）本発明を多層配線に具体化した第２実
施形態を図面に基づいて説明する。但し、第１実施形態
と同様の構成部材については同じ符号を用い、その詳細
な説明を省略する。
【００３６】配線を多層化するには、層間絶縁膜として
のシリコン酸化膜２の表面が可能な限り平坦化されてい
ることが望ましい。
のシリコン酸化膜２の表面が可能な限り平坦化されてい
ることが望ましい。
【００３７】層間絶縁膜表面の平坦性をできるだけ保っ
た状態で且つ層間絶縁膜内に配線を形成する手法とし
て、ダマシン（damascene）法が知られている。このダ
マシン法は、配線を形成した後にこれを層間絶縁膜で覆
うのではなく、層間絶縁膜を形成してから、この絶縁膜
に溝（トレンチ）を形成し、この溝内に配線を埋め込む
技術である。また、このダマシン法を利用し、上層配線
と、上下層配線間を接続する接続プラグとを一度に埋め
込み形成するデュアルダマシン法も従来良く知られてい
る。
た状態で且つ層間絶縁膜内に配線を形成する手法とし
て、ダマシン（damascene）法が知られている。このダ
マシン法は、配線を形成した後にこれを層間絶縁膜で覆
うのではなく、層間絶縁膜を形成してから、この絶縁膜
に溝（トレンチ）を形成し、この溝内に配線を埋め込む
技術である。また、このダマシン法を利用し、上層配線
と、上下層配線間を接続する接続プラグとを一度に埋め
込み形成するデュアルダマシン法も従来良く知られてい
る。
【００３８】本第２実施形態においては、第１実施形態
に示した技術をデュアルダマシンプロセスに適用した例
を示している。
に示した技術をデュアルダマシンプロセスに適用した例
を示している。
【００３９】図７〜図１０は本第２実施形態の半導体装
置における多層配線形成プロセスを示した断面図であ
り、以下順を追って説明する。
置における多層配線形成プロセスを示した断面図であ
り、以下順を追って説明する。
【００４０】工程（１）（図７参照）：単結晶シリコン
基板１の上に、膜厚１０００ｎｍのシリコン酸化膜２を
形成した後、シリコン酸化膜２に、トレンチ２０とこの
トレンチ２０の底部からシリコン基板１表面のソース・
ドレイン拡散領域（図示しない）に通じるコンタクトホ
ール３を形成する。尚、トレンチ２０が本発明における
「凹所」に相当する。
基板１の上に、膜厚１０００ｎｍのシリコン酸化膜２を
形成した後、シリコン酸化膜２に、トレンチ２０とこの
トレンチ２０の底部からシリコン基板１表面のソース・
ドレイン拡散領域（図示しない）に通じるコンタクトホ
ール３を形成する。尚、トレンチ２０が本発明における
「凹所」に相当する。
【００４１】このトレンチ２０及びコンタクトホール３
の形成には以下の通りの手法がある。
の形成には以下の通りの手法がある。
【００４２】（ａ）リソグラフィ技術及びドライエッチ
ング技術を用いて、まずトレンチ２０を形成し、引き続
いてトレンチ２０の底部にコンタクトホール３を形成す
る。
ング技術を用いて、まずトレンチ２０を形成し、引き続
いてトレンチ２０の底部にコンタクトホール３を形成す
る。
【００４３】（ｂ）リソグラフィ技術及びドライエッチ
ング技術を用いて、まずコンタクトホール３を形成し、
引き続いてコンタクトホール３の上部を含むようにトレ
ンチ２０を形成する。
ング技術を用いて、まずコンタクトホール３を形成し、
引き続いてコンタクトホール３の上部を含むようにトレ
ンチ２０を形成する。
【００４４】（ｃ）予めシリコン酸化膜２中に、コンタ
クトホール３の形成用として、シリコン酸化膜よりもエ
ッチングされにくいマスクを形成しておき、リソグラフ
ィ技術及びドライエッチング技術を用いて、シリコン酸
化膜２０に対し、トレンチ２０とコンタクトホール３と
を連続的に形成する。
クトホール３の形成用として、シリコン酸化膜よりもエ
ッチングされにくいマスクを形成しておき、リソグラフ
ィ技術及びドライエッチング技術を用いて、シリコン酸
化膜２０に対し、トレンチ２０とコンタクトホール３と
を連続的に形成する。
【００４５】工程（２）（図８参照）：不活性ガス（例
えばＡｒ）を用いたスパッタエッチングによって、トレ
ンチ２０及びコンタクトホール３内をクリーニングした
後、マグネトロンスパッタ法を用いて、トレンチ２０及
びコンタクトホール３の各内壁（底面含む）とシリコン
酸化膜２の上とにチタン（Ｔｉ）膜４を形成する。
えばＡｒ）を用いたスパッタエッチングによって、トレ
ンチ２０及びコンタクトホール３内をクリーニングした
後、マグネトロンスパッタ法を用いて、トレンチ２０及
びコンタクトホール３の各内壁（底面含む）とシリコン
酸化膜２の上とにチタン（Ｔｉ）膜４を形成する。
【００４６】更に、このチタン膜４の上に、ＭＯＣＶＤ
法により、窒化チタン（ＴｉＮ）膜５を形成する。この
ＭＯＣＶＤの条件は、第１実施形態と同様である。
法により、窒化チタン（ＴｉＮ）膜５を形成する。この
ＭＯＣＶＤの条件は、第１実施形態と同様である。
【００４７】尚、チタン膜４及び窒化チタン膜５は、後
述する銅とシリコン酸化膜２との密着性を高める密着層
として機能するだけでなく、銅がシリコン酸化膜２内に
拡散して、配線間ショートを発生させる等シリコン酸化
膜２の絶縁機能を低下させることを防止すると共に、上
記第１実施形態におけるタングステンと同様、トランジ
スタ領域に拡散してデバイス特性を劣化させることを防
止するためのバリヤメタルとしても機能する。
述する銅とシリコン酸化膜２との密着性を高める密着層
として機能するだけでなく、銅がシリコン酸化膜２内に
拡散して、配線間ショートを発生させる等シリコン酸化
膜２の絶縁機能を低下させることを防止すると共に、上
記第１実施形態におけるタングステンと同様、トランジ
スタ領域に拡散してデバイス特性を劣化させることを防
止するためのバリヤメタルとしても機能する。
【００４８】工程（３）（図９参照）：窒化チタン膜５
に対し、ゲルマニウム（Ｇｅ）イオンを加速エネルギ
ー：５KeV、ドーズ量：１×１０14atoms／cm2の条件で
ドープする。
に対し、ゲルマニウム（Ｇｅ）イオンを加速エネルギ
ー：５KeV、ドーズ量：１×１０14atoms／cm2の条件で
ドープする。
【００４９】このように、窒化チタン膜５にゲルマニウ
ムイオンを導入することで、窒化チタン膜５の膜密度が
高くなり、膜厚が２０ｎｍから１０ｎｍに減少する。ま
た、ＭＯＣＶＤ法で形成した窒化チタン膜５は、上記密
着層としての機能及びシリコン酸化膜２に対するバリヤ
メタルとしての機能が若干劣るが、窒化チタン膜５にゲ
ルマニウムイオンを導入することで、その機能も例え
ば、Ｔａ系金属と同等にまで向上させることができる。
ムイオンを導入することで、窒化チタン膜５の膜密度が
高くなり、膜厚が２０ｎｍから１０ｎｍに減少する。ま
た、ＭＯＣＶＤ法で形成した窒化チタン膜５は、上記密
着層としての機能及びシリコン酸化膜２に対するバリヤ
メタルとしての機能が若干劣るが、窒化チタン膜５にゲ
ルマニウムイオンを導入することで、その機能も例え
ば、Ｔａ系金属と同等にまで向上させることができる。
【００５０】この時、トレンチ２０及びコンタクトホー
ル３の側壁に形成された窒化チタン膜５に対しても均等
な割合でＧｅイオンを注入するためには、基板１が形成
されたシリコンウェハ（図示略）全体を回転させなが
ら、基板１の表面に立つ法線から概ね０°〜７°程度の
角度でゲルマニウムイオンを注入することが望ましい。
ル３の側壁に形成された窒化チタン膜５に対しても均等
な割合でＧｅイオンを注入するためには、基板１が形成
されたシリコンウェハ（図示略）全体を回転させなが
ら、基板１の表面に立つ法線から概ね０°〜７°程度の
角度でゲルマニウムイオンを注入することが望ましい。
【００５１】工程（４）（図１０参照）：トレンチ２０
内及びコンタクトホール３内を含む基板の表面に、ＣＶ
Ｄ法又はメッキ法を用いて、銅（Ｃｕ）膜を形成した
後、ＣＭＰ法を用いて、銅（Ｃｕ）膜を研磨し、最終的
にトレンチ５内とコンタクトホール３内にのみ、チタン
膜４と窒化チタン膜５との積層膜を介して、Ｃｕからな
る金属配線２１を埋め込み形成する。尚、金属配線２１
が本発明における「第２金属配線」に相当する。
内及びコンタクトホール３内を含む基板の表面に、ＣＶ
Ｄ法又はメッキ法を用いて、銅（Ｃｕ）膜を形成した
後、ＣＭＰ法を用いて、銅（Ｃｕ）膜を研磨し、最終的
にトレンチ５内とコンタクトホール３内にのみ、チタン
膜４と窒化チタン膜５との積層膜を介して、Ｃｕからな
る金属配線２１を埋め込み形成する。尚、金属配線２１
が本発明における「第２金属配線」に相当する。
【００５２】以上の通り、本第２実施形態にあっては、
トレンチ２０及びコンタクトホール３の側壁に形成した
窒化チタン膜５にイオンを注入して、この部分の膜厚を
縮小させているので、トレンチ２０及びコンタクトホー
ル３内に埋め込まれる金属配線２１の横断面積（トレン
チ２０においては、図１０の紙面に平行な方向に切った
断面積、コンタクトホール３においては、図１０の紙面
に垂直な方向に切った断面積）が相対的に大きくなり、
金属配線２１自身の抵抗が小さくなる。
トレンチ２０及びコンタクトホール３の側壁に形成した
窒化チタン膜５にイオンを注入して、この部分の膜厚を
縮小させているので、トレンチ２０及びコンタクトホー
ル３内に埋め込まれる金属配線２１の横断面積（トレン
チ２０においては、図１０の紙面に平行な方向に切った
断面積、コンタクトホール３においては、図１０の紙面
に垂直な方向に切った断面積）が相対的に大きくなり、
金属配線２１自身の抵抗が小さくなる。
【００５３】尚、本発明は以上の実施形態に限定される
ものではなく、以下のように変更しても同様の作用効果
を奏する。
ものではなく、以下のように変更しても同様の作用効果
を奏する。
【００５４】（１）スパッタリングの方法として、マグ
ネトロンスパッタリング以外に、ダイオードスパッタリ
ング、高周波スパッタリング、四極スパッタリング等の
ようなものであってもよい。
ネトロンスパッタリング以外に、ダイオードスパッタリ
ング、高周波スパッタリング、四極スパッタリング等の
ようなものであってもよい。
【００５５】（２）スパッタエッチングの方法として、
不活性ガスを用いる以外に、反応性ガス（例えばＣＣｌ
4、ＳＦ6）を用いた反応性イオンビームエッチング（Ｒ
ＩＢＥ、反応性イオンミリングとも呼ばれる）を用いて
もよい。
不活性ガスを用いる以外に、反応性ガス（例えばＣＣｌ
4、ＳＦ6）を用いた反応性イオンビームエッチング（Ｒ
ＩＢＥ、反応性イオンミリングとも呼ばれる）を用いて
もよい。
【００５６】（３）シリコン酸化膜２はＣＶＤ法以外の
方法（スパッタ法や蒸着法等のＰＶＤ法、酸化法）によ
って形成してもよい。
方法（スパッタ法や蒸着法等のＰＶＤ法、酸化法）によ
って形成してもよい。
【００５７】（４）シリコン酸化膜２を他の絶縁膜（各
種シリケートガラス、アルミナ、シリコン窒化膜、チタ
ン酸化膜等）に置き換えてもよい。
種シリケートガラス、アルミナ、シリコン窒化膜、チタ
ン酸化膜等）に置き換えてもよい。
【００５８】（５）タングステンプラグ７や金属配線２
１を他の金属（アルミニウム、ニッケル、銅、モリブデ
ン、タングステン等）で形成してよい。
１を他の金属（アルミニウム、ニッケル、銅、モリブデ
ン、タングステン等）で形成してよい。
【００５９】（６）窒化チタン５に代えて、窒化タンタ
ル、窒化タングステンを用いてもよい。
ル、窒化タングステンを用いてもよい。
【００６０】（７）ゲルマニウムイオンに代えて、ヒ
素、アンチモン、ボロン、リン、シリコンなどの各種イ
オンを用いてもよい。
素、アンチモン、ボロン、リン、シリコンなどの各種イ
オンを用いてもよい。
【００６１】（８）コンタクトホール３が、下層金属配
線と上層金属配線とを接続するビアホールであっても良
い。
線と上層金属配線とを接続するビアホールであっても良
い。
【００６２】（９）第２実施形態において、トレンチ２
０ではなくコンタクトホール３よりも径の大きな凹所を
形成してもよく、この場合、凹所に埋め込まれた金属
（銅）は、例えば電極パッドとして利用できる。
０ではなくコンタクトホール３よりも径の大きな凹所を
形成してもよく、この場合、凹所に埋め込まれた金属
（銅）は、例えば電極パッドとして利用できる。
【００６３】（１０）第２実施形態において、シングル
ダマシンプロセスに適用する。すなわち、シリコン酸化
膜２にトレンチ２０のみを形成し、このトレンチ２０内
に、チタン膜４、窒化チタン膜５及び金属配線２１を埋
め込み形成する （１１）単結晶シリコン基板（半導体基板）に代えて、
導電性基板やガラス等の絶縁性基板を用いる。すなわ
ち、以上の実施形態にあっては、単結晶シリコン基板上
に配線を形成する例を示しているが、例えばＬＣＤのよ
うに絶縁性基板の上に配線を形成するデバイスに対して
も十分に適用が可能であり、このような絶縁性基板上に
配線を形成したものであっても本発明における「半導体
装置」の概念に属するものとする。
ダマシンプロセスに適用する。すなわち、シリコン酸化
膜２にトレンチ２０のみを形成し、このトレンチ２０内
に、チタン膜４、窒化チタン膜５及び金属配線２１を埋
め込み形成する （１１）単結晶シリコン基板（半導体基板）に代えて、
導電性基板やガラス等の絶縁性基板を用いる。すなわ
ち、以上の実施形態にあっては、単結晶シリコン基板上
に配線を形成する例を示しているが、例えばＬＣＤのよ
うに絶縁性基板の上に配線を形成するデバイスに対して
も十分に適用が可能であり、このような絶縁性基板上に
配線を形成したものであっても本発明における「半導体
装置」の概念に属するものとする。
【００６４】
【発明の効果】本発明の半導体装置にあっては、コンタ
クトホールに形成された主配線としての第２金属配線の
横断面積が大きいので、その結果、第２金属配線の抵抗
が低くなり、半導体装置としての特性を向上させること
ができる。
クトホールに形成された主配線としての第２金属配線の
横断面積が大きいので、その結果、第２金属配線の抵抗
が低くなり、半導体装置としての特性を向上させること
ができる。
【００６５】また、本発明の他の半導体装置にあって
は、凹所及びコンタクトホールに形成された主配線とし
ての第２金属配線の横断面積が大きいので、その結果、
第２金属配線の抵抗が低くなり、半導体装置としての特
性を向上させることができる。
は、凹所及びコンタクトホールに形成された主配線とし
ての第２金属配線の横断面積が大きいので、その結果、
第２金属配線の抵抗が低くなり、半導体装置としての特
性を向上させることができる。
【００６６】本発明の半導体装置の製造方法にあって
は、コンタクトホール内に、主配線として横断面積が大
きな第２金属配線を形成することができ、その結果、第
２金属配線の抵抗が低くなり、半導体装置としての特性
を向上させることができる。
は、コンタクトホール内に、主配線として横断面積が大
きな第２金属配線を形成することができ、その結果、第
２金属配線の抵抗が低くなり、半導体装置としての特性
を向上させることができる。
【００６７】また、本発明の他の半導体装置の製造方法
にあっては、凹所及びコンタクトホール内に、主配線と
して横断面積が大きな第２金属配線を形成することがで
き、その結果、第２金属配線の抵抗が低くなり、半導体
装置としての特性を向上させることができる。
にあっては、凹所及びコンタクトホール内に、主配線と
して横断面積が大きな第２金属配線を形成することがで
き、その結果、第２金属配線の抵抗が低くなり、半導体
装置としての特性を向上させることができる。
【図１】本発明の第１実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図２】本発明の第１実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図３】本発明の第１実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図４】本発明の第１実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図５】本発明の第１実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図６】本発明の第１実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図７】本発明の第２実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図８】本発明の第２実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図９】本発明の第２実施形態における半導体装置の多
層配線形成プロセスを示す断面図である。
層配線形成プロセスを示す断面図である。
【図１０】本発明の第２実施形態における半導体装置の
多層配線形成プロセスを示す断面図である。
多層配線形成プロセスを示す断面図である。
１ シリコン基板 ２ シリコン酸化膜 ３ コンタクトホール ４ チタン膜 ５ 窒化チタン膜 ７ タングステンプラグ ２０ トレンチ ２１ 金属配線
フロントページの続き Ｆターム(参考） 5F033 HH09 HH11 HH18 HH33 JJ11 JJ18 JJ19 JJ33 KK01 MM02 NN06 NN07 NN31 PP09 PP11 PP15 PP27 QQ03 QQ09 QQ11 QQ14 QQ31 QQ37 QQ48 QQ59 QQ62 QQ92 RR04 SS11 SS27 XX09
Claims (7)
- 【請求項１】 絶縁膜に形成されたコンタクトホール
と、このコンタクトホールの少なくとも側壁に形成さ
れ、不純物を含有する第１の金属膜と、前記コンタクト
ホール内に形成された第２の金属膜とを具備したことを
特徴とする半導体装置。 - 【請求項２】 絶縁膜に形成された凹所及びこの凹所の
底部に形成されたコンタクトホールと、前記凹所及びコ
ンタクトホールの少なくとも側壁に形成され、不純物を
含有する第１の金属膜と、前記凹所及びコンタクトホー
ル内に形成された第２の金属膜とを具備したことを特徴
とする半導体装置。 - 【請求項３】 前記第１の金属膜は少なくとも窒化チタ
ン膜を含むことを特徴とした請求項１又は２に記載の半
導体装置。 - 【請求項４】 絶縁膜にコンタクトホールを形成する工
程と、 このコンタクトホールの少なくとも側壁に、第１の金属
膜を形成する工程と、 前記第１の金属膜に不純物を導入する工程と、 前記コンタクトホール内に第２の金属膜を形成する工程
と、を含むことを特徴とした半導体装置の製造方法。 - 【請求項５】 絶縁膜に凹所とこの凹所の底部に連通す
るコンタクトホールを形成する工程と、 前記凹所及びコンタクトホールの少なくとも側壁に、第
１の金属膜を形成する工程と、 前記第１の金属膜に不純物を導入する工程と、 前記凹所及びコンタクトホール内に第２の金属膜を形成
する工程と、を含むことを特徴とした半導体装置の製造
方法。 - 【請求項６】 前記第１の金属膜がＭＯＣＶＤ法を用い
て形成されることを特徴とした請求項４又は５に記載の
半導体装置の製造方法。 - 【請求項７】 前記第１の金属膜は少なくとも窒化チタ
ン膜を含むことを特徴とした請求項４乃至６のいずれか
１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008221A JP2000164717A (ja) | 1998-09-25 | 1999-01-14 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27193498 | 1998-09-25 | ||
| JP10-271934 | 1998-09-25 | ||
| JP11008221A JP2000164717A (ja) | 1998-09-25 | 1999-01-14 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164717A true JP2000164717A (ja) | 2000-06-16 |
Family
ID=26342689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11008221A Pending JP2000164717A (ja) | 1998-09-25 | 1999-01-14 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005510874A (ja) * | 2001-11-26 | 2005-04-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 銅シード堆積後における注入方法 |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
-
1999
- 1999-01-14 JP JP11008221A patent/JP2000164717A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005510874A (ja) * | 2001-11-26 | 2005-04-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 銅シード堆積後における注入方法 |
| JP4685352B2 (ja) * | 2001-11-26 | 2011-05-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 集積回路の製造方法、銅シードの堆積を行った後に行われる注入方法、バリア／シード界面層の形成方法、及び集積回路にビアを形成する方法。 |
| US7329599B1 (en) * | 2005-03-16 | 2008-02-12 | Advanced Micro Devices, Inc. | Method for fabricating a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015749A (en) | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure | |
| KR910007108B1 (ko) | 알루미늄 또는 알루미늄 화합물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법 | |
| US6566258B1 (en) | Bi-layer etch stop for inter-level via | |
| EP1570517B1 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| KR20010023696A (ko) | Ｃｖｄ 장벽층을 갖는 보더리스 비아들 | |
| JP2011519487A (ja) | 半導体デバイス内でのビアパターニングにおける金属キャップ層の侵食を低減する方法 | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| JP2001237311A (ja) | 半導体素子の配線形成方法 | |
| US7645698B2 (en) | Method for forming barrier layer | |
| JP2002231723A (ja) | 集積回路の製造における銅被覆のためのバリア層 | |
| US6406998B1 (en) | Formation of silicided contact by ion implantation | |
| JP2000216240A (ja) | 接点／バイアの接着層を製造するための方法 | |
| US7344974B2 (en) | Metallization method of semiconductor device | |
| US8587128B2 (en) | Damascene structure | |
| JP2000164717A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004531900A (ja) | デポジション処理によって、相互接続領域を選択的に合金にする方法 | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| US20030017696A1 (en) | Method for improving capability of metal filling in deep trench | |
| KR100252764B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| US7407884B2 (en) | Method for forming an aluminum contact | |
| KR100642908B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100236071B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| KR100369352B1 (ko) | 반도체 장치 및 그 제조방법 |