JP2002231723A - 集積回路の製造における銅被覆のためのバリア層 - Google Patents
集積回路の製造における銅被覆のためのバリア層Info
- Publication number
- JP2002231723A JP2002231723A JP2001358692A JP2001358692A JP2002231723A JP 2002231723 A JP2002231723 A JP 2002231723A JP 2001358692 A JP2001358692 A JP 2001358692A JP 2001358692 A JP2001358692 A JP 2001358692A JP 2002231723 A JP2002231723 A JP 2002231723A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- barrier layer
- layer
- integrated circuit
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010949 copper Substances 0.000 title abstract description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title abstract description 49
- 229910052802 copper Inorganic materials 0.000 title abstract description 48
- 238000000576 coating method Methods 0.000 title abstract description 9
- 239000011248 coating agent Substances 0.000 title abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 23
- 239000003870 refractory metal Substances 0.000 claims description 23
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims 2
- 238000010297 mechanical methods and process Methods 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 46
- 238000009792 diffusion process Methods 0.000 abstract description 26
- 239000003990 capacitor Substances 0.000 abstract description 18
- 229910052715 tantalum Inorganic materials 0.000 abstract description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- -1 silicon nitride compound Chemical class 0.000 abstract description 4
- 150000003377 silicon compounds Chemical class 0.000 abstract description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 abstract 1
- 150000002830 nitrogen compounds Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 121
- 239000000463 material Substances 0.000 description 25
- 229910004200 TaSiN Inorganic materials 0.000 description 17
- 230000008569 process Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005253 cladding Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910007991 Si-N Inorganic materials 0.000 description 5
- 229910006294 Si—N Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 239000005749 Copper compound Substances 0.000 description 1
- 235000015847 Hesperis matronalis Nutrition 0.000 description 1
- 240000004533 Hesperis matronalis Species 0.000 description 1
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 102100024237 Stathmin Human genes 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000001880 copper compounds Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- BALXUFOVQVENIU-KXNXZCPBSA-N pseudoephedrine hydrochloride Chemical compound [H+].[Cl-].CN[C@@H](C)[C@@H](O)C1=CC=CC=C1 BALXUFOVQVENIU-KXNXZCPBSA-N 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 導電性であるが有効なバリア層を有する集積
回路を提供する。 【解決手段】 本発明によれば、非晶質状態に形成され
た耐熱金属シリコン窒化化合物のような、耐熱金属シリ
コン化合物であるバリア層２０が提供される。バリア層
は、比較的低い組成比のシリコン、及び、もし存在すれ
ば窒素を有し、薄膜の非晶質形態によってもたらされる
高い拡散バリア性と組み合わさった、低い比抵抗を提供
する。バリア層の開示された例は、タンタル、シリコン
及び窒素の化合物である。バリア層２０は、銅被覆２２
の下層として使用することができる。また、バリア層
は、強誘電性コンデンサの下部プレートの一部または全
てに使用することができる。
回路を提供する。 【解決手段】 本発明によれば、非晶質状態に形成され
た耐熱金属シリコン窒化化合物のような、耐熱金属シリ
コン化合物であるバリア層２０が提供される。バリア層
は、比較的低い組成比のシリコン、及び、もし存在すれ
ば窒素を有し、薄膜の非晶質形態によってもたらされる
高い拡散バリア性と組み合わさった、低い比抵抗を提供
する。バリア層の開示された例は、タンタル、シリコン
及び窒素の化合物である。バリア層２０は、銅被覆２２
の下層として使用することができる。また、バリア層
は、強誘電性コンデンサの下部プレートの一部または全
てに使用することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造分
野に関し、より具体的には、集積回路における金属導体
層の形成を目的とするものである。
野に関し、より具体的には、集積回路における金属導体
層の形成を目的とするものである。
【０００２】
【従来の技術】長い間、アルミニウム被覆は、従来の集
積回路における導体の製作に広く用いられてきた。アル
ミニウム被覆は、純物質であれ、シリコン、銅または他
の不純物をドープしたものであれ、特に、デポジション
の容易さ並びにパターン形成及びエッチングの容易さの
ゆえに、集積回路の製作に用いられ、妥当な導電性を有
する相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）を提
供している。しかしながら、アルミニウムの低い融点に
加えてシリコンのような他の材料との反応性のゆえに、
アルミニウムの使用は、その後の製造工程を比較的低い
温度に保つことを必要とする。
積回路における導体の製作に広く用いられてきた。アル
ミニウム被覆は、純物質であれ、シリコン、銅または他
の不純物をドープしたものであれ、特に、デポジション
の容易さ並びにパターン形成及びエッチングの容易さの
ゆえに、集積回路の製作に用いられ、妥当な導電性を有
する相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）を提
供している。しかしながら、アルミニウムの低い融点に
加えてシリコンのような他の材料との反応性のゆえに、
アルミニウムの使用は、その後の製造工程を比較的低い
温度に保つことを必要とする。
【０００３】銅は、アルミニウムよりはるかに高い導電
性のゆえに、そのような場合の集積回路の導体を実現す
るためには、魅力的な材料であった。このより高い導電
性は、集積回路の最大のデバイス密度及び最小のチップ
面積を達成するために必要とされる導体配線幅（ｃｏｎ
ｄｕｃｔｏｒ ｌｉｎｅ ｗｉｄｔｈ）が、常に低減し
続けているために、ますます重要になってきている。加
えて、銅は、エレクトロマイグレーション（ｅｌｅｃｔ
ｒｏｍｉｇｒａｔｉｏｎ）という意味では、アルミニウ
ムより安定であり、実際、上記したように、アルミニウ
ム被覆は、正にこの理由のために銅でドープされる。従
って、銅被覆は、アルミニウムより高い電流密度に耐え
ることができる。このように、集積回路における銅導体
の使用は、導体のパターン（ｆｅａｔｕｒｅ）サイズ
を、アルミニウムが可能とするものより縮小することを
可能にしている。
性のゆえに、そのような場合の集積回路の導体を実現す
るためには、魅力的な材料であった。このより高い導電
性は、集積回路の最大のデバイス密度及び最小のチップ
面積を達成するために必要とされる導体配線幅（ｃｏｎ
ｄｕｃｔｏｒ ｌｉｎｅ ｗｉｄｔｈ）が、常に低減し
続けているために、ますます重要になってきている。加
えて、銅は、エレクトロマイグレーション（ｅｌｅｃｔ
ｒｏｍｉｇｒａｔｉｏｎ）という意味では、アルミニウ
ムより安定であり、実際、上記したように、アルミニウ
ム被覆は、正にこの理由のために銅でドープされる。従
って、銅被覆は、アルミニウムより高い電流密度に耐え
ることができる。このように、集積回路における銅導体
の使用は、導体のパターン（ｆｅａｔｕｒｅ）サイズ
を、アルミニウムが可能とするものより縮小することを
可能にしている。
【０００４】しかしながら、当業界において周知でもあ
るように、銅原子はシリコン中に非常に迅速に拡散す
る。一旦シリコン中に拡散した場合、銅イオンは再結合
部位として作用し、従来の金属酸化物半導体（ＭＯＳ）
トランジスタの機能を破壊する。従って、特にＭＯＳデ
バイスにおいては、銅被覆の重要な恩恵を得るために、
銅被覆と下層のシリコンとの間に適切なバリアが必須に
なっている。
るように、銅原子はシリコン中に非常に迅速に拡散す
る。一旦シリコン中に拡散した場合、銅イオンは再結合
部位として作用し、従来の金属酸化物半導体（ＭＯＳ）
トランジスタの機能を破壊する。従って、特にＭＯＳデ
バイスにおいては、銅被覆の重要な恩恵を得るために、
銅被覆と下層のシリコンとの間に適切なバリアが必須に
なっている。
【０００５】当業界において周知のように、従来の集積
回路の銅導体及びバイア・プラグ（ｖｉａ ｐｌｕｇ
ｓ）の下側には、バリア層が形成される。これらのバリ
ア層は、典型的には、導電性になるように金属または金
属化合物で形成される。バリア層は、実際は銅導体と下
層のパターンとの間で効果的に接触しているので、銅導
体が下層の導体層、コンタクト・プラグ（ｃｏｎｔａｃ
ｔ ｐｌｕｇｓ）及び下層のシリコンと接触するこれら
の場所においては、バリア層の導電性は特に重要であ
る。
回路の銅導体及びバイア・プラグ（ｖｉａ ｐｌｕｇ
ｓ）の下側には、バリア層が形成される。これらのバリ
ア層は、典型的には、導電性になるように金属または金
属化合物で形成される。バリア層は、実際は銅導体と下
層のパターンとの間で効果的に接触しているので、銅導
体が下層の導体層、コンタクト・プラグ（ｃｏｎｔａｃ
ｔ ｐｌｕｇｓ）及び下層のシリコンと接触するこれら
の場所においては、バリア層の導電性は特に重要であ
る。
【０００６】従来の集積回路におけるバリア材料の他の
用途は、強誘電性記憶コンデンサ（ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ ｍｅｍｏｒｙ ｃａｐａｃｉｔｏｒ）にある
ように思える。典型的に、バリア材料は、第一には強誘
電材料（例えば、ＰＺＴ）からコンタクト・プラグへの
酸素の拡散を防ぐために、強誘電性材料のいずれの側に
も供される。Ｏｎｉｓｈｉらによる「積層コンデンサ構
造を有する０．５ミクロン強誘電性記憶セル技術（Ａ
Ｈａｌｆ−Ｍｉｃｒｏｎ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
Ｍｅｍｏｒｙ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ ｗ
ｉｔｈ Ｓｔａｃｋｅｄ Ｃａｐａｃｉｔｏｒ Ｓｔｒ
ｕｃｔｕｒｅ）」、ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ，
Ｉｎｔ‘ｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅ
ｅｔｉｎｇ，ｐａｐｅｒ３２．４．１．（ＩＥＥＥ，１
９９４）に記載されているように、そのような酸素のコ
ンタクト・プラグへの拡散は、接触抵抗を増大させる効
果を有する。
用途は、強誘電性記憶コンデンサ（ｆｅｒｒｏｅｌｅｃ
ｔｒｉｃ ｍｅｍｏｒｙ ｃａｐａｃｉｔｏｒ）にある
ように思える。典型的に、バリア材料は、第一には強誘
電材料（例えば、ＰＺＴ）からコンタクト・プラグへの
酸素の拡散を防ぐために、強誘電性材料のいずれの側に
も供される。Ｏｎｉｓｈｉらによる「積層コンデンサ構
造を有する０．５ミクロン強誘電性記憶セル技術（Ａ
Ｈａｌｆ−Ｍｉｃｒｏｎ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
Ｍｅｍｏｒｙ Ｃｅｌｌ Ｔｅｃｈｎｏｌｏｇｙ ｗ
ｉｔｈ Ｓｔａｃｋｅｄ Ｃａｐａｃｉｔｏｒ Ｓｔｒ
ｕｃｔｕｒｅ）」、ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ，
Ｉｎｔ‘ｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅ
ｅｔｉｎｇ，ｐａｐｅｒ３２．４．１．（ＩＥＥＥ，１
９９４）に記載されているように、そのような酸素のコ
ンタクト・プラグへの拡散は、接触抵抗を増大させる効
果を有する。
【０００７】
【発明が解決しようとする課題】従来の技術では、拡散
に対するバリア効果とバリア層の導電性との間のかね合
いが要求される。例えば、ＴｉＮのような結晶性材料は
良好な導電性を有するが、拡散に対しては比較的弱いバ
リアを提供する。一方、耐熱金属窒化物（例えば、非晶
質ＴａＮ）及び耐熱金属シリコン窒化化合物（例えば、
ＴａＳｉＮ及びＷＳｉＮの非晶質薄膜）の非晶質薄膜
は、優れた拡散バリア材料であるが、ＴｉＮのような結
晶性薄膜に比較して極めて電気抵抗が大きい。
に対するバリア効果とバリア層の導電性との間のかね合
いが要求される。例えば、ＴｉＮのような結晶性材料は
良好な導電性を有するが、拡散に対しては比較的弱いバ
リアを提供する。一方、耐熱金属窒化物（例えば、非晶
質ＴａＮ）及び耐熱金属シリコン窒化化合物（例えば、
ＴａＳｉＮ及びＷＳｉＮの非晶質薄膜）の非晶質薄膜
は、優れた拡散バリア材料であるが、ＴｉＮのような結
晶性薄膜に比較して極めて電気抵抗が大きい。
【０００８】前記に基づき、バリア材料の拡散バリア性
（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｐｒｏｐｅｒ
ｔｙ）はその結晶構造に強く関係し、薄膜の非晶質の程
度が増すにつれてバリア性は増大する、ということが見
出されている。また、本発明に従えば、従来の耐熱金属
シリコン窒化化合物の非晶質構造は、化合物中の非金属
元素の組成比によって強く影響される、ということも見
出されている。例えば、非晶質のＴａＳｉＮは、比較的
高いシリコン組成比を有し、一方、非晶質のＴａＮは、
非常に大きな窒素組成比を有する。しかしながら、これ
らの高いシリコン及び窒素組成比は、また、非常に高い
比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）に反映している。
（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｐｒｏｐｅｒ
ｔｙ）はその結晶構造に強く関係し、薄膜の非晶質の程
度が増すにつれてバリア性は増大する、ということが見
出されている。また、本発明に従えば、従来の耐熱金属
シリコン窒化化合物の非晶質構造は、化合物中の非金属
元素の組成比によって強く影響される、ということも見
出されている。例えば、非晶質のＴａＳｉＮは、比較的
高いシリコン組成比を有し、一方、非晶質のＴａＮは、
非常に大きな窒素組成比を有する。しかしながら、これ
らの高いシリコン及び窒素組成比は、また、非常に高い
比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）に反映している。
【０００９】図１は、ＴａＳｉＮのシリコン組成比とそ
の比抵抗の間の関係を示し、デポジション時の各種のＮ
2分圧にわたって、従って、結果として得られる薄膜中
の各種の窒素組成比にわたって、プロットしたものであ
る。これらの薄膜、及び、図１のそれらに対応するプロ
ットは、従来の処理方法に従って形成される。プロット
２は、スパッタリング装置内の全圧の８％の窒素分圧に
対応する。好ましくは、スパッタリング装置内には窒素
及びアルゴンガスのみが存在し、その際、窒素の分圧
は、窒素及びアルゴンの合計の圧力に相関して導かれ
る。図１の例では、プロット４、６、８はそれぞれ窒素
分圧１２％、２０％及び３０％に対応する。図１の各プ
ロットとも、約２２％の結晶から非晶質への転移の下側
の、約１５％のシリコン組成比において、比抵抗曲線に
急激な変化を示し、これらの屈折点において、薄膜の比
抵抗は窒素組成比に関わらず急激に増大する。もちろ
ん、プロット２、４、６及び８の比較から明らかなよう
に、得られるＴａＳｉＮ薄膜の比抵抗は、窒素分圧が高
い程、従って、結果として得られる薄膜中の窒素組成比
が高い程増大する。
の比抵抗の間の関係を示し、デポジション時の各種のＮ
2分圧にわたって、従って、結果として得られる薄膜中
の各種の窒素組成比にわたって、プロットしたものであ
る。これらの薄膜、及び、図１のそれらに対応するプロ
ットは、従来の処理方法に従って形成される。プロット
２は、スパッタリング装置内の全圧の８％の窒素分圧に
対応する。好ましくは、スパッタリング装置内には窒素
及びアルゴンガスのみが存在し、その際、窒素の分圧
は、窒素及びアルゴンの合計の圧力に相関して導かれ
る。図１の例では、プロット４、６、８はそれぞれ窒素
分圧１２％、２０％及び３０％に対応する。図１の各プ
ロットとも、約２２％の結晶から非晶質への転移の下側
の、約１５％のシリコン組成比において、比抵抗曲線に
急激な変化を示し、これらの屈折点において、薄膜の比
抵抗は窒素組成比に関わらず急激に増大する。もちろ
ん、プロット２、４、６及び８の比較から明らかなよう
に、得られるＴａＳｉＮ薄膜の比抵抗は、窒素分圧が高
い程、従って、結果として得られる薄膜中の窒素組成比
が高い程増大する。
【００１０】各ケースとも、従来の技術に従う、拡散バ
リアとして使用するために好適な非晶質薄膜は、高い比
抵抗を示している。例えば、銅に対するよく知られたバ
リア材料は、スパッタリングで形成された非晶質の形態
のＴａ36Ｓｉ14Ｎ50である。この薄膜は優れた拡散バリ
アであり、Ｋｏｌａｗａらによる「Ｓｉに対するＣｕ被
覆におけるスパッタリングで形成したＴａ−Ｓｉ−Ｎ拡
散バリア（Ｓｐｕｔｔｅｒｅｄ Ｔａ−Ｓｉ−Ｎ Ｄｉ
ｆｆｕｓｉｏｎ Ｂａｒｒｉｅｒｓ ｉｎ Ｃｕ Ｍｅ
ｔａｌｌｉｚａｔｉｏｎｓ ｆｏｒ Ｓｉ）」、ＩＥＥ
Ｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒ
ｓ，Ｖｏｌ．１２，Ｎｏ．６（Ｊｕｎｅ１９９１），ｐ
ｐ．３２１−３２３；及び、Ｋｉｍらによる「Ｃｕ被覆
のためのナノ構造のＴａ−Ｓｉ−Ｎ拡散バリア（Ｎａｎ
ｏｓｔｒｕｃｔｕｒｅｄ Ｔａ−Ｓｉ−Ｎ Ｄｉｆｆｕ
ｓｉｏｎ Ｂａｒｒｉｅｒｓ ｆｏｒ Ｃｕ Ｍｅｔａ
ｌｌｉｚａｔｉｏｎ）」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，
Ｖｏｌ．８２，Ｎｏ．１０（Ｎｏｖｅｍｂｅｒ １９９
７），ｐｐ．４８４７−４８５１に記載されている。同
様に、スパッタリングで形成したＴａＳｉＮは、酸素拡
散に対するバリアとして使用されており、Ｈａｒａらに
よる「ＴａＳｉＮ層の酸素拡散に対するバリア効果（Ｂ
ａｒｒｉｅｒ Ｅｆｆｅｃｔ ｏｆ ＴａＳｉＮ Ｌａ
ｙｅｒ ｆｏｒ Ｏｘｙｇｅｎ Ｄｉｆｆｕｓｉｏ
ｎ）」、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏ
ｌ．１４３，Ｎｏ．１１（Ｎｏｖｅｍｂｅｒ １９９
６），ｐｐ．Ｌ２６４−Ｌ２６６に記載されている。し
かしながら、そのような薄膜は、例えば、約６２５μΩ
ｃｍのような高い比抵抗を示すことが認められており、
Ｒｅｉｄらによる「Ａｌ被覆のための非晶質（Ｍｏ、Ｔ
ａまたはＷ）−Ｓｉ−Ｎ拡散バリア（Ａｍｏｒｐｈｏｕ
ｓ（Ｍｏ，Ｔａ，ｏｒＷ）−Ｓｉ−Ｎ ｄｉｆｆｕｓｉ
ｏｎ ｂａｒｒｉｅｒｓ ｆｏｒ Ａｌ ｍｅｔａｌｌ
ｉｚａｔｉｏｎｓ）」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖ
ｏｌ．７９，Ｎｏ．２（Ｊａｎｕａｒｙ １９９６），
ｐｐ．１１０９−１１１５に記載されている。この高い
比抵抗は、銅被覆レベルの性能における、ひいては、集
積回路全体の性能における限定因子になる可能性があ
る。
リアとして使用するために好適な非晶質薄膜は、高い比
抵抗を示している。例えば、銅に対するよく知られたバ
リア材料は、スパッタリングで形成された非晶質の形態
のＴａ36Ｓｉ14Ｎ50である。この薄膜は優れた拡散バリ
アであり、Ｋｏｌａｗａらによる「Ｓｉに対するＣｕ被
覆におけるスパッタリングで形成したＴａ−Ｓｉ−Ｎ拡
散バリア（Ｓｐｕｔｔｅｒｅｄ Ｔａ−Ｓｉ−Ｎ Ｄｉ
ｆｆｕｓｉｏｎ Ｂａｒｒｉｅｒｓ ｉｎ Ｃｕ Ｍｅ
ｔａｌｌｉｚａｔｉｏｎｓ ｆｏｒ Ｓｉ）」、ＩＥＥ
Ｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒ
ｓ，Ｖｏｌ．１２，Ｎｏ．６（Ｊｕｎｅ１９９１），ｐ
ｐ．３２１−３２３；及び、Ｋｉｍらによる「Ｃｕ被覆
のためのナノ構造のＴａ−Ｓｉ−Ｎ拡散バリア（Ｎａｎ
ｏｓｔｒｕｃｔｕｒｅｄ Ｔａ−Ｓｉ−Ｎ Ｄｉｆｆｕ
ｓｉｏｎ Ｂａｒｒｉｅｒｓ ｆｏｒ Ｃｕ Ｍｅｔａ
ｌｌｉｚａｔｉｏｎ）」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，
Ｖｏｌ．８２，Ｎｏ．１０（Ｎｏｖｅｍｂｅｒ １９９
７），ｐｐ．４８４７−４８５１に記載されている。同
様に、スパッタリングで形成したＴａＳｉＮは、酸素拡
散に対するバリアとして使用されており、Ｈａｒａらに
よる「ＴａＳｉＮ層の酸素拡散に対するバリア効果（Ｂ
ａｒｒｉｅｒ Ｅｆｆｅｃｔ ｏｆ ＴａＳｉＮ Ｌａ
ｙｅｒ ｆｏｒ Ｏｘｙｇｅｎ Ｄｉｆｆｕｓｉｏ
ｎ）」、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏ
ｌ．１４３，Ｎｏ．１１（Ｎｏｖｅｍｂｅｒ １９９
６），ｐｐ．Ｌ２６４−Ｌ２６６に記載されている。し
かしながら、そのような薄膜は、例えば、約６２５μΩ
ｃｍのような高い比抵抗を示すことが認められており、
Ｒｅｉｄらによる「Ａｌ被覆のための非晶質（Ｍｏ、Ｔ
ａまたはＷ）−Ｓｉ−Ｎ拡散バリア（Ａｍｏｒｐｈｏｕ
ｓ（Ｍｏ，Ｔａ，ｏｒＷ）−Ｓｉ−Ｎ ｄｉｆｆｕｓｉ
ｏｎ ｂａｒｒｉｅｒｓ ｆｏｒ Ａｌ ｍｅｔａｌｌ
ｉｚａｔｉｏｎｓ）」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖ
ｏｌ．７９，Ｎｏ．２（Ｊａｎｕａｒｙ １９９６），
ｐｐ．１１０９−１１１５に記載されている。この高い
比抵抗は、銅被覆レベルの性能における、ひいては、集
積回路全体の性能における限定因子になる可能性があ
る。
【００１１】従って、本発明の目的は、導電性であるが
有効なバリア層を有する集積回路を提供することであ
る。
有効なバリア層を有する集積回路を提供することであ
る。
【００１２】本発明のさらなる目的は、銅導体の下に用
いられるそのようなバリア層を有する集積回路を製造す
る方法を提供することである。
いられるそのようなバリア層を有する集積回路を製造す
る方法を提供することである。
【００１３】本発明のさらなる他の目的は、強誘電性記
憶コンデンサに用いられる、そのようなバリア層を有す
る構造体、及び、その製造方法を提供することである。
憶コンデンサに用いられる、そのようなバリア層を有す
る構造体、及び、その製造方法を提供することである。
【００１４】本発明のさらなる他の目的は、バリア層が
既存の装置を用いて容易に形成され得る、そのような集
積回路及び方法を提供することである。
既存の装置を用いて容易に形成され得る、そのような集
積回路及び方法を提供することである。
【００１５】本発明の他の目的及び利点は、以下の明細
書及び図面を参照することにより、通常の技術を有する
当業者には明らかになるであろう。
書及び図面を参照することにより、通常の技術を有する
当業者には明らかになるであろう。
【００１６】
【課題を解決するための手段】本発明は、集積回路の製
造において実施され得る。タンタルシリコン窒化物のバ
リア層は、シリコン及び窒素の組成比が比較的低くなる
ように形成される。このような低い組成比は、例えば、
スパッタリング装置内のシリコン・ターゲットに印加さ
れる高周波の電力（ＲＦ ｐｏｗｅｒ）を制御し、系内
に比較的低い分圧の窒素を供給することにより達成され
る。得られる薄膜は非晶質構造を有するので、銅イオン
に対して優れた拡散バリアであり、低いシリコン及び窒
素の組成比が、高いバリア性に加えて優れた導電性を確
実なものにする。
造において実施され得る。タンタルシリコン窒化物のバ
リア層は、シリコン及び窒素の組成比が比較的低くなる
ように形成される。このような低い組成比は、例えば、
スパッタリング装置内のシリコン・ターゲットに印加さ
れる高周波の電力（ＲＦ ｐｏｗｅｒ）を制御し、系内
に比較的低い分圧の窒素を供給することにより達成され
る。得られる薄膜は非晶質構造を有するので、銅イオン
に対して優れた拡散バリアであり、低いシリコン及び窒
素の組成比が、高いバリア性に加えて優れた導電性を確
実なものにする。
【００１７】前記したように、本発明は、良好な導電性
に加えて優れた拡散バリアの両者を提供するバリア層を
有する集積回路の製作において、バリア層の形成を目的
としたものである。従来の集積回路における銅被覆の人
気と、そしてまた、拡散した銅イオンによって引き起こ
される障害を伴う、金属酸化物半導体（ＭＯＳ）トラン
ジスタの弱点を考慮して、本発明の好ましい実施態様
は、ＭＯＳ回路と関連して使用されるような銅被覆の例
に関して、そして具体的には銅導体レベル（ｃｏｎｄｕ
ｃｔｏｒ ｌｅｖｅｌｓ）の加工のためのダマスク・プ
ロセス（ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）に関し
て記載される。本明細書に記載されるバリア層及びその
形成法は、また、請求項に記載された本発明の範囲内に
おいて、他の金属被覆システム、材料及び製造方法に関
して、そして広範囲の回路への応用に関して、有利に使
用され得るということが意図されている。例えば、本発
明は、ＰＺＴのような強誘電性材料からの酸素の拡散に
対してバリアとして作用するために、強誘電性記憶コン
デンサにおいてバリア層を形成するために使用されてよ
い。
に加えて優れた拡散バリアの両者を提供するバリア層を
有する集積回路の製作において、バリア層の形成を目的
としたものである。従来の集積回路における銅被覆の人
気と、そしてまた、拡散した銅イオンによって引き起こ
される障害を伴う、金属酸化物半導体（ＭＯＳ）トラン
ジスタの弱点を考慮して、本発明の好ましい実施態様
は、ＭＯＳ回路と関連して使用されるような銅被覆の例
に関して、そして具体的には銅導体レベル（ｃｏｎｄｕ
ｃｔｏｒ ｌｅｖｅｌｓ）の加工のためのダマスク・プ
ロセス（ｄａｍａｓｃｅｎｅ ｐｒｏｃｅｓｓ）に関し
て記載される。本明細書に記載されるバリア層及びその
形成法は、また、請求項に記載された本発明の範囲内に
おいて、他の金属被覆システム、材料及び製造方法に関
して、そして広範囲の回路への応用に関して、有利に使
用され得るということが意図されている。例えば、本発
明は、ＰＺＴのような強誘電性材料からの酸素の拡散に
対してバリアとして作用するために、強誘電性記憶コン
デンサにおいてバリア層を形成するために使用されてよ
い。
【００１８】さらに、本明細書に明確に記載されたもの
以外ではあるが、記載された例と同様な性質を有する特
定のバリア材料が、本発明に関連して代わりに使用され
うるということは、本明細書に関連する当業者には明白
になるであろう。
以外ではあるが、記載された例と同様な性質を有する特
定のバリア材料が、本発明に関連して代わりに使用され
うるということは、本明細書に関連する当業者には明白
になるであろう。
【００１９】
【発明の実施の形態】さて、図２〜３について、本発明
の好ましい実施態様による集積回路の加工法を詳細に記
載する。上記したように、本発明のこの好ましい実施態
様は、銅被覆を利用するＭＯＳ集積回路を対象とするも
のである。図２〜３までの典型的な実施態様において
は、銅被覆を、第一層の（ｆｉｒｓｔ ｌｅｖｅｌ）ま
たは最下層の（ｌｏｗｅｓｔ ｌｅｖｅｌ）金属層につ
いて記載する。なぜなら、この第一層の金属は、金属イ
オンの拡散という観点で特に問題が多いからである。も
ちろん、本発明は、上層の（ｕｐｐｅｒ ｌｅｖｅｌ）
金属層にも同様に応用できるということを、理解すべき
である。
の好ましい実施態様による集積回路の加工法を詳細に記
載する。上記したように、本発明のこの好ましい実施態
様は、銅被覆を利用するＭＯＳ集積回路を対象とするも
のである。図２〜３までの典型的な実施態様において
は、銅被覆を、第一層の（ｆｉｒｓｔ ｌｅｖｅｌ）ま
たは最下層の（ｌｏｗｅｓｔ ｌｅｖｅｌ）金属層につ
いて記載する。なぜなら、この第一層の金属は、金属イ
オンの拡散という観点で特に問題が多いからである。も
ちろん、本発明は、上層の（ｕｐｐｅｒ ｌｅｖｅｌ）
金属層にも同様に応用できるということを、理解すべき
である。
【００２０】いずれにせよ、本発明のこの好ましい実施
態様によれば、いわゆる「ダマスク」（“ｄａｍａｓｃ
ｅｎｅ”）プロセスによって銅導体が形成される。当業
界において周知のように、銅薄膜が化学的にエッチング
されるとき、不揮発性の銅化合物類が生成され、それら
の不揮発性のゆえに、これらの化合物は集積回路構造体
の重大な汚染の原因になる。ダマスク法によれば、銅導
体の配線（ｃｏｐｐｅｒ ｃｏｎｄｕｃｔｏｒ ｌｉｎ
ｅｓ）は、絶縁体にエッチングで形成されたスロット
（ｓｌｏｔｓ）またはトラック（ｔｒａｃｋｓ）の中に
効果的に埋め込まれる。
態様によれば、いわゆる「ダマスク」（“ｄａｍａｓｃ
ｅｎｅ”）プロセスによって銅導体が形成される。当業
界において周知のように、銅薄膜が化学的にエッチング
されるとき、不揮発性の銅化合物類が生成され、それら
の不揮発性のゆえに、これらの化合物は集積回路構造体
の重大な汚染の原因になる。ダマスク法によれば、銅導
体の配線（ｃｏｐｐｅｒ ｃｏｎｄｕｃｔｏｒ ｌｉｎ
ｅｓ）は、絶縁体にエッチングで形成されたスロット
（ｓｌｏｔｓ）またはトラック（ｔｒａｃｋｓ）の中に
効果的に埋め込まれる。
【００２１】先ず図２（ａ）に、本発明の好ましい実施
態様による、製造途中の集積回路の一部分の断面図を示
す。この例においては、ＭＯＳトランジスタ１２は基板
１０の表面にすでに形成されており、図に示すように、
容易に識別できるソース、ドレン及びゲート電極を有す
る。この例においては、ＭＯＳトランジスタ１２は、基
板１０の中に形成されているように示されているが、も
ちろん、トランジスタ１２は、基板表面のエピタキシャ
ル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）中、シリコン
・オン・インシュレータ層（ｓｉｌｉｃｏｎ−ｏｎ−ｉ
ｎｓｕｌａｔｏｒ ｌａｙｅｒ）中またはその他の配列
で形成されてもよいということを意図している。さら
に、相補型金属酸化物半導体（ＣＭＯＳ）集積回路の場
合においては、トランジスタ１２の形をしたｐ−チャン
ネル及びｎ−チャンネルのトランジスタの両者は、典型
的に、基板１０の表面に形成される１つまたはそれ以上
のウェル（ｗｅｌｌｓ）またはタブ（ｔｕｂｓ）の中に
形成される。さらに他の例では、それに代わってまたは
それに加えて、バイポーラ・トランジスタが、所望する
技術によって、基板１０の表面に形成されてもよい。さ
らに他の例では、他の受動的及び能動的な構成要素も、
また、基板１０の表面に形成されてもよく、それらの構
成要素として、コンデンサ、レジスタ、フローティング
・ゲート・トランジスタ（ｆｌｏａｔｉｎｇ−ｇａｔｅ
ｔｒａｎｓｉｓｔｏｒｓ）、強誘電性記憶素子などが
含まれる。
態様による、製造途中の集積回路の一部分の断面図を示
す。この例においては、ＭＯＳトランジスタ１２は基板
１０の表面にすでに形成されており、図に示すように、
容易に識別できるソース、ドレン及びゲート電極を有す
る。この例においては、ＭＯＳトランジスタ１２は、基
板１０の中に形成されているように示されているが、も
ちろん、トランジスタ１２は、基板表面のエピタキシャ
ル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）中、シリコン
・オン・インシュレータ層（ｓｉｌｉｃｏｎ−ｏｎ−ｉ
ｎｓｕｌａｔｏｒ ｌａｙｅｒ）中またはその他の配列
で形成されてもよいということを意図している。さら
に、相補型金属酸化物半導体（ＣＭＯＳ）集積回路の場
合においては、トランジスタ１２の形をしたｐ−チャン
ネル及びｎ−チャンネルのトランジスタの両者は、典型
的に、基板１０の表面に形成される１つまたはそれ以上
のウェル（ｗｅｌｌｓ）またはタブ（ｔｕｂｓ）の中に
形成される。さらに他の例では、それに代わってまたは
それに加えて、バイポーラ・トランジスタが、所望する
技術によって、基板１０の表面に形成されてもよい。さ
らに他の例では、他の受動的及び能動的な構成要素も、
また、基板１０の表面に形成されてもよく、それらの構
成要素として、コンデンサ、レジスタ、フローティング
・ゲート・トランジスタ（ｆｌｏａｔｉｎｇ−ｇａｔｅ
ｔｒａｎｓｉｓｔｏｒｓ）、強誘電性記憶素子などが
含まれる。
【００２２】図２（ａ）の簡略化した例においては、基
板１０の能動的領域（ａｃｔｉｖｅｒｅｇｉｏｎｓ）
は、フィールド酸化物構造体（ｆｉｅｌｄ ｏｘｉｄｅ
ｓｔｒｕｃｔｕｒｅｓ）１５によって互いに独立して
いる。フィールド酸化物構造体１５は、所望する技術に
よって、周知のシリコン局部酸化（ＬＯＣＯＳ）法によ
り、または、溝（ｔｒｅｎｃｈｅｓ）または凹部（ｒｅ
ｃｅｓｓｅｓ）への二酸化シリコンのデポジションによ
り形成することができる。この例においては、フィール
ド酸化物構造体１５は、トランジスタ１２を広く連続す
る接触領域（ｃｏｎｔａｃｔ ｒｅｇｉｏｎ）１４から
分離する。接触領域１４は、基板１０の表面の強くドー
プされた領域であって、最後に行われる銅被覆によって
その場所に接触が行われる。
板１０の能動的領域（ａｃｔｉｖｅｒｅｇｉｏｎｓ）
は、フィールド酸化物構造体（ｆｉｅｌｄ ｏｘｉｄｅ
ｓｔｒｕｃｔｕｒｅｓ）１５によって互いに独立して
いる。フィールド酸化物構造体１５は、所望する技術に
よって、周知のシリコン局部酸化（ＬＯＣＯＳ）法によ
り、または、溝（ｔｒｅｎｃｈｅｓ）または凹部（ｒｅ
ｃｅｓｓｅｓ）への二酸化シリコンのデポジションによ
り形成することができる。この例においては、フィール
ド酸化物構造体１５は、トランジスタ１２を広く連続す
る接触領域（ｃｏｎｔａｃｔ ｒｅｇｉｏｎ）１４から
分離する。接触領域１４は、基板１０の表面の強くドー
プされた領域であって、最後に行われる銅被覆によって
その場所に接触が行われる。
【００２３】絶縁層１６は、トランジスタ１２及び接触
領域１４の上に配される。典型的に、絶縁層１６は、Ｔ
ＥＯＳの分解からの二酸化シリコンの化学蒸着（ＣＶ
Ｄ）または同様の方法によってデポジットされたよう
な、デポジットされた酸化物を含む。この典型的な実施
態様においては、絶縁層１６の、従来のフォトリソグラ
フィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）で規定
（ｄｅｆｉｎｅ）された場所に、エッチングで開口部が
設けられる。次いで、ポリシリコン、タングステンまた
は他のデポジットされた材料で形成された導電性プラグ
（ｃｏｎｄｕｃｔｉｖｅ ｐｌｕｇ）１７が、従来の方
法で形成されて絶縁層１６のこの開口部を満たし、接触
領域１４に接触する。図２ａの構造体は、また、例え
ば、プラグ１７と接触領域１４との間、接触領域１４の
珪化物被覆（ｃｒａｄｄｉｎｇ）とトランジスタ１２の
素子との間、及び従来の構造体と最近の集積回路に通常
使用されているパターンとの間に、バリア層を含んでよ
いということが意図されている。
領域１４の上に配される。典型的に、絶縁層１６は、Ｔ
ＥＯＳの分解からの二酸化シリコンの化学蒸着（ＣＶ
Ｄ）または同様の方法によってデポジットされたよう
な、デポジットされた酸化物を含む。この典型的な実施
態様においては、絶縁層１６の、従来のフォトリソグラ
フィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）で規定
（ｄｅｆｉｎｅ）された場所に、エッチングで開口部が
設けられる。次いで、ポリシリコン、タングステンまた
は他のデポジットされた材料で形成された導電性プラグ
（ｃｏｎｄｕｃｔｉｖｅ ｐｌｕｇ）１７が、従来の方
法で形成されて絶縁層１６のこの開口部を満たし、接触
領域１４に接触する。図２ａの構造体は、また、例え
ば、プラグ１７と接触領域１４との間、接触領域１４の
珪化物被覆（ｃｒａｄｄｉｎｇ）とトランジスタ１２の
素子との間、及び従来の構造体と最近の集積回路に通常
使用されているパターンとの間に、バリア層を含んでよ
いということが意図されている。
【００２４】絶縁層１８は、絶縁層１６の上に配され、
最終的に設けられる銅導体の位置を規定する。この例で
は、絶縁層１８は、デポジットされた二酸化シリコンの
ような別にデポジットされた薄膜であるが、この代わり
に窒化シリコンまたは他の電気的に絶縁性の材料であっ
てもよい。Ｚｉｅｌｉｎｓｋｉらによる「高性能の相互
接続のための銅及び超低ｋ値キセロゲル（ｘｅｒｏｇｅ
ｌ）のダマスク集積（Ｄａｍａｓｃｅｎｅ ｉｎｔｅｇ
ｒａｔｉｏｎ ｏｆ ｃｏｐｐｅｒ ａｎｄｕｌｔｒａ
−ｌｏｗ−ｋ ｘｅｒｏｇｅｌ ｆｏｒ ｈｉｇｈ ｐ
ｅｒｆｏｒｍａｎｃｅ ｉｎｔｅｒｃｏｎｎｅｃｔ
ｓ）」、Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ （ＩＥＥＥ，１９９７），ｐｐ．
９３６−９３８に記載されているような、さらなる例の
方法によって、絶縁層１８は、キセロゲル、接着層及び
二酸化シリコンを含む多層薄膜として具体化されてもよ
い。次いで、所望により、ストップ層（ｓｔｏｐ ｌａ
ｙｅｒ）２１が全体にわたってデポジットされる。スト
ップ層２１は、典型的に、絶縁層１８とは異なる材料で
ある。二酸化シリコンが絶縁層１８として使用される例
では、ストップ層２１は、好ましくは二酸化シリコンで
ある。いずれにせよ、ストップ層２１は、絶縁層１８よ
り、そして銅被覆より、化学機械的研磨（ＣＭＰ）に対
して相対的により抵抗性を有する材料で形成され、プロ
セスの余裕（ｐｒｏｃｅｓｓ ｍａｒｇｉｎ）を提供す
る。
最終的に設けられる銅導体の位置を規定する。この例で
は、絶縁層１８は、デポジットされた二酸化シリコンの
ような別にデポジットされた薄膜であるが、この代わり
に窒化シリコンまたは他の電気的に絶縁性の材料であっ
てもよい。Ｚｉｅｌｉｎｓｋｉらによる「高性能の相互
接続のための銅及び超低ｋ値キセロゲル（ｘｅｒｏｇｅ
ｌ）のダマスク集積（Ｄａｍａｓｃｅｎｅ ｉｎｔｅｇ
ｒａｔｉｏｎ ｏｆ ｃｏｐｐｅｒ ａｎｄｕｌｔｒａ
−ｌｏｗ−ｋ ｘｅｒｏｇｅｌ ｆｏｒ ｈｉｇｈ ｐ
ｅｒｆｏｒｍａｎｃｅ ｉｎｔｅｒｃｏｎｎｅｃｔ
ｓ）」、Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ （ＩＥＥＥ，１９９７），ｐｐ．
９３６−９３８に記載されているような、さらなる例の
方法によって、絶縁層１８は、キセロゲル、接着層及び
二酸化シリコンを含む多層薄膜として具体化されてもよ
い。次いで、所望により、ストップ層（ｓｔｏｐ ｌａ
ｙｅｒ）２１が全体にわたってデポジットされる。スト
ップ層２１は、典型的に、絶縁層１８とは異なる材料で
ある。二酸化シリコンが絶縁層１８として使用される例
では、ストップ層２１は、好ましくは二酸化シリコンで
ある。いずれにせよ、ストップ層２１は、絶縁層１８よ
り、そして銅被覆より、化学機械的研磨（ＣＭＰ）に対
して相対的により抵抗性を有する材料で形成され、プロ
セスの余裕（ｐｒｏｃｅｓｓ ｍａｒｇｉｎ）を提供す
る。
【００２５】次いで、開口部１９が、銅導体が形成され
るべき場所の絶縁層１８及びストップ層２１の中に形成
される。本発明の好ましい実施態様によって、開口部１
９は、従来のフォトリソグラフ技法により、全体にわた
って形成されるマスク層（ｍａｓｋ ｌａｙｅｒ／図示
せず）を用い、次いで、マスク層の一部を露光（ｅｘｐ
ｏｓｕｒｅ）しそして現像（ｄｅｖｅｌｏｐｍｅｎｔ）
して、開口部１９が形成されるべき場所のストップ層２
１及び絶縁層１８のその部分を露出させて形成される。
当業者がこの明細書を参照すれば、銅被覆配線の場所を
このダマスク法において規定し得る方法を、直ちに理解
するであろう。次いで、好適なエッチング液（ｅｔｃｈ
ａｎｔ）を構造体に適用して、ストップ層２１及び絶縁
層１８を貫通して開口部１９が形成され、図２（ａ）の
構造体が得られる。コンタクト・プラグ１７の上部は、
このエッチングにより露出し、プラグ１７を通じて接触
領域１４に接触することが可能になる。
るべき場所の絶縁層１８及びストップ層２１の中に形成
される。本発明の好ましい実施態様によって、開口部１
９は、従来のフォトリソグラフ技法により、全体にわた
って形成されるマスク層（ｍａｓｋ ｌａｙｅｒ／図示
せず）を用い、次いで、マスク層の一部を露光（ｅｘｐ
ｏｓｕｒｅ）しそして現像（ｄｅｖｅｌｏｐｍｅｎｔ）
して、開口部１９が形成されるべき場所のストップ層２
１及び絶縁層１８のその部分を露出させて形成される。
当業者がこの明細書を参照すれば、銅被覆配線の場所を
このダマスク法において規定し得る方法を、直ちに理解
するであろう。次いで、好適なエッチング液（ｅｔｃｈ
ａｎｔ）を構造体に適用して、ストップ層２１及び絶縁
層１８を貫通して開口部１９が形成され、図２（ａ）の
構造体が得られる。コンタクト・プラグ１７の上部は、
このエッチングにより露出し、プラグ１７を通じて接触
領域１４に接触することが可能になる。
【００２６】さて、図２（ｂ）に関しては、バリア層２
０が、開口部１９の中及びコンタクト・プラグ１７に接
触して、全体にわたってデポジットされる。本発明の好
ましい実施態様によれば、バリア層２０は、ＴａＳｉＮ
のような耐熱金属シリコン窒化物の非晶質の薄膜であ
る。バリア層２０の非晶質形態は、この薄膜に優れた拡
散バリア性を提供する。また、本発明の好ましい実施態
様によれば、シリコン及び窒素の組成比は、バリア層２
０においては比較的低く制御され、その結果バリア層２
０は、また、極めて導電性である。
０が、開口部１９の中及びコンタクト・プラグ１７に接
触して、全体にわたってデポジットされる。本発明の好
ましい実施態様によれば、バリア層２０は、ＴａＳｉＮ
のような耐熱金属シリコン窒化物の非晶質の薄膜であ
る。バリア層２０の非晶質形態は、この薄膜に優れた拡
散バリア性を提供する。また、本発明の好ましい実施態
様によれば、シリコン及び窒素の組成比は、バリア層２
０においては比較的低く制御され、その結果バリア層２
０は、また、極めて導電性である。
【００２７】本発明の好ましい実施態様によれば、バリ
ア層２０は、アルゴン及び窒素を制御された流量で供給
する低圧のチャンバで、タンタル及びシリコンの高周波
共スパッタリング（ＲＦ ｃｏ−ｓｐｕｔｔｅｒｉｎ
ｇ）によって形成される。図４は、本発明の好ましい実
施態様に従ってバリア層２０をデポジットするための、
高周波スパッタリング装置３０を模式的に示す。装置３
０は、真空チャンバ３２を含み、その中に基板ホルダー
３４が備えられていて基板１０を固定し、基板１０は、
この例では上下が逆に向けられて、その能動的な表面に
バリア層２０を受ける。基板ホルダー３４には、この例
ではグランドに対してバイアス電圧が掛けられる。チャ
ンバ３２の中には、タンタル・ターゲット３６及びシリ
コン・ターゲット３８が設けられ、高周波源（ＲＦ ｓ
ｏｕｒｃｅｓ）３５及び３７によって、それぞれバイア
スが掛けられる。電磁コイル３９が設けられて、スパッ
タリングのプラズマ（ｓｐｕｔｔｅｒｉｎｇ ｐｌａｓ
ｍａ）を、一方の側のターゲット３６及び３８と他方の
側の基板１０との間に閉じ込める。プラズマは、チャン
バ３２中で、供給源４２により供給されるアルゴンガス
及び制御された窒素供給源４０により供給される窒素ガ
ス中で発生される。窒素供給源４０は、反応生成物とし
てのＴａＳｉＮを生成するのための窒素原料を供給す
る。
ア層２０は、アルゴン及び窒素を制御された流量で供給
する低圧のチャンバで、タンタル及びシリコンの高周波
共スパッタリング（ＲＦ ｃｏ−ｓｐｕｔｔｅｒｉｎ
ｇ）によって形成される。図４は、本発明の好ましい実
施態様に従ってバリア層２０をデポジットするための、
高周波スパッタリング装置３０を模式的に示す。装置３
０は、真空チャンバ３２を含み、その中に基板ホルダー
３４が備えられていて基板１０を固定し、基板１０は、
この例では上下が逆に向けられて、その能動的な表面に
バリア層２０を受ける。基板ホルダー３４には、この例
ではグランドに対してバイアス電圧が掛けられる。チャ
ンバ３２の中には、タンタル・ターゲット３６及びシリ
コン・ターゲット３８が設けられ、高周波源（ＲＦ ｓ
ｏｕｒｃｅｓ）３５及び３７によって、それぞれバイア
スが掛けられる。電磁コイル３９が設けられて、スパッ
タリングのプラズマ（ｓｐｕｔｔｅｒｉｎｇ ｐｌａｓ
ｍａ）を、一方の側のターゲット３６及び３８と他方の
側の基板１０との間に閉じ込める。プラズマは、チャン
バ３２中で、供給源４２により供給されるアルゴンガス
及び制御された窒素供給源４０により供給される窒素ガ
ス中で発生される。窒素供給源４０は、反応生成物とし
てのＴａＳｉＮを生成するのための窒素原料を供給す
る。
【００２８】操作においては、高周波源３５及び３７
は、制御しながら電力を投入することにより、それぞれ
所望する組成比のスパッタリングされたタンタル及びシ
リコン原子を提供する。これらのスパッタリングされた
原子は、ターゲット３６及び３８と基板１０との間のプ
ラズマ領域で窒素ガスと反応し、結果として生じる化合
物が基板１０の露出した表面にデポジットされる。得ら
れる化合物の窒素の組成比は、供給源４０及び４２の組
み合わせによって供給される合計のガス圧に対する、窒
素供給源４０によって供給される窒素の分圧の相対比に
よって決定される。
は、制御しながら電力を投入することにより、それぞれ
所望する組成比のスパッタリングされたタンタル及びシ
リコン原子を提供する。これらのスパッタリングされた
原子は、ターゲット３６及び３８と基板１０との間のプ
ラズマ領域で窒素ガスと反応し、結果として生じる化合
物が基板１０の露出した表面にデポジットされる。得ら
れる化合物の窒素の組成比は、供給源４０及び４２の組
み合わせによって供給される合計のガス圧に対する、窒
素供給源４０によって供給される窒素の分圧の相対比に
よって決定される。
【００２９】本発明によれば、ＴａＳｉＮのような耐熱
金属シリコン窒化化合物の非晶質薄膜は、シリコン及び
窒素の組成比を極めて低く維持するような方法でスパッ
タリングすることができ、そのようにして、高い導電性
を有する薄膜を提供することができる、ということが見
出された。本発明のこの好ましい実施態様によれば、約
２０％以下のシリコン組成比（Ｓｉ／（Ｓｉ＋Ｔ
ａ））、約３０％以下の窒素組成比（Ｎ／（Ｓｉ＋Ｔａ
＋Ｎ））、及び非晶質構造を有するバリア層２０がスパ
ッタリングされる。低いシリコン組成比は、高周波源３
５によりタンタル・ターゲット３６に適用される高周波
電力に対する、高周波源３７によりシリコン・ターゲッ
ト３８に適用される高周波電力の相対比を制御すること
によって得られ、２０％未満のシリコン組成比を得る。
１例として、所望する組成比は、高周波源３７の電力を
約１５０ｗａｔｔｓに、そして高周波源３５の電力を約
５００ｗａｔｔｓに設定することによって得られた。し
かしながら、高周波源３５及び３７による特定の高周波
電力は、特定のスパッタリング装置３０に高度に依存す
るということは、理解されるべきである。加えて、本発
明のこの好ましい実施態様による、窒素供給源４０によ
り供給される窒素の分圧（Ｎ／（Ｎ2＋Ａｒ））は、上
記した低いシリコン組成比に相関して、約８％以下に維
持される。
金属シリコン窒化化合物の非晶質薄膜は、シリコン及び
窒素の組成比を極めて低く維持するような方法でスパッ
タリングすることができ、そのようにして、高い導電性
を有する薄膜を提供することができる、ということが見
出された。本発明のこの好ましい実施態様によれば、約
２０％以下のシリコン組成比（Ｓｉ／（Ｓｉ＋Ｔ
ａ））、約３０％以下の窒素組成比（Ｎ／（Ｓｉ＋Ｔａ
＋Ｎ））、及び非晶質構造を有するバリア層２０がスパ
ッタリングされる。低いシリコン組成比は、高周波源３
５によりタンタル・ターゲット３６に適用される高周波
電力に対する、高周波源３７によりシリコン・ターゲッ
ト３８に適用される高周波電力の相対比を制御すること
によって得られ、２０％未満のシリコン組成比を得る。
１例として、所望する組成比は、高周波源３７の電力を
約１５０ｗａｔｔｓに、そして高周波源３５の電力を約
５００ｗａｔｔｓに設定することによって得られた。し
かしながら、高周波源３５及び３７による特定の高周波
電力は、特定のスパッタリング装置３０に高度に依存す
るということは、理解されるべきである。加えて、本発
明のこの好ましい実施態様による、窒素供給源４０によ
り供給される窒素の分圧（Ｎ／（Ｎ2＋Ａｒ））は、上
記した低いシリコン組成比に相関して、約８％以下に維
持される。
【００３０】ＴａＳｉＮのバリア層２０を形成する他の
方法も、本発明に関連して、代わりに使用してよいとい
うことが意図されている。例えば、タンタル珪化物ター
ゲットをスパッタリング装置に使用することができ、こ
の場合、ターゲットのシリコンに対するタンタルの比
は、得られる薄膜の組成比に対応する。特に、本発明に
関連して、上記の共スパッタリング法と単一のタンタル
珪化物スパッタリング・ターゲットの使用との間で、得
られるバリア層２０の組成に差がない、ということが認
められている。さらに他の方法として、化学蒸着技術
が、所望の組成比を有するＴａＳｉＮのデポジションに
利用されてもよいということが意図されている。いずれ
の場合も、バリア層２０は、非晶質の構造を有し、薄膜
中のシリコン及び窒素の組成比が低くなるように形成さ
れるべきである。
方法も、本発明に関連して、代わりに使用してよいとい
うことが意図されている。例えば、タンタル珪化物ター
ゲットをスパッタリング装置に使用することができ、こ
の場合、ターゲットのシリコンに対するタンタルの比
は、得られる薄膜の組成比に対応する。特に、本発明に
関連して、上記の共スパッタリング法と単一のタンタル
珪化物スパッタリング・ターゲットの使用との間で、得
られるバリア層２０の組成に差がない、ということが認
められている。さらに他の方法として、化学蒸着技術
が、所望の組成比を有するＴａＳｉＮのデポジションに
利用されてもよいということが意図されている。いずれ
の場合も、バリア層２０は、非晶質の構造を有し、薄膜
中のシリコン及び窒素の組成比が低くなるように形成さ
れるべきである。
【００３１】図５は、スパッタリングで得られるＴａＳ
ｉＮバリア材料の例について、シリコンの組成比に対す
る窒素の分圧のプロットを示したものであり、得られる
薄膜が非晶質か結晶かも示している。図５に示した薄膜
は、共スパッタリングまたはタンタル珪化物ターゲット
からのスパッタリングのいずれによっても形成され、上
記したように、これら２つの方法の間で、得られる薄膜
の組成に差が認められていない。図５に示すように、本
発明によれば、非晶質−結晶の境界に驚くべき屈曲が見
出されている。この屈曲は、ＴａＳｉＮの非晶質薄膜
が、非常に低いシリコン及び窒素の組成比で形成され得
るということを示す。ポイント５０は、この屈曲の角に
位置しており、約２０％のシリコン組成比（Ｓｉ／（Ｓ
ｉ＋Ｔａ））、及び約３０％の窒素組成比（Ｎ／（Ｓｉ
＋Ｔａ＋Ｎ））に対応し、約７．５％の窒素分圧Ｐ
N2（Ｎ2／（Ｎ2＋Ａｒ））において形成される。さらに
低いシリコン及び窒素組成比においても、得られるバリ
ア層２０は、図５に示すように非晶質を維持する。
ｉＮバリア材料の例について、シリコンの組成比に対す
る窒素の分圧のプロットを示したものであり、得られる
薄膜が非晶質か結晶かも示している。図５に示した薄膜
は、共スパッタリングまたはタンタル珪化物ターゲット
からのスパッタリングのいずれによっても形成され、上
記したように、これら２つの方法の間で、得られる薄膜
の組成に差が認められていない。図５に示すように、本
発明によれば、非晶質−結晶の境界に驚くべき屈曲が見
出されている。この屈曲は、ＴａＳｉＮの非晶質薄膜
が、非常に低いシリコン及び窒素の組成比で形成され得
るということを示す。ポイント５０は、この屈曲の角に
位置しており、約２０％のシリコン組成比（Ｓｉ／（Ｓ
ｉ＋Ｔａ））、及び約３０％の窒素組成比（Ｎ／（Ｓｉ
＋Ｔａ＋Ｎ））に対応し、約７．５％の窒素分圧Ｐ
N2（Ｎ2／（Ｎ2＋Ａｒ））において形成される。さらに
低いシリコン及び窒素組成比においても、得られるバリ
ア層２０は、図５に示すように非晶質を維持する。
【００３２】本発明の好ましい実施態様によれば、上記
したように、高度に導電性の非晶質の薄膜がスパッタリ
ングにより形成され、優れた拡散バリア層２０を生み出
す。図６は、窒素の分圧（全圧中の％）に対する薄膜の
比抵抗（μΩｃｍ）のプロットを示す。プロット５４
は、従来の非晶質ＴａＳｉＮ薄膜に対応し、この場合、
シリコン対タンタルの比は約６０／４０、換言すると、
シリコン組成比（Ｓｉ／（Ｓｉ＋Ｔａ））は約６０％で
ある。プロット５４から明らかなように、この従来の薄
膜の比抵抗は、低いＮ2分圧において約７００μΩｃｍ
から、約１０％のＮ2分圧において約１０，０００μΩ
ｃｍまで増大する。
したように、高度に導電性の非晶質の薄膜がスパッタリ
ングにより形成され、優れた拡散バリア層２０を生み出
す。図６は、窒素の分圧（全圧中の％）に対する薄膜の
比抵抗（μΩｃｍ）のプロットを示す。プロット５４
は、従来の非晶質ＴａＳｉＮ薄膜に対応し、この場合、
シリコン対タンタルの比は約６０／４０、換言すると、
シリコン組成比（Ｓｉ／（Ｓｉ＋Ｔａ））は約６０％で
ある。プロット５４から明らかなように、この従来の薄
膜の比抵抗は、低いＮ2分圧において約７００μΩｃｍ
から、約１０％のＮ2分圧において約１０，０００μΩ
ｃｍまで増大する。
【００３３】プロット５６は、本発明の好ましい実施態
様に従って、バリア層２０として形成された非晶質Ｔａ
ＳｉＮ薄膜の比抵抗を示す。この例においては、シリコ
ン対タンタルの比は約１６／８４であり、シリコン組成
比（Ｓｉ／（Ｓｉ＋Ｔａ））は約１６％になる。図６か
ら明らかなように、この薄膜の比抵抗は、約５％から約
１０％に至る低いＮ2分圧にわたって、約２２０から２
４０μΩｃｍの低い比抵抗値を維持する。この例による
バリア層２０は、このように高い導電性の薄膜を提供す
る。
様に従って、バリア層２０として形成された非晶質Ｔａ
ＳｉＮ薄膜の比抵抗を示す。この例においては、シリコ
ン対タンタルの比は約１６／８４であり、シリコン組成
比（Ｓｉ／（Ｓｉ＋Ｔａ））は約１６％になる。図６か
ら明らかなように、この薄膜の比抵抗は、約５％から約
１０％に至る低いＮ2分圧にわたって、約２２０から２
４０μΩｃｍの低い比抵抗値を維持する。この例による
バリア層２０は、このように高い導電性の薄膜を提供す
る。
【００３４】この優れた導電性に加えて、本発明の好ま
しい実施態様に従って形成されるバリア層２０は、その
非晶質構造のゆえに優れた拡散バリア性を提供する。図
７は、図６のプロット５６のＴａＳｉＮ薄膜に対応す
る、すなわち約１６％のシリコン組成比（Ｓｉ／（Ｓｉ
＋Ｔａ））を有するＴａＳｉＮ薄膜の、５％の窒素分圧
におけるＸ線回折（ＸＲＤ）パターンを示す。プロット
５８は、この例のデポジットされたままのバリア層２０
のＸＲＤパターンに対応し、プロット６０は、この薄膜
を希薄な（２％）水素雰囲気中で２０分間、９００℃に
て焼きなました後のＸＲＤパターンに対応する。いずれ
の場合も、ＸＲＤパターンは比較的幅広いピークの強度
を示し、バリア層２０が非晶質形態にあることを示唆し
ている。焼きなました後もこの幅広いピークを維持して
いることは、この非晶質形態が、引き続いての熱処理の
間において、熱安定性がよいことを示唆している。
しい実施態様に従って形成されるバリア層２０は、その
非晶質構造のゆえに優れた拡散バリア性を提供する。図
７は、図６のプロット５６のＴａＳｉＮ薄膜に対応す
る、すなわち約１６％のシリコン組成比（Ｓｉ／（Ｓｉ
＋Ｔａ））を有するＴａＳｉＮ薄膜の、５％の窒素分圧
におけるＸ線回折（ＸＲＤ）パターンを示す。プロット
５８は、この例のデポジットされたままのバリア層２０
のＸＲＤパターンに対応し、プロット６０は、この薄膜
を希薄な（２％）水素雰囲気中で２０分間、９００℃に
て焼きなました後のＸＲＤパターンに対応する。いずれ
の場合も、ＸＲＤパターンは比較的幅広いピークの強度
を示し、バリア層２０が非晶質形態にあることを示唆し
ている。焼きなました後もこの幅広いピークを維持して
いることは、この非晶質形態が、引き続いての熱処理の
間において、熱安定性がよいことを示唆している。
【００３５】従って、本発明の好ましい実施態様に従っ
て形成されるバリア層２０は、その非晶質のゆえに、低
い比抵抗と共に優れた拡散バリア性を提供する。図２
（ｂ）に関して述べると、バリア層２０は、このように
して、例えば、プラグ１７の上表面とその上に配される
べき金属被覆との間に、非常に導電性の高いインターフ
ェースを提供する。
て形成されるバリア層２０は、その非晶質のゆえに、低
い比抵抗と共に優れた拡散バリア性を提供する。図２
（ｂ）に関して述べると、バリア層２０は、このように
して、例えば、プラグ１７の上表面とその上に配される
べき金属被覆との間に、非常に導電性の高いインターフ
ェースを提供する。
【００３６】図３（ａ）に話を戻すと、本発明の好まし
い実施態様に従って集積回路を製造するプロセスを継続
し、銅被覆層２２がデポジットされる。当業界において
周知のように、銅のデポジションは、従来２段階プロセ
スで実施され、第一段階で銅の電気メッキのためのシー
ド層（ｓｅｅｄ ｌａｙｅｒ）として、全体にわたって
比較的薄い銅層がデポジットされる。バリア層２０は、
このシード層のための接着層として働く。シード層のデ
ポジションは、従来の物理蒸着（ＰＶＤ）または化学蒸
着（ＣＶＤ）の方法によって実施される。次いで、銅薄
膜全体の厚みの大部分を占める銅層２２の残りの部分
は、全体にわたって電気メッキされ、図３（ａ）の銅層
２２が得られる。
い実施態様に従って集積回路を製造するプロセスを継続
し、銅被覆層２２がデポジットされる。当業界において
周知のように、銅のデポジションは、従来２段階プロセ
スで実施され、第一段階で銅の電気メッキのためのシー
ド層（ｓｅｅｄ ｌａｙｅｒ）として、全体にわたって
比較的薄い銅層がデポジットされる。バリア層２０は、
このシード層のための接着層として働く。シード層のデ
ポジションは、従来の物理蒸着（ＰＶＤ）または化学蒸
着（ＣＶＤ）の方法によって実施される。次いで、銅薄
膜全体の厚みの大部分を占める銅層２２の残りの部分
は、全体にわたって電気メッキされ、図３（ａ）の銅層
２２が得られる。
【００３７】このようにして行われる銅層２２のデポジ
ションに続いて、集積回路構造体を含むウエハの化学機
械的研磨（ＣＭＰ）によって、本発明のこの実施態様に
おいては、絶縁層１８の上表面を基準にして銅層２２の
レベルを下げることにより、実際の銅導体配線が規定さ
れる。図３（ｂ）は、このＣＭＰプロセスの結果を示
し、銅層２２は、絶縁層１８を規定する位置の上からは
除去されるが、銅導体配線が走る、前に規定した開口部
ＣＴの中には残留する。このＣＭＰプロセスは、絶縁層
１８の表面にあるストップ層２１に至るまで、場合によ
ってはストップ層２１の途中に至るまで実施される。
ションに続いて、集積回路構造体を含むウエハの化学機
械的研磨（ＣＭＰ）によって、本発明のこの実施態様に
おいては、絶縁層１８の上表面を基準にして銅層２２の
レベルを下げることにより、実際の銅導体配線が規定さ
れる。図３（ｂ）は、このＣＭＰプロセスの結果を示
し、銅層２２は、絶縁層１８を規定する位置の上からは
除去されるが、銅導体配線が走る、前に規定した開口部
ＣＴの中には残留する。このＣＭＰプロセスは、絶縁層
１８の表面にあるストップ層２１に至るまで、場合によ
ってはストップ層２１の途中に至るまで実施される。
【００３８】図３（ｂ）に示すように、銅層２２で形成
される導体を規定するＣＭＰプロセスに続いて、例え
ば、ダマスク法をさらに繰り返す方法によって、付加的
な絶縁層群及び銅導電層群が形成される。これらのさら
に付加された絶縁層群を貫通するバイアスは、銅、タン
グステンまたは他の何らかの金属で充填することがで
き、プラグ１７と同様のやり方で、多層の金属被覆を相
互接続する。さらに、これらの高次のレベルの金属被覆
は、また、接触領域１４のようなシリコン構造体または
トランジスタ１２のゲートのようなポリシリコン素子
に、直接接触することもできる。これらの高次のレベル
は、上記した本発明の好ましい実施態様の方法に従って
形成されてもよいし、或いは代わりに、従来の方法に従
って形成されてもよい。集積回路全体の設計によって特
定される、全てのレベルの金属被覆の製造に続いて、保
護のためのオーバーコート層が塗布され、それを貫通し
て金属結合パッド（ｍｅｔａｌ ｂｏｎｄ ｐａｄｓ）
または他の接続用ランド（ｃｏｎｎｅｃｔｉｖｅ ｌａ
ｎｄｓ）への開口部が作成されて、一般に、ウエハの製
造は完了する。ウエハの製造及びウエハの形態での全て
の所望する集積回路の電気的な試験に続いて、典型的に
は、個々の回路のウエハからのダイシング（ｄｉｃｉｎ
ｇ）、電気的な試験、パッケージ化、バーン・イン（ｂ
ｕｒｎ−ｉｎ）及び追加の電気的な試験のような、「最
後の」プロセスを実施して、パッケージ化された集積回
路となり、次いで、最終装置に使用され得る。そのよう
な追加のウエハの製造及び最終プロセスは、本明細書に
記載された集積回路構造体の中の材料の変化を起すもの
であってはならないということが理解される。
される導体を規定するＣＭＰプロセスに続いて、例え
ば、ダマスク法をさらに繰り返す方法によって、付加的
な絶縁層群及び銅導電層群が形成される。これらのさら
に付加された絶縁層群を貫通するバイアスは、銅、タン
グステンまたは他の何らかの金属で充填することがで
き、プラグ１７と同様のやり方で、多層の金属被覆を相
互接続する。さらに、これらの高次のレベルの金属被覆
は、また、接触領域１４のようなシリコン構造体または
トランジスタ１２のゲートのようなポリシリコン素子
に、直接接触することもできる。これらの高次のレベル
は、上記した本発明の好ましい実施態様の方法に従って
形成されてもよいし、或いは代わりに、従来の方法に従
って形成されてもよい。集積回路全体の設計によって特
定される、全てのレベルの金属被覆の製造に続いて、保
護のためのオーバーコート層が塗布され、それを貫通し
て金属結合パッド（ｍｅｔａｌ ｂｏｎｄ ｐａｄｓ）
または他の接続用ランド（ｃｏｎｎｅｃｔｉｖｅ ｌａ
ｎｄｓ）への開口部が作成されて、一般に、ウエハの製
造は完了する。ウエハの製造及びウエハの形態での全て
の所望する集積回路の電気的な試験に続いて、典型的に
は、個々の回路のウエハからのダイシング（ｄｉｃｉｎ
ｇ）、電気的な試験、パッケージ化、バーン・イン（ｂ
ｕｒｎ−ｉｎ）及び追加の電気的な試験のような、「最
後の」プロセスを実施して、パッケージ化された集積回
路となり、次いで、最終装置に使用され得る。そのよう
な追加のウエハの製造及び最終プロセスは、本明細書に
記載された集積回路構造体の中の材料の変化を起すもの
であってはならないということが理解される。
【００３９】さて、図８に関しては、本発明の好ましい
実施態様の他の例に従う、強誘電性記憶コンデンサ７０
を記載する。この例においては、トランジスタ１２、フ
ィールド酸化物構造体１５、絶縁層１６及びコンタクト
・プラグ１７が、前記の実施態様と同様に基板１０の表
面に形成される。また、これらの素子は、前記の実施態
様と同じ参照番号で参照されている。しかしながら、こ
の例では、広く連続した接触領域１４はトランジスタ１
２まで伸び、コンタクト・プラグ１７のように、この場
合はトランジスタ１２のソースまたはドレン領域に対す
るコンタクトとして働く。
実施態様の他の例に従う、強誘電性記憶コンデンサ７０
を記載する。この例においては、トランジスタ１２、フ
ィールド酸化物構造体１５、絶縁層１６及びコンタクト
・プラグ１７が、前記の実施態様と同様に基板１０の表
面に形成される。また、これらの素子は、前記の実施態
様と同じ参照番号で参照されている。しかしながら、こ
の例では、広く連続した接触領域１４はトランジスタ１
２まで伸び、コンタクト・プラグ１７のように、この場
合はトランジスタ１２のソースまたはドレン領域に対す
るコンタクトとして働く。
【００４０】強誘電性記憶コンデンサ７０は、この例で
は絶縁層１６の上に積層され、コンタクト・プラグ１７
を通じてトランジスタ１２と電気的に接触している下部
プレートを有する。この例においては、下部バリア層６
２がこの下部プレートとして働く。下部バリア層６２
は、本発明の好ましい実施態様に従って形成された耐熱
金属シリコン化合物の非晶質薄膜で形成され、シリコン
及び窒素の化学種は比較的低い組成比を有する。例え
ば、下部バリア層６２として好ましい材料は、ＴａＳｉ
Ｎの非晶質薄膜であり、例えば、約２０％以下のシリコ
ン組成比（Ｓｉ／（Ｓｉ＋Ｔａ））、及び、約３０％以
下の窒素組成比（Ｎ／（Ｎ＋Ｓｉ＋Ｔａ））を有する。
下部バリア層６２は、上記のように、例えば、スパッタ
リングまたはデポジションの方法によりデポジットされ
る。或いは、強誘電性記憶コンデンサ７０の下部プレー
トの一部として、白金、タングステンまたは他のいずれ
かの耐熱金属のような追加の金属層が、下部バリア層６
２の上側か下側のいずれかに供されてよい。
は絶縁層１６の上に積層され、コンタクト・プラグ１７
を通じてトランジスタ１２と電気的に接触している下部
プレートを有する。この例においては、下部バリア層６
２がこの下部プレートとして働く。下部バリア層６２
は、本発明の好ましい実施態様に従って形成された耐熱
金属シリコン化合物の非晶質薄膜で形成され、シリコン
及び窒素の化学種は比較的低い組成比を有する。例え
ば、下部バリア層６２として好ましい材料は、ＴａＳｉ
Ｎの非晶質薄膜であり、例えば、約２０％以下のシリコ
ン組成比（Ｓｉ／（Ｓｉ＋Ｔａ））、及び、約３０％以
下の窒素組成比（Ｎ／（Ｎ＋Ｓｉ＋Ｔａ））を有する。
下部バリア層６２は、上記のように、例えば、スパッタ
リングまたはデポジションの方法によりデポジットされ
る。或いは、強誘電性記憶コンデンサ７０の下部プレー
トの一部として、白金、タングステンまたは他のいずれ
かの耐熱金属のような追加の金属層が、下部バリア層６
２の上側か下側のいずれかに供されてよい。
【００４１】この例では、強誘電性材料６４が、下部バ
リア層６２の上に積層される。強誘電性材料６４の好ま
しい化学種は、一般にはＰＺＴとして知られているチタ
ン酸鉛ジルコニウムであり、周知のゾルゲル・プロセス
（ｓｏｌｇｅｌ ｐｒｏｃｅｓｓ）のような従来の方法
でデポジットされる。好ましくは、下部バリア層６２と
同じ材料で、同じ非晶質に形成された上部バリア層６６
が、強誘電性材料６４の上に積層される。この例によれ
ば、上部バリア層６６は、好ましくは、下部バリア層６
２と同じ方法で形成される。金属電極６８は、上部バリ
ア層６６の上に積層され、強誘電性記憶コンデンサ７０
のこの上層プレートに対する電気的接触を提供する。或
いはまた、所望により、追加の金属層が上部バリア層６
６の上下いずれかに供され、強誘電性コンデンサ７０の
上層プレートの一部を形成してもよい。
リア層６２の上に積層される。強誘電性材料６４の好ま
しい化学種は、一般にはＰＺＴとして知られているチタ
ン酸鉛ジルコニウムであり、周知のゾルゲル・プロセス
（ｓｏｌｇｅｌ ｐｒｏｃｅｓｓ）のような従来の方法
でデポジットされる。好ましくは、下部バリア層６２と
同じ材料で、同じ非晶質に形成された上部バリア層６６
が、強誘電性材料６４の上に積層される。この例によれ
ば、上部バリア層６６は、好ましくは、下部バリア層６
２と同じ方法で形成される。金属電極６８は、上部バリ
ア層６６の上に積層され、強誘電性記憶コンデンサ７０
のこの上層プレートに対する電気的接触を提供する。或
いはまた、所望により、追加の金属層が上部バリア層６
６の上下いずれかに供され、強誘電性コンデンサ７０の
上層プレートの一部を形成してもよい。
【００４２】強誘電性記憶コンデンサ７０のパターン
は、従来のフォトリソグラフィー及びエッチングの方法
により規定される。例えば、層群６２、６４、６６及び
６８は、積層体として、全て形成され、フォトリソグラ
フィーの手法によってパターン形成され、エッチングさ
れて、図８に示す構造体を提供する。或いは、それらの
層は、個別にパターン形成され、エッチングされて、別
の非積層パターンを有するコンデンサが形成される。そ
のような別のパターンは、Ｏｎｉｓｈｉらによる「積層
したコンデンサ構造を有する０．５ミクロン強誘電性記
憶セル技術（ＡＨａｌｆ−Ｍｉｃｒｏｎ Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｔｅｃｈｎ
ｏｌｏｇｙ ｗｉｔｈ Ｓｔａｃｋｅｄ Ｃａｐａｃｉ
ｔｏｒＳｔｒｕｃｔｕｒｅ）」、Ｔｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔ，Ｉｎｔ‘ｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ Ｍｅｅｔｉｎｇ，ｐａｐｅｒ ３２．４．１
（ＩＥＥＥ，１９９４）に記載されている。本発明のこ
の別の例に従えば、バリア層群６２、６６は、この文献
に記載されている特定の薄膜と組み合わせて、または、
特定の薄膜の代わりに提供される。
は、従来のフォトリソグラフィー及びエッチングの方法
により規定される。例えば、層群６２、６４、６６及び
６８は、積層体として、全て形成され、フォトリソグラ
フィーの手法によってパターン形成され、エッチングさ
れて、図８に示す構造体を提供する。或いは、それらの
層は、個別にパターン形成され、エッチングされて、別
の非積層パターンを有するコンデンサが形成される。そ
のような別のパターンは、Ｏｎｉｓｈｉらによる「積層
したコンデンサ構造を有する０．５ミクロン強誘電性記
憶セル技術（ＡＨａｌｆ−Ｍｉｃｒｏｎ Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｔｅｃｈｎ
ｏｌｏｇｙ ｗｉｔｈ Ｓｔａｃｋｅｄ Ｃａｐａｃｉ
ｔｏｒＳｔｒｕｃｔｕｒｅ）」、Ｔｅｃｈｎｉｃａｌ
Ｄｉｇｅｓｔ，Ｉｎｔ‘ｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖ
ｉｃｅｓ Ｍｅｅｔｉｎｇ，ｐａｐｅｒ ３２．４．１
（ＩＥＥＥ，１９９４）に記載されている。本発明のこ
の別の例に従えば、バリア層群６２、６６は、この文献
に記載されている特定の薄膜と組み合わせて、または、
特定の薄膜の代わりに提供される。
【００４３】いずれにせよ、本発明のこの好ましい実施
態様による下部バリア層６２は、高度に導電性のバリア
層を提供し、このようにして、強誘電性記憶コンデンサ
７０の下部プレートとトランジスタ１２との電気的接続
を容易にする。上記したように、この優れた導電性は、
薄膜中の比較的低いシリコン及び窒素の組成比から生じ
る。しかしながら、それに加えて、下部バリア層６２の
非晶質構造は、優れた拡散バリア性能を提供し、このよ
うにして、ＰＺＴ材料からコンタクト・プラグ１７への
酸素の拡散を防ぐ。そのような酸素の拡散は、プラグ１
７の接触抵抗を増大させる。これらの性質は、また、上
部バリア層６６によっても、適切に提供される。
態様による下部バリア層６２は、高度に導電性のバリア
層を提供し、このようにして、強誘電性記憶コンデンサ
７０の下部プレートとトランジスタ１２との電気的接続
を容易にする。上記したように、この優れた導電性は、
薄膜中の比較的低いシリコン及び窒素の組成比から生じ
る。しかしながら、それに加えて、下部バリア層６２の
非晶質構造は、優れた拡散バリア性能を提供し、このよ
うにして、ＰＺＴ材料からコンタクト・プラグ１７への
酸素の拡散を防ぐ。そのような酸素の拡散は、プラグ１
７の接触抵抗を増大させる。これらの性質は、また、上
部バリア層６６によっても、適切に提供される。
【００４４】従って、本発明の好ましい実施態様に従え
ば、高度に導電性で、かつ、高度に有効な拡散バリア層
が形成される。このバリア層は、銅のような導電性金属
被覆と組み合わせて使用するために好適であり、また、
ＰＺＴのような強誘電性材料の下層の、またはそれを取
り囲むバリア層として使用されてよい。本発明の好まし
い実施態様によれば、このバリア材料は、低いシリコン
及び窒素の組成比を有する、耐熱金属シリコン窒化物の
化合物から非晶質薄膜が形成され得るという、驚くべき
発見の利点を利用している。この組み合わせは、導電性
の非晶質バリア層の組み合わせを可能とし、このように
して、これまで互いに相容れないと考えられていた性質
の組み合わせを達成した。
ば、高度に導電性で、かつ、高度に有効な拡散バリア層
が形成される。このバリア層は、銅のような導電性金属
被覆と組み合わせて使用するために好適であり、また、
ＰＺＴのような強誘電性材料の下層の、またはそれを取
り囲むバリア層として使用されてよい。本発明の好まし
い実施態様によれば、このバリア材料は、低いシリコン
及び窒素の組成比を有する、耐熱金属シリコン窒化物の
化合物から非晶質薄膜が形成され得るという、驚くべき
発見の利点を利用している。この組み合わせは、導電性
の非晶質バリア層の組み合わせを可能とし、このように
して、これまで互いに相容れないと考えられていた性質
の組み合わせを達成した。
【００４５】本発明は、その好ましい実施態様に従って
記載されているが、もちろんこれらの実施態様の改良及
び代案（本発明の利点及び利益を有するそのような改良
及び代案）は、本明細書及び図面を参照する通常の技術
を有する当業者にとって、明白であるということが意図
されている。そのような改良及び代案は、本明細書の請
求項に記載した本発明の範囲内であることが意図されて
いる。
記載されているが、もちろんこれらの実施態様の改良及
び代案（本発明の利点及び利益を有するそのような改良
及び代案）は、本明細書及び図面を参照する通常の技術
を有する当業者にとって、明白であるということが意図
されている。そのような改良及び代案は、本明細書の請
求項に記載した本発明の範囲内であることが意図されて
いる。
【図１】従来のＴａＳｉＮバリア薄膜の例についての、
種々の窒素分圧にわたる比抵抗対シリコン組成比のプロ
ットを示す。
種々の窒素分圧にわたる比抵抗対シリコン組成比のプロ
ットを示す。
【図２】（ａ）及び（ｂ）は、本発明の好ましい実施態
様による集積回路の製造を示す断面図である。
様による集積回路の製造を示す断面図である。
【図３】（ａ）及び（ｂ）は、本発明の好ましい実施態
様による集積回路の製造を示す断面図である。
様による集積回路の製造を示す断面図である。
【図４】本発明の好ましい実施態様によるバリア層をデ
ポジットするためのスパッタリング装置の模式図であ
る。
ポジットするためのスパッタリング装置の模式図であ
る。
【図５】デポジットされて得られる薄膜の結晶形態及び
非晶質形態の領域を示す、窒素分圧とシリコン組成比の
断面プロットである。
非晶質形態の領域を示す、窒素分圧とシリコン組成比の
断面プロットである。
【図６】従来のバリア層、及び、本発明の好ましい実施
態様によって形成されたバリア層についての、比抵抗対
窒素分圧のプロットである。
態様によって形成されたバリア層についての、比抵抗対
窒素分圧のプロットである。
【図７】本発明の好ましい実施態様によって形成された
バリア層の、析出したまま及び焼きなました後の両者に
ついての、入射角に対するＸＲＤ強度のプロットであ
る。
バリア層の、析出したまま及び焼きなました後の両者に
ついての、入射角に対するＸＲＤ強度のプロットであ
る。
【図８】本発明の好ましい実施態様によって形成された
バリア層を含む、強誘電性記憶コンデンサを示す断面図
である。
バリア層を含む、強誘電性記憶コンデンサを示す断面図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 幸夫 茨城県那珂郡東海村舟石川778 Ｆターム(参考） 4K029 AA06 BA52 BA58 BB02 BD01 CA05 CA06 DB03 DB05 4M104 BB36 BB38 DD39 DD42 GG09 GG10 GG14 GG16 HH05 5F033 HH11 HH30 HH32 JJ04 JJ19 KK01 LL09 MM01 MM12 MM13 PP16 QQ09 QQ37 QQ48 QQ49 RR04 RR06 SS04 SS11 VV10 VV16 WW04 XX28 5F083 GA25 HA02 JA15 JA35 JA37 JA39 JA40 MA06 MA17 PR06 PR22 PR25 PR40
Claims (19)
- 【請求項１】 基板の半導体表面に形成された集積回路
構造体であって、 表面近傍に形成され、その中に開口部を有する第一絶縁
層、 第一絶縁層の開口部内に配され、耐熱金属及びシリコン
の化合物を含み、耐熱金属及びシリコンの合計に対する
シリコンの組成比が約２０％以下であり、実質的に非晶
質であるバリア層、及びバリア層上の第一絶縁層の開口
部内に配された金属導体、 を含む、上記集積回路構造体。 - 【請求項２】 バリア層を構成する化合物が、耐熱金
属、シリコン及び窒素の化合物である、 請求項１記載の集積回路構造体。 - 【請求項３】 バリア層における窒素、シリコン及び耐
熱金属の合計に対する窒素の組成比が約３０％以下であ
る、 請求項２記載の集積回路構造体。 - 【請求項４】 さらに、 第一絶縁層と表面との間に配され、シリコン構造体を表
面で露出するために少なくとも１つの開口部をその中に
有する第二絶縁層、 を含み、少なくとも１つの金属導体が、バリア層の一部
分を貫通してシリコン構造体と電気的に接触する、 請求項１記載の集積回路構造体。 - 【請求項５】 さらに、 第二絶縁層の少なくとも１つの開口部の中に配されるプ
ラグ構造体、 を含み、少なくとも１つの金属導体が、バリア層の一部
分及びプラグ構造体を貫通してシリコン構造体と電気的
に接触する、 請求項４記載の集積回路構造体。 - 【請求項６】 基板の半導体表面に集積回路構造体を製
造する方法であって、 表面上に第一絶縁層を形成するステップ、 第一絶縁層の表面にバリア層を形成し、ここで、バリア
層は耐熱金属及びシリコンの化合物を含み、耐熱金属及
びシリコンの合計に対するシリコンの組成比が約２０％
以下であり、バリア層は実質的に非晶質であるステッ
プ、及びバリア層の上に導電構造体を形成するステッ
プ、 を含む、上記集積回路構造体を製造する方法。 - 【請求項７】 さらに、 第一絶縁層の選択された位置に開口部を形成するステッ
プ、を含み、 ここで、バリア層を形成するステップが第一絶縁層の開
口部の中にバリア層を形成し、 バリア層の上に導電構造体を形成するステップが、バリ
ア層の上に金属層を形成するステップ、を含み、選択さ
れた位置における金属層及びバリア層を除去して、選択
された位置における金属導体を規定（ｄｅｆｉｎｅ）
し、その際、金属導体の各々はバリア層の残りの部分の
上に積層されるステップ、をさらに含む、 請求項６記載の集積回路構造体を製造する方法。 - 【請求項８】 金属層及びバリア層を除去するステップ
が、 化学機械的な方法によって金属層及びバリア層を研磨し
て第一絶縁層の表面を露出するステップ、 を含む、請求項７記載の集積回路構造体を製造する方
法。 - 【請求項９】 第一絶縁層を形成するステップが、 絶縁層をデポジットするステップ、及び次いで、絶縁層
の上にストップ層（ｓｔｏｐ ｌａｙｅｒ）をデポジッ
トし、ここで、ストップ層は化学機械的な研磨に対する
バリアであるステップ、 を含む、請求項８記載の集積回路構造体を製造する方
法。 - 【請求項１０】 バリア層を形成するステップが、 耐熱金属及びシリコンを共スパッタリングして、表面に
化合物をデポジットするステップ、 を含む、請求項７記載の集積回路構造体を製造する方
法。 - 【請求項１１】 共スパッタリングステップが、 耐熱金属及びシリコンの合計に対するシリコンの組成比
が約２０％以下になるように、耐熱金属及びシリコンの
ターゲットに印加するバイアスを制御しながら実施され
る、 請求項１０記載の集積回路構造体を製造する方法。 - 【請求項１２】 共スパッタリングステップが、 化合物が、耐熱金属、シリコン及び窒素の化合物になる
ように、窒素を含むガス雰囲気を供給するステップ、 をさらに含む、請求項１１記載の集積回路構造体を製造
する方法。 - 【請求項１３】 ガス雰囲気の供給ステップが、 化合物中の窒素、シリコン及び耐熱金属の合計に対する
窒素の組成比が約３０％以下になるように、制御された
圧力の窒素及び不活性ガスを供給すること、を含む、請
求項１２記載の集積回路構造体を製造する方法。 - 【請求項１４】 窒素及び不活性ガスの合計に対する窒
素の分圧が、約１０％未満である、請求項１３記載の集
積回路構造体を製造する方法。 - 【請求項１５】 基板の半導体表面に形成された強誘電
性記憶構造体（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏ
ｒｙ ｓｔｒｕｃｔｕｒｅ）であって、 基板の半導体表面の近傍に形成され、その中に開口部を
有する第一絶縁層、 第一絶縁層の少なくとも１つの開口部に配されるコンタ
クト・プラグ、 コンタクト・プラグの上に配され、耐熱金属及びシリコ
ンの化合物を含み、耐熱金属及びシリコンの合計に対す
るシリコンの組成比が約２０％以下であり、実質的に非
晶質である、下部バリア層、 下部バリア層の上に配される強誘電性素子、及び強誘電
性素子の上に配される上部プレート、 を含む、上記強誘電性記憶構造体。 - 【請求項１６】 バリア層を含む化合物が、耐熱金属、
シリコン及び窒素の化合物である、 請求項１５記載の強誘電性記憶構造体。 - 【請求項１７】 バリア層中の窒素、シリコン及び耐熱
金属の合計に対する窒素の組成比が約３０％以下であ
る、 請求項１６記載の強誘電性記憶構造体。 - 【請求項１８】 強誘電性素子が、チタン酸鉛ジルコニ
ウム、 を含む、請求項１５記載の強誘電性記憶構造体。 - 【請求項１９】 さらに、 強誘電性素子の上に積層され、耐熱金属及びシリコンの
化合物を含み、耐熱金属及びシリコンの合計に対するシ
リコンの組成比が約２０％以下であり、実質的に非晶質
である、上部バリア層、 を含む、請求項１８記載の強誘電性記憶構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25324400P | 2000-11-27 | 2000-11-27 | |
| US253244 | 2000-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231723A true JP2002231723A (ja) | 2002-08-16 |
Family
ID=22959449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358692A Pending JP2002231723A (ja) | 2000-11-27 | 2001-11-26 | 集積回路の製造における銅被覆のためのバリア層 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6747353B2 (ja) |
| JP (1) | JP2002231723A (ja) |
| TW (1) | TW518709B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004104032A (ja) * | 2002-09-12 | 2004-04-02 | Advanced Lcd Technologies Development Center Co Ltd | 金属配線のための積層構造及びその形成方法 |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| JP2007158222A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007306008A (ja) * | 2001-06-01 | 2007-11-22 | Internatl Business Mach Corp <Ibm> | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 |
| JP2015118983A (ja) * | 2013-12-17 | 2015-06-25 | 信越化学工業株式会社 | 太陽電池及び太陽電池の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264277A (ja) * | 2002-03-07 | 2003-09-19 | Fujitsu Ltd | Ｃｍｏｓイメージセンサおよびその製造方法 |
| US6930340B2 (en) * | 2003-03-03 | 2005-08-16 | Seiko Epson Corporation | Memory cell array including ferroelectric capacitors, method for making the same, and ferroelectric memory device |
| JP4608875B2 (ja) * | 2003-12-03 | 2011-01-12 | ソニー株式会社 | 記憶装置 |
| US20050127516A1 (en) * | 2003-12-12 | 2005-06-16 | Mercer Betty S. | Small viatops for thick copper connectors |
| US7226857B2 (en) | 2004-07-30 | 2007-06-05 | Micron Technology, Inc. | Front-end processing of nickel plated bond pads |
| WO2006117912A1 (ja) * | 2005-04-27 | 2006-11-09 | Murata Manufacturing Co., Ltd | 薄膜キャパシタおよびその製造方法 |
| US8247861B2 (en) * | 2007-07-18 | 2012-08-21 | Infineon Technologies Ag | Semiconductor device and method of making same |
| US9604338B2 (en) * | 2015-08-04 | 2017-03-28 | Texas Instruments Incorporated | Method to improve CMP scratch resistance for non planar surfaces |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153519A (en) * | 1997-03-31 | 2000-11-28 | Motorola, Inc. | Method of forming a barrier layer |
| US6136682A (en) * | 1997-10-20 | 2000-10-24 | Motorola Inc. | Method for forming a conductive structure having a composite or amorphous barrier layer |
-
2001
- 2001-10-18 US US09/982,655 patent/US6747353B2/en not_active Expired - Lifetime
- 2001-11-26 JP JP2001358692A patent/JP2002231723A/ja active Pending
- 2001-11-27 TW TW090129291A patent/TW518709B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306008A (ja) * | 2001-06-01 | 2007-11-22 | Internatl Business Mach Corp <Ibm> | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 |
| JP2004104032A (ja) * | 2002-09-12 | 2004-04-02 | Advanced Lcd Technologies Development Center Co Ltd | 金属配線のための積層構造及びその形成方法 |
| JP4626795B2 (ja) * | 2002-09-12 | 2011-02-09 | 株式会社 液晶先端技術開発センター | 金属配線のための積層構造及びその形成方法 |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| US7659626B2 (en) | 2004-06-03 | 2010-02-09 | Panasonic Corporation | Semiconductor device including a barrier metal film |
| JP2007158222A (ja) * | 2005-12-08 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2015118983A (ja) * | 2013-12-17 | 2015-06-25 | 信越化学工業株式会社 | 太陽電池及び太陽電池の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW518709B (en) | 2003-01-21 |
| US20020063337A1 (en) | 2002-05-30 |
| US6747353B2 (en) | 2004-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
| US6424044B1 (en) | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization | |
| US5918149A (en) | Deposition of a conductor in a via hole or trench | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US7262505B2 (en) | Selective electroless-plated copper metallization | |
| US6436825B1 (en) | Method of copper barrier layer formation | |
| US6265319B1 (en) | Dual damascene method employing spin-on polymer (SOP) etch stop layer | |
| EP1570517B1 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| US20020036309A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| US7569476B2 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
| US7071094B2 (en) | Dual layer barrier film techniques to prevent resist poisoning | |
| US20040002212A1 (en) | Method for forming copper metal line in semiconductor device | |
| JP2002231723A (ja) | 集積回路の製造における銅被覆のためのバリア層 | |
| KR20010089242A (ko) | 반도체 장치 및 그 제조 방법 | |
| US9653403B1 (en) | Structure and process for W contacts | |
| US20060094220A1 (en) | Methods of forming a metal line in a semiconductor device | |
| US6423637B2 (en) | Method of manufacturing copper wiring in a semiconductor device | |
| US6750146B2 (en) | Method for forming barrier layer | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| TW200408053A (en) | Method of forming a metal line in a semiconductor device | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| KR20040003491A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000164717A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20050033892A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070831 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071205 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080516 |