JP2007306008A - 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 - Google Patents
耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 Download PDFInfo
- Publication number
- JP2007306008A JP2007306008A JP2007141486A JP2007141486A JP2007306008A JP 2007306008 A JP2007306008 A JP 2007306008A JP 2007141486 A JP2007141486 A JP 2007141486A JP 2007141486 A JP2007141486 A JP 2007141486A JP 2007306008 A JP2007306008 A JP 2007306008A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- refractory metal
- nitrogen
- layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 132
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 238000004544 sputter deposition Methods 0.000 claims abstract description 39
- 239000007789 gas Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 36
- 239000003870 refractory metal Substances 0.000 claims description 19
- 238000011065 in-situ storage Methods 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910052720 vanadium Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 2
- 238000005477 sputtering target Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910004200 TaSiN Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910001199 N alloy Inorganic materials 0.000 description 3
- 229910018509 Al—N Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 tantalum-aluminum-nitrogen Chemical compound 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
- C23C14/0073—Reactive sputtering by exposing the substrates to reactive gases intermittently
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】半導体構造内でキャパシタを原位置に形成する方法を提供する。
【解決手段】最初に、前処理された半導体基板がスパッタリング・チャンバ内に位置決めされる。次に、Ａｒガスがスパッタリング・チャンバ内に流し込まれ、耐熱金属ケイ化物のターゲットから、または耐熱金属及びケイ素の２つのターゲットから、第１の耐熱金属−ケイ素−窒素の層が基板上にスパッタ付着される。次に、チャンバ内のＮ２ガスの濃度が少なくとも３５％になるまで、Ｎ２ガスがスパッタリング・チャンバ内に流し込まれ、第１の耐熱金属−ケイ素−窒素の層上に、第２の耐熱金属−ケイ素−窒素の層がスパッタ付着される。次に、Ｎ２ガスのフローが停止され、第３の耐熱金属−ケイ素−窒素の層が第２の耐熱金属−ケイ素−窒素の層上にスパッタ付着される。次に、フォトリソグラフィを用いて、耐熱金属−ケイ素−窒素の多層スタックがキャパシタに形成される。
【選択図】なし
【解決手段】最初に、前処理された半導体基板がスパッタリング・チャンバ内に位置決めされる。次に、Ａｒガスがスパッタリング・チャンバ内に流し込まれ、耐熱金属ケイ化物のターゲットから、または耐熱金属及びケイ素の２つのターゲットから、第１の耐熱金属−ケイ素−窒素の層が基板上にスパッタ付着される。次に、チャンバ内のＮ２ガスの濃度が少なくとも３５％になるまで、Ｎ２ガスがスパッタリング・チャンバ内に流し込まれ、第１の耐熱金属−ケイ素−窒素の層上に、第２の耐熱金属−ケイ素−窒素の層がスパッタ付着される。次に、Ｎ２ガスのフローが停止され、第３の耐熱金属−ケイ素−窒素の層が第２の耐熱金属−ケイ素−窒素の層上にスパッタ付着される。次に、フォトリソグラフィを用いて、耐熱金属−ケイ素−窒素の多層スタックがキャパシタに形成される。
【選択図】なし
Description
本発明は一般に、耐熱金属−ケイ素−窒素で形成されるキャパシタ素子を組み込む半導体素子を形成する方法、及びこうした方法により形成される半導体素子に関し、特に、プロセス条件を可変することにより、同一のプロセス・チャンバ内で、耐熱金属−ケイ素−窒素の多層を付着することにより形成されるキャパシタ素子を組み込む半導体素子を形成する方法、並びにこうした方法により形成される素子に関する。
半導体形成において、キャパシタがしばしば半導体構造内において、原位置（in-situ）に形成される。例えば、原位置に形成されるキャパシタが、ダイナミック・ランダム・アクセス・メモリ素子で見い出される。キャパシタを形成するために要求されるプロセスは複雑であり、大概異なるプロセス・チャンバ内で、異なる化学プロセスにより、異なる材料層が付着される。例えば、ポリシリコン材料による付着層が、しばしば電極として使用される一方で、酸化ケイ素などの絶縁材料の付着層が、しばしばキャパシタ誘電体として使用される。従って、プロセスはキャパシタの形成及びパターニングのために、複数のプロセス・チャンバ内において、複数の異なる材料からの複数の付着を要求する。
最新の半導体素子では、半導体プロセスにおいて、バイアまたはコンタクトを形成するために、しばしば耐熱金属が使用される。しかしながら、耐熱金属−窒素合金は、半導体素子のプロセスでは、広く使用されてこなかった。例えば、最近では、米国特許第５８９２２８１号が半導体素子において、タンタル−アルミニウム−窒素合金を拡散障壁及び接着力促進材として使用することについて述べている。この特許は、半導体素子において、周囲の層の間の相互拡散を阻止するために、Ｔａ−Ａｌ−Ｎを使用することについて述べている。こうした周囲の層には、例えば２つの導体層間、半導体層と導体層間、絶縁体層と導体層間、絶縁体層と半導体層間、または２つの半導体層間などが含まれる。Ｔａ−Ａｌ−Ｎの第２の使用は、隣接層との接着を促進することを目的とし、例えば、２つの導体層間、導体層と絶縁体層間、半導体層と導体層間、または２つの半導体層間などが含まれる。しかしながら前記米国特許第５８９２２８１号は、半導体形成におけるタンタル−アルミニウム−窒素合金の他の用途を教示しない。
従って、本発明の目的は、従来方法の欠点または短所を有さずに、半導体構造内でキャパシタを原位置に形成する方法を提供することである。
本発明の別の目的は、単一材料の付着だけを要求することで、半導体構造内でキャパシタを原位置に形成する方法を提供することである。
更に本発明の別の目的は、複数の層内において、耐熱金属−ケイ素−窒素の単一材料の付着だけを要求することで、半導体構造内でキャパシタを原位置に形成する方法を提供することである。
更に本発明の別の目的は、異なる処理条件の下で、複数の層内において、ＴａＳｉＮの単一材料の付着だけを要求することで、半導体構造内にキャパシタを形成する方法を提供することである。
更に本発明の別の目的は、各々が異なる化学量論を有する耐熱金属−ケイ素−窒素の複数の層を付着することにより、半導体構造内にキャパシタを形成する方法を提供することである。
更に本発明の別の目的は、各々が異なるシート抵抗値を有する耐熱金属−ケイ素−窒素の複数の層を付着することにより、半導体構造内でキャパシタを原位置に形成する方法を提供することである。
更に本発明の別の目的は、チャンバ内への窒素の分圧の流量を可変することにより、同一のチャンバ内で、耐熱金属−ケイ素−窒素の多層を付着することにより、半導体構造内にキャパシタを形成する方法を提供することである。
更に本発明の別の目的は、同一の耐熱金属−ケイ素−窒素材料から成るが、異なる化学量論を有する下部電極、中間誘電体層、及び上部電極を有する、半導体キャパシタ構造を提供することである。
本発明によれば、半導体構造内に、耐熱金属−ケイ素−窒素キャパシタを形成する方法、及びこの方法により形成された構造が開示される。
好適な実施例では、半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形成する方法が、スパッタリング・チャンバ内に、前処理された半導体基板を位置決めするステップと、スパッタリング・チャンバ内にＡｒガスを流し込むステップと、耐熱金属ケイ化物のターゲットから、または耐熱金属及びケイ素のターゲットから、第１の耐熱金属−ケイ素−窒素の層を基板上にスパッタ付着するステップと、Ｎ２の流量または分圧を調整することにより、チャンバ内のＮ２ガスの濃度が少なくとも３５％になるように、Ｎ２ガスをスパッタリング・チャンバ内に流し込むステップと、第１の耐熱金属−ケイ素−窒素の層上に第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、スパッタリング・チャンバ内へのＮ２ガスのフローを停止するステップと、第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、フォトリソグラフィを用いて、第１、第２及び第３の耐熱金属−ケイ素−窒素の層をキャパシタに形成するステップとを含む。
半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形成する方法は、更に、少なくとも８０℃の温度でキャパシタを原位置アニールするステップ、またはＡｒガスを約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、スパッタリング・チャンバ内に流し込むステップ、またはＮ２ガスを約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量で、スパッタリング・チャンバ内に流し込むステップを含む。この方法は更に、第１及び第３の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップ、または第２の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む。この方法は更に、各々が５０Ω／ｃｍ２以下のシート抵抗を有する、第１及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップ、または７．５以上の誘電率を有する第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む。この方法は更に、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される耐熱金属から成る、第１、第２及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む。
本発明は更に、５０Ω／ｃｍ２以下のシート抵抗を有する第１の耐熱金属−ケイ素−窒素材料から成る下部電極と、７．５以上の誘電率を有する第２の耐熱金属−ケイ素−窒素から成る中間誘電体層と、第１の耐熱金属−ケイ素−窒素材料から成る上部電極とを含む半導体キャパシタ構造に関する。
キャパシタの半導体構造において、下部電極及び上部電極の各々が、約１００ 乃至約５０００ の厚さに形成され、中間誘電体層が約１００ 乃至約５０００ の厚さに形成される。第１、第２及び第３の耐熱金属−ケイ素−窒素材料内の耐熱金属が、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される。第１の耐熱金属−ケイ素−窒素材料は、５０Ω／ｃｍ２以下のシート抵抗を有し、第２の耐熱金属−ケイ素−窒素材料は、７．５以上の誘電率を有する。
本発明は、半導体基板上に、各々が異なる化学量論を有する複数の耐熱金属−ケイ素−窒素の層を原位置に形成し、続いてフォトリソグラフィを用いて、複数の層をキャパシタに形成することにより、半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形成する方法を開示する。
本方法では、前処理された基板が最初にスパッタリング・チャンバ内で位置決めされ、次にＡｒガスがスパッタリング・チャンバ内に流し込まれ、単一の耐熱金属ケイ化物ターゲットから、または耐熱金属及びケイ素の２つのターゲットから、第１の耐熱金属−ケイ素−窒素の層を基板上にスパッタ付着する。次に、Ｎ２の流量または分圧を調整することにより、チャンバ内のＮ２ガスの濃度が、容量で少なくとも３５％に達するまで、Ｎ２ガスがスパッタリング・チャンバ内に流し込まれる。次に、第２の耐熱金属−ケイ素−窒素の層が、第１の耐熱金属−ケイ素−窒素の層上にスパッタ付着される。次に、Ｎ２ガス・フローが停止され、第３の耐熱金属−ケイ素−窒素の層が、第２の耐熱金属−ケイ素−窒素の層上に付着される。３つの全ての耐熱金属−ケイ素−窒素の層が付着されると、これらの層がフォトリソグラフィを用いて、キャパシタに形成される。
本発明の新規の方法に続き、任意のアニーリング・ステップが行われ、キャパシタ構造が少なくとも８０℃の温度で、好適には少なくとも１００℃の温度で、原位置アニールされる。好適な実施例では、Ａｒガスが約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、スパッタリング・チャンバ内に流れ込む。Ｎ２ガスは、高シート抵抗の耐熱金属−ケイ素−窒素の中間層の形成の間に、約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量でスパッタリング・チャンバ内に流れ込む。
本発明は更に、下部電極、中間誘電体層、及び上部電極により構成されるキャパシタの半導体構造を開示する。下部電極及び上部電極の両方が、５０Ω／ｃｍ２以下のシート抵抗を有する第１の耐熱金属−ケイ素−窒素材料から形成され、中間誘電体層が、７．５以上の誘電率を有する第２の耐熱金属−ケイ素−窒素材料から形成される。下部電極、上部電極及び中間誘電体層の各々は、約１００ 乃至約５０００ の厚さに形成される。第１、第２及び第３の耐熱金属−ケイ素−窒素材料内の耐熱金属は、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される。
最初に図１を参照すると、本発明のＣＭＯＳ構造１０の拡大断面図が示され、これはキャパシタ・スタック２０及び頂部に形成された絶縁材料層１２を含む。下部電極層１４、誘電体層１６、及び上部電極層１８として、耐熱金属−ケイ素−窒素材料が付着され、これらは異なる化学量論を有し、拡散障壁２２上にパターニングされる。絶縁材料層１２がウエハ全体上に付着され、コンタクト開口２４、２６、２８がエッチングされ、後に導電材料により充填されて、それぞれ拡散障壁２２、ヒューズ３０、及び抵抗器３２との電気コンタクトを形成する。図１に示される特定の構造１０では、拡散障壁２２が下部電極１４とポリシリコン・コンタクト・バイア３４との間の反応を阻止する。ヒューズ３０は、ライン・ヒューズ材料バイア構造（line-fuse material-via structure）に大電流を流し、過度な過熱及びヒューズ材料の溶融を生じることにより、電気導体が失われ、溶断される。
ＴａＳｉＮなどの耐熱金属−ケイ素−窒素材料は、ＴａＳｉＮ膜の化学量論に応じて、広い範囲の電気抵抗を有する。例えば、通常のＤＣスパッタリング条件の下では、窒素の流量または分圧を調整することにより、窒素対アルゴンの比を可変することにより、すなわち、４vol.％から５０vol.％まで可変することにより、０．２Ω／ｃｍ２乃至約１０６Ω／ｃｍ２の範囲の膜が得られる。より高い窒素比率では、膜が絶縁性となる。窒素フローに対する電気抵抗の増加率は単調増加であるが、増加はより高い窒素フロー率において、より急峻となる。
表１は、アルゴン・スパッタリング・プラズマ内の、ＴａＳｉＮ膜のシート抵抗と窒素の割合との関係を示すデータである。表１に示される材料は、Ａｒスパッタリング・プラズマ内へのＮ２の流量を調整することにより、成膜装置＃１内で付着されたものである。４９ポイント抵抗測定の結果、スパッタリング・プラズマ内の窒素の量の増加に伴い、シート抵抗が増加すると、膜の不均一性が増加することが判明した。例えば、窒素含有量が４０から４４に増加すると、均一性の大きな劣化が生じ、これは大幅なシート抵抗の増加を伴う。
（表１）
ＡｒスパッタリングＲｓ 均一性
プラズマ内のＮ２（vol.％） （Ω／ｃｍ２）（４９ポイント、％）
425.784.4
728.64.7
1035.64.9
1343.34.9
1652.914.7
2071.524.5
24100.73 4.3
28 151.47 4.4
32255.55.8
36528.39.2
40172717.2
441466329.8
48657770 44.3
（表１）
ＡｒスパッタリングＲｓ 均一性
プラズマ内のＮ２（vol.％） （Ω／ｃｍ２）（４９ポイント、％）
425.784.4
728.64.7
1035.64.9
1343.34.9
1652.914.7
2071.524.5
24100.73 4.3
28 151.47 4.4
32255.55.8
36528.39.2
40172717.2
441466329.8
48657770 44.3
表２及び表３は、２つのＴａＳｉＮ組成の電気特性を示し、これらは絶縁体であり、キャパシタ・アプリケーションの誘電体として使用される。表２及び表３に示される材料は、アルゴン・スパッタリング・プラズマ内のＮ２の分圧を調整することにより、成膜装置＃２で付着されたものである。キャパシタンス、散逸率、及び誘電率が、印加周波数の関数として示される。両方の膜において、散逸率は周波数の増加に伴い増加するのに対して、誘電率は高い周波数において、僅かに低いことがわかる。これは主に、損失（すなわち散逸率）が高いことによる。測定誤差は±１０％以内である。
（表２）
７５.５ｎｍ Ｔａ:Ｓｉ:Ｎ 7.7:30.7:61.6 (Ａｒ内のＮ２分圧５０％)
周波数（hz） キャパシタンス（pF） 散逸率 誘電率
10k 249pF 0.020 9.5
40k 242pF 0.021 9.2
100k 238pF 0.029 9.1
（表２）
７５.５ｎｍ Ｔａ:Ｓｉ:Ｎ 7.7:30.7:61.6 (Ａｒ内のＮ２分圧５０％)
周波数（hz） キャパシタンス（pF） 散逸率 誘電率
10k 249pF 0.020 9.5
40k 242pF 0.021 9.2
100k 238pF 0.029 9.1
（表３）
５８.７ｎｍ Ｔａ:Ｓｉ:Ｎ 9.8:30.2:59.9 (Ａｒ内のＮ２分圧３０％)
周波数（hz） キャパシタンス（pF） 散逸率 誘電率
10k 282pF 0.010 8.4
40k 274pF 0.034 8.1
100k 267pF 0.050 7.9
５８.７ｎｍ Ｔａ:Ｓｉ:Ｎ 9.8:30.2:59.9 (Ａｒ内のＮ２分圧３０％)
周波数（hz） キャパシタンス（pF） 散逸率 誘電率
10k 282pF 0.010 8.4
40k 274pF 0.034 8.1
100k 267pF 0.050 7.9
図２及び図３に示されるように、表２に示される第１のサンプルは、Ｔａ:Ｓｉ:Ｎの組成が７．７：３０．７：６１．６で、Ａｒプラズマ内の窒素の分圧が５０vol.％で準備された。一方、表３に示される第２のサンプルは、９．８：３０．２：５９．９の組成を有し、Ａｒプラズマ内の窒素の分圧が３０vol.％で準備された。これらの材料の誘電率は、Ｃ−Ｖ測定法を用いることにより、周波数の関数として示される。誘電率は周波数の増加に伴い、散逸率の増加により僅かに減少する。本発明のＴａＳｉＮの誘電率は、約８．０乃至約９．５の間である。
図２を参照すると、ＴａＳｉＮ膜のシート抵抗を、スパッタリング・プラズマ内の窒素の関数としてプロットしたグラフが示される。図３は、抵抗の均一性を、スパッタリング・プラズマ内の窒素の関数としてプロットしたグラフが示される。均一性は、Ａｒスパッタリング・プラズマ内のＮ２の割合が高くなると劣化する。
本発明の新規の方法は、ＴａＳｉＮの多層構造を使用し、各々の層が、最終材料抵抗を達成する異なる組成を有する。新規の方法を使用することにより、形成プロセスのためのプロセス・ウィンドウが大幅に増加される。例えば、より良好な均一性の管理の下で、絶縁を達成するために、１５ｋΩ／ｃｍ２の抵抗値を得ることが可能である。
本発明の新規の方法による別の利点は、キャパシタを形成するために、多層膜を原位置に付着可能なことである。例えば、最初に低シート抵抗膜を底部電極として所定の厚さに付着し、次に同一のターゲットから、但しより高い窒素流量により付着して、誘電体膜を形成し、最後に、第３の低シート抵抗膜を頂部電極として付着する。本発明の新規の方法は、任意的に、挟まれた膜がキャパシタのためのパターニングに備えるように、原位置アニーリング・ステップを含む。このことは製造コストの削減を可能にし、従って、本発明の方法は、例えば素子との集積化などの、半導体の初期段階のアプリケーションとして好適なだけでなく、パッケージング段階で、高密度キャパシタを実現する上でも好適である。
本発明の新規のキャパシタは、ＴａＳｉＮなどの、耐熱金属−ケイ素−窒素材料により形成される。耐熱金属は、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含む元素のグループから選択される。ＴａＳｉＮの典型的な耐熱金属−ケイ素−窒素組成では、約５at.％乃至約５５at.％のＴａ、約１０at.％乃至約４５at.％のＳｉ、及び約３０at.％乃至約８０at.％のＮを含む（尚、"at.％"は原子百分率（atompercent）を意味する）。また、キャパシタが形成される半導体構造は、キャパシタとの電気接続を形成するために使用される導電要素を含む。導電要素はドープ・ポリシリコン、金属ケイ化物、ポリサイド、耐熱金属、アルミニウム、銅、及びこれらの合金から形成される。
ＴａＳｉＮなどの耐熱金属−ケイ素−窒素膜は、耐熱金属とケイ素と窒素との比率に応じて、絶縁性または抵抗性のいずれかである利点を有する。膜は最大８００℃までの温度において、アニーリングに対して熱的に安定である。
本発明の新規の方法は、更に、スパッタリング付着プロセスの間に、窒素対アルゴンの混合比を変調することにより、変調型ＲＣスタック構造を形成するために使用される。
以上、耐熱金属−ケイ素−窒素キャパシタ及び構造を形成する本発明の新規の方法について、図１乃至図３の添付の図面を参照して述べてきた。
本発明は例証として述べたもので、当業者であれば、ここで使用された用語が制限的な意味合いではなしに、単に説明上の単語の意味合いで使用されたことが理解できよう。
更に、本発明は好適な実施例に関して述べられてきたが、当業者であれば、これらの教示を本発明の他の変形にも容易に適用できよう。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形成する方法であって、
スパッタリング・チャンバ内に、前処理された半導体基板を位置決めするステップと、
スパッタリング・チャンバ内にＡｒガスを流し込むステップと、
前記基板上に第１の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
Ｎ２の流量または分圧を調整することにより、前記チャンバ内のＮ２ガスの濃度が少なくとも３５％になるように、Ｎ２ガスを前記スパッタリング・チャンバ内に流し込むステップと、
前記第１の耐熱金属−ケイ素−窒素の層上に、第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
前記スパッタリング・チャンバ内への前記Ｎ２ガスのフローを停止するステップと、
前記第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層をキャパシタに形成するステップと
を含む方法。
（２）少なくとも８０℃の温度で前記キャパシタを原位置アニールするステップを含む、前記（１）記載の方法。
（３）前記Ａｒガスを約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に流し込むステップを含む、前記（１）記載の方法。
（４）前記Ｎ２ガスを約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に流し込むステップを含む、前記（１）記載の方法。
（５）前記第１及び第３の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む、前記（１）記載の方法。
（６）前記第２の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む、前記（１）記載の方法。
（７）各々が５０Ω／ｃｍ２以下のシート抵抗を有する、前記第１及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、前記（１）記載の方法。
（８）７．５以上の誘電率を有する前記第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、前記（１）記載の方法。
（９）Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される耐熱金属から成る、前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、前記（１）記載の方法。
（１０）前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層を、耐熱金属ケイ化物のターゲットからスパッタ付着するステップを含む、前記（１）記載の方法。
（１１）前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層を、耐熱金属及びケイ素の２つのスパッタリング・ターゲットからスパッタ付着するステップを含む、前記（１）記載の方法。
（１２）５０Ω／ｃｍ２以下のシート抵抗を有する第１の耐熱金属−ケイ素−窒素材料から成る下部電極と、
７．５以上の誘電率を有する第２の耐熱金属−ケイ素−窒素から成る中間誘電体層と、
前記第１の耐熱金属−ケイ素−窒素材料から成る上部電極と
を含む半導体キャパシタ構造。
（１３）前記下部電極及び前記上部電極の各々が、約１００ 乃至約５０００ の厚さに形成される、前記（１２）記載の半導体キャパシタ構造。
（１４）前記中間誘電体層が約１００ 乃至約５０００ の厚さに形成される、前記（１２）記載の半導体キャパシタ構造。
（１５）前記第１、第２及び第３の耐熱金属−ケイ素−窒素材料内の前記耐熱金属が、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される、前記（１２）記載の半導体キャパシタ構造。
（１６）前記第１の耐熱金属−ケイ素−窒素材料が５０Ω／ｃｍ２以下のシート抵抗を有する、前記（１２）記載の半導体キャパシタ構造。
（１７）前記第２の耐熱金属−ケイ素−窒素材料が７．５以上の誘電率を有する、前記（１２）記載の半導体キャパシタ構造。
スパッタリング・チャンバ内に、前処理された半導体基板を位置決めするステップと、
スパッタリング・チャンバ内にＡｒガスを流し込むステップと、
前記基板上に第１の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
Ｎ２の流量または分圧を調整することにより、前記チャンバ内のＮ２ガスの濃度が少なくとも３５％になるように、Ｎ２ガスを前記スパッタリング・チャンバ内に流し込むステップと、
前記第１の耐熱金属−ケイ素−窒素の層上に、第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
前記スパッタリング・チャンバ内への前記Ｎ２ガスのフローを停止するステップと、
前記第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層をキャパシタに形成するステップと
を含む方法。
（２）少なくとも８０℃の温度で前記キャパシタを原位置アニールするステップを含む、前記（１）記載の方法。
（３）前記Ａｒガスを約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に流し込むステップを含む、前記（１）記載の方法。
（４）前記Ｎ２ガスを約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に流し込むステップを含む、前記（１）記載の方法。
（５）前記第１及び第３の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む、前記（１）記載の方法。
（６）前記第２の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む、前記（１）記載の方法。
（７）各々が５０Ω／ｃｍ２以下のシート抵抗を有する、前記第１及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、前記（１）記載の方法。
（８）７．５以上の誘電率を有する前記第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、前記（１）記載の方法。
（９）Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される耐熱金属から成る、前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、前記（１）記載の方法。
（１０）前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層を、耐熱金属ケイ化物のターゲットからスパッタ付着するステップを含む、前記（１）記載の方法。
（１１）前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層を、耐熱金属及びケイ素の２つのスパッタリング・ターゲットからスパッタ付着するステップを含む、前記（１）記載の方法。
（１２）５０Ω／ｃｍ２以下のシート抵抗を有する第１の耐熱金属−ケイ素−窒素材料から成る下部電極と、
７．５以上の誘電率を有する第２の耐熱金属−ケイ素−窒素から成る中間誘電体層と、
前記第１の耐熱金属−ケイ素−窒素材料から成る上部電極と
を含む半導体キャパシタ構造。
（１３）前記下部電極及び前記上部電極の各々が、約１００ 乃至約５０００ の厚さに形成される、前記（１２）記載の半導体キャパシタ構造。
（１４）前記中間誘電体層が約１００ 乃至約５０００ の厚さに形成される、前記（１２）記載の半導体キャパシタ構造。
（１５）前記第１、第２及び第３の耐熱金属−ケイ素−窒素材料内の前記耐熱金属が、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される、前記（１２）記載の半導体キャパシタ構造。
（１６）前記第１の耐熱金属−ケイ素−窒素材料が５０Ω／ｃｍ２以下のシート抵抗を有する、前記（１２）記載の半導体キャパシタ構造。
（１７）前記第２の耐熱金属−ケイ素−窒素材料が７．５以上の誘電率を有する、前記（１２）記載の半導体キャパシタ構造。
１０ ＣＭＯＳ
１２ 絶縁材料層
１４ 下部電極
１６ 誘電体層
１８ 上部電極
２０ キャパシタ・スタック
２２ 拡散障壁
２４、２６、２８ コンタクト開口
３０ ヒューズ
３２ 抵抗器
３４ ポリシリコン・コンタクト・バイア
１２ 絶縁材料層
１４ 下部電極
１６ 誘電体層
１８ 上部電極
２０ キャパシタ・スタック
２２ 拡散障壁
２４、２６、２８ コンタクト開口
３０ ヒューズ
３２ 抵抗器
３４ ポリシリコン・コンタクト・バイア
Claims (17)
- 半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形成する方法であって、
スパッタリング・チャンバ内に、前処理された半導体基板を位置決めするステップと、
スパッタリング・チャンバ内にＡｒガスを流し込むステップと、
前記基板上に第１の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
Ｎ２の流量または分圧を調整することにより、前記チャンバ内のＮ２ガスの濃度が少なくとも３５％になるように、Ｎ２ガスを前記スパッタリング・チャンバ内に流し込むステップと、
前記第１の耐熱金属−ケイ素−窒素の層上に、第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
前記スパッタリング・チャンバ内への前記Ｎ２ガスのフローを停止するステップと、
前記第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層をキャパシタに形成するステップと
を含む方法。 - 少なくとも８０℃の温度で前記キャパシタを原位置アニールするステップを含む、請求項１記載の方法。
- 前記Ａｒガスを約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に流し込むステップを含む、請求項１記載の方法。
- 前記Ｎ２ガスを約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に流し込むステップを含む、請求項１記載の方法。
- 前記第１及び第３の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む、請求項１記載の方法。
- 前記第２の耐熱金属−ケイ素−窒素の層を、約１００ 乃至約５０００ の厚さにスパッタ付着するステップを含む、請求項１記載の方法。
- 各々が５０Ω／ｃｍ２以下のシート抵抗を有する、前記第１及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、請求項１記載の方法。
- ７．５以上の誘電率を有する前記第２の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、請求項１記載の方法。
- Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される耐熱金属から成る、前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着するステップを含む、請求項１記載の方法。
- 前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層を、耐熱金属ケイ化物のターゲットからスパッタ付着するステップを含む、請求項１記載の方法。
- 前記第１、第２及び第３の耐熱金属−ケイ素−窒素の層を、耐熱金属及びケイ素の２つのスパッタリング・ターゲットからスパッタ付着するステップを含む、請求項１記載の方法。
- ５０Ω／ｃｍ２以下のシート抵抗を有する第１の耐熱金属−ケイ素−窒素材料から成る下部電極と、
７．５以上の誘電率を有する第２の耐熱金属−ケイ素−窒素から成る中間誘電体層と、
前記第１の耐熱金属−ケイ素−窒素材料から成る上部電極と
を含む半導体キャパシタ構造。 - 前記下部電極及び前記上部電極の各々が、約１００ 乃至約５０００ の厚さに形成される、請求項１２記載の半導体キャパシタ構造。
- 前記中間誘電体層が約１００ 乃至約５０００ の厚さに形成される、請求項１２記載の半導体キャパシタ構造。
- 前記第１、第２及び第３の耐熱金属−ケイ素−窒素材料内の前記耐熱金属が、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから選択される、請求項１２記載の半導体キャパシタ構造。
- 前記第１の耐熱金属−ケイ素−窒素材料が５０Ω／ｃｍ２以下のシート抵抗を有する、請求項１２記載の半導体キャパシタ構造。
- 前記第２の耐熱金属−ケイ素−窒素材料が７．５以上の誘電率を有する、請求項１２記載の半導体キャパシタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/872,603 US6524908B2 (en) | 2001-06-01 | 2001-06-01 | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
| US09/872603 | 2001-06-01 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149960A Division JP3980409B2 (ja) | 2001-06-01 | 2002-05-24 | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007306008A true JP2007306008A (ja) | 2007-11-22 |
| JP4906597B2 JP4906597B2 (ja) | 2012-03-28 |
Family
ID=25359933
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149960A Expired - Fee Related JP3980409B2 (ja) | 2001-06-01 | 2002-05-24 | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 |
| JP2007141486A Expired - Fee Related JP4906597B2 (ja) | 2001-06-01 | 2007-05-29 | 半導体キャパシタ構造 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149960A Expired - Fee Related JP3980409B2 (ja) | 2001-06-01 | 2002-05-24 | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6524908B2 (ja) |
| JP (2) | JP3980409B2 (ja) |
| SG (1) | SG104330A1 (ja) |
| TW (1) | TW544838B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| US6847077B2 (en) * | 2002-06-25 | 2005-01-25 | Agere Systems, Inc. | Capacitor for a semiconductor device and method for fabrication therefor |
| US7030024B2 (en) * | 2002-08-23 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures |
| JP2004111711A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 半導体装置 |
| KR100548998B1 (ko) * | 2003-09-25 | 2006-02-02 | 삼성전자주식회사 | 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| JP5824330B2 (ja) * | 2011-11-07 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8686389B1 (en) * | 2012-10-16 | 2014-04-01 | Intermolecular, Inc. | Diffusion barrier layer for resistive random access memory cells |
| US8866118B2 (en) * | 2012-12-21 | 2014-10-21 | Intermolecular, Inc. | Morphology control of ultra-thin MeOx layer |
| US10833007B2 (en) * | 2019-01-08 | 2020-11-10 | International Business Machines Corporation | Circular ring shape fuse device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041474A (ja) * | 1996-04-23 | 1998-02-13 | Internatl Business Mach Corp <Ibm> | 電気デバイスおよびその製造方法 |
| JPH10209403A (ja) * | 1997-01-16 | 1998-08-07 | Internatl Business Mach Corp <Ibm> | メモリ・アプリケーション用の絶縁性の高い複合薄膜 |
| JPH10223865A (ja) * | 1997-01-31 | 1998-08-21 | Texas Instr Inc <Ti> | 集積回路構造の製造方法および集積回路 |
| JP2000124424A (ja) * | 1998-10-13 | 2000-04-28 | Samsung Electronics Co Ltd | 部分的に異なる厚さを有するキャパシタの誘電膜の形成方法 |
| JP2000200877A (ja) * | 1999-01-04 | 2000-07-18 | Internatl Business Mach Corp <Ibm> | コンデンサ、その形成方法、集積回路チップ及び半導体素子 |
| JP2002231723A (ja) * | 2000-11-27 | 2002-08-16 | Texas Instruments Inc | 集積回路の製造における銅被覆のためのバリア層 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| JPH10173135A (ja) * | 1996-12-16 | 1998-06-26 | Matsushita Electron Corp | 半導体集積回路とその製造方法 |
| US6294420B1 (en) * | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
| KR100230422B1 (ko) * | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6184073B1 (en) * | 1997-12-23 | 2001-02-06 | Motorola, Inc. | Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region |
| KR100319888B1 (ko) * | 1998-06-16 | 2002-01-10 | 윤종용 | 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 |
| US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
| US6294807B1 (en) * | 1999-02-26 | 2001-09-25 | Agere Systems Guardian Corp. | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6545339B2 (en) * | 2001-01-12 | 2003-04-08 | International Business Machines Corporation | Semiconductor device incorporating elements formed of refractory metal-silicon-nitrogen and method for fabrication |
-
2001
- 2001-06-01 US US09/872,603 patent/US6524908B2/en not_active Expired - Fee Related
-
2002
- 2002-05-24 JP JP2002149960A patent/JP3980409B2/ja not_active Expired - Fee Related
- 2002-05-24 SG SG200203152A patent/SG104330A1/en unknown
- 2002-05-29 TW TW091111504A patent/TW544838B/zh not_active IP Right Cessation
-
2003
- 2003-01-16 US US10/346,437 patent/US6707097B2/en not_active Expired - Lifetime
-
2007
- 2007-05-29 JP JP2007141486A patent/JP4906597B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041474A (ja) * | 1996-04-23 | 1998-02-13 | Internatl Business Mach Corp <Ibm> | 電気デバイスおよびその製造方法 |
| JPH10209403A (ja) * | 1997-01-16 | 1998-08-07 | Internatl Business Mach Corp <Ibm> | メモリ・アプリケーション用の絶縁性の高い複合薄膜 |
| JPH10223865A (ja) * | 1997-01-31 | 1998-08-21 | Texas Instr Inc <Ti> | 集積回路構造の製造方法および集積回路 |
| JP2000124424A (ja) * | 1998-10-13 | 2000-04-28 | Samsung Electronics Co Ltd | 部分的に異なる厚さを有するキャパシタの誘電膜の形成方法 |
| JP2000200877A (ja) * | 1999-01-04 | 2000-07-18 | Internatl Business Mach Corp <Ibm> | コンデンサ、その形成方法、集積回路チップ及び半導体素子 |
| JP2002231723A (ja) * | 2000-11-27 | 2002-08-16 | Texas Instruments Inc | 集積回路の製造における銅被覆のためのバリア層 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020185689A1 (en) | 2002-12-12 |
| JP3980409B2 (ja) | 2007-09-26 |
| US6707097B2 (en) | 2004-03-16 |
| US6524908B2 (en) | 2003-02-25 |
| US20030107075A1 (en) | 2003-06-12 |
| SG104330A1 (en) | 2004-06-21 |
| TW544838B (en) | 2003-08-01 |
| JP2003060084A (ja) | 2003-02-28 |
| JP4906597B2 (ja) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4906597B2 (ja) | 半導体キャパシタ構造 | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| JP2001102382A (ja) | チップ配線アプリケーションのための段階的な組成の拡散障壁 | |
| KR0175030B1 (ko) | 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법 | |
| US6544871B1 (en) | Method of suppressing void formation in a metal line | |
| TW533531B (en) | Semiconductor device incorporating elements formed of refractory metal-silicon-nitrogen and method for fabrication | |
| US6140701A (en) | Suppression of hillock formation in thin aluminum films | |
| JP4080972B2 (ja) | 銅配線用のアモルファス・バリア層を有する半導体デバイスおよびその製造方法 | |
| KR19990063873A (ko) | 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스 | |
| US5414404A (en) | Semiconductor device having a thin-film resistor | |
| JPH05218083A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| TWI766055B (zh) | 半導體裝置與其形成方法 | |
| US7193500B2 (en) | Thin film resistors of different materials | |
| JP3495034B1 (ja) | 半導体装置の製造方法 | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| JPS61242039A (ja) | 半導体装置 | |
| KR20040105149A (ko) | 반도체 저항 소자의 콘택 형성방법 | |
| JPS6399546A (ja) | 半導体装置の製造方法 | |
| US20220324702A1 (en) | Mems encapsulation employing lower pressure and higher pressure deposition processes | |
| JPH05152245A (ja) | 半導体素子の製造方法 | |
| US20020125986A1 (en) | Method for fabricating ultra high-resistive conductors in semiconductor devices and devices fabricated | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| US20190244908A1 (en) | Integrated Structures with Conductive Regions Having At Least One Element from Group 2 of the Periodic Table | |
| TW202415277A (zh) | 半導體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |