JPH10173135A - 半導体集積回路とその製造方法 - Google Patents
半導体集積回路とその製造方法Info
- Publication number
- JPH10173135A JPH10173135A JP8335333A JP33533396A JPH10173135A JP H10173135 A JPH10173135 A JP H10173135A JP 8335333 A JP8335333 A JP 8335333A JP 33533396 A JP33533396 A JP 33533396A JP H10173135 A JPH10173135 A JP H10173135A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- resistor
- semiconductor integrated
- film
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005546 reactive sputtering Methods 0.000 claims abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- 229910008807 WSiN Inorganic materials 0.000 abstract description 27
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- -1 tungsten silicide nitride Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005485 electric heating Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路の外部にサーミスタを設ける
ことなく、半導体集積回路内に温度補償用のサーミスタ
としての感熱抵抗体を形成させ、通電加熱により抵抗値
を簡便かつ精密に短時間で調整することを目的とする。 【解決手段】 半導体基板１上に直接または絶縁膜２を
介して、反応性スパッタリング法により、Ｓｉを重量比
５％以上含む窒化タングステンシリサイド（ＷＳｉＮ）
膜の感熱抵抗体３を形成し、感熱抵抗体３の両端に接触
するように金属電極４を形成する。Ｓｉを重量比５％以
上含むＷＳｉＮ膜の感熱抵抗体３は、負の温度係数をも
つサーミスタ抵抗として動作し、集積回路内の温度補償
用に使用できる。また、この感熱抵抗体３を、電流源を
用いて通電加熱することにより，抵抗値を調整すること
ができる。
ことなく、半導体集積回路内に温度補償用のサーミスタ
としての感熱抵抗体を形成させ、通電加熱により抵抗値
を簡便かつ精密に短時間で調整することを目的とする。 【解決手段】 半導体基板１上に直接または絶縁膜２を
介して、反応性スパッタリング法により、Ｓｉを重量比
５％以上含む窒化タングステンシリサイド（ＷＳｉＮ）
膜の感熱抵抗体３を形成し、感熱抵抗体３の両端に接触
するように金属電極４を形成する。Ｓｉを重量比５％以
上含むＷＳｉＮ膜の感熱抵抗体３は、負の温度係数をも
つサーミスタ抵抗として動作し、集積回路内の温度補償
用に使用できる。また、この感熱抵抗体３を、電流源を
用いて通電加熱することにより，抵抗値を調整すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に窒
化タングステンシリサイド（ＷＳｉＮ）膜が形成された
半導体集積回路およびその製造方法に関するものであ
る。
化タングステンシリサイド（ＷＳｉＮ）膜が形成された
半導体集積回路およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】以下、従来の感熱抵抗体を用いた半導体
集積回路（以後、集積回路と記す）について説明する。
集積回路（以後、集積回路と記す）について説明する。
【０００３】感熱抵抗体は集積回路の温度特性の補償と
して多く用いられ、従来、負の温度係数を持つ感熱抵抗
体の金属酸化物等で形成されたサーミスタ抵抗を集積回
路と熱的に結合するような外部の位置に設けて温度補償
が行われてきた。
して多く用いられ、従来、負の温度係数を持つ感熱抵抗
体の金属酸化物等で形成されたサーミスタ抵抗を集積回
路と熱的に結合するような外部の位置に設けて温度補償
が行われてきた。
【０００４】また、集積回路内に形成される感熱抵抗体
としては、特開平２−４４７０１号公報に記載されてい
るように、窒化タングステン（ＷＮ）膜を用いた抵抗体
が用いられ、アニールという方法で抵抗値の調整をする
ことが知られていた。
としては、特開平２−４４７０１号公報に記載されてい
るように、窒化タングステン（ＷＮ）膜を用いた抵抗体
が用いられ、アニールという方法で抵抗値の調整をする
ことが知られていた。
【０００５】
【発明が解決しようとする課題】しかしながら、集積回
路の外部にサーミスタ抵抗を設ける構造は、サーミスタ
抵抗の大きさが集積回路と同程度であるから、集積回路
を用いた回路全体の寸法が大型化するという欠点を有し
ていた。さらに、従来技術では、希望する温度係数のサ
ーミスタ抵抗を精度よく製作することは困難であり、広
い範囲に分布する温度係数を持ったサーミスタ抵抗の中
から適当なものを選別しなければならないという欠点を
有していた。
路の外部にサーミスタ抵抗を設ける構造は、サーミスタ
抵抗の大きさが集積回路と同程度であるから、集積回路
を用いた回路全体の寸法が大型化するという欠点を有し
ていた。さらに、従来技術では、希望する温度係数のサ
ーミスタ抵抗を精度よく製作することは困難であり、広
い範囲に分布する温度係数を持ったサーミスタ抵抗の中
から適当なものを選別しなければならないという欠点を
有していた。
【０００６】次に、ＷＮ膜を用いた感熱抵抗体を集積回
路に内蔵し、アニールによって抵抗値を調整する方法
は、半導体ウェーハ全体が加熱されるので、あらかじめ
ウェーハ上に形成されている他の素子がアニール時にダ
メージを受けるという欠点と、加熱の開始、終了に対
し、ウェーハ温度の変化が遅延するので精度よく抵抗値
を調整することができないという欠点および短時間に抵
抗値の調整を完了させることができないという欠点を有
していた。
路に内蔵し、アニールによって抵抗値を調整する方法
は、半導体ウェーハ全体が加熱されるので、あらかじめ
ウェーハ上に形成されている他の素子がアニール時にダ
メージを受けるという欠点と、加熱の開始、終了に対
し、ウェーハ温度の変化が遅延するので精度よく抵抗値
を調整することができないという欠点および短時間に抵
抗値の調整を完了させることができないという欠点を有
していた。
【０００７】また、ＷＮ膜はサーミスタ抵抗として使用
することができるが、温度係数が小さいとともに、製造
条件により温度係数が正にも負にもなり、負の温度係数
を持つサーミスタ抵抗として用いることに不都合が生じ
ることもあるという欠点があった。
することができるが、温度係数が小さいとともに、製造
条件により温度係数が正にも負にもなり、負の温度係数
を持つサーミスタ抵抗として用いることに不都合が生じ
ることもあるという欠点があった。
【０００８】本発明は、上記の課題を解決するものであ
り、温度係数が大きい温度補償用のサーミスタ抵抗が集
積回路内に形成できるとともに、他の半導体素子にダメ
ージを与えることなく、短時間で精密にサーミスタ抵抗
の抵抗値を調整できる集積回路とその製造方法を提供す
るものである。
り、温度係数が大きい温度補償用のサーミスタ抵抗が集
積回路内に形成できるとともに、他の半導体素子にダメ
ージを与えることなく、短時間で精密にサーミスタ抵抗
の抵抗値を調整できる集積回路とその製造方法を提供す
るものである。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体基板上に直接または絶縁膜を介して、Ｓｉを
重量比５％以上含む窒化タングステンシリサイド（ＷＳ
ｉＮ）膜の感熱抵抗体が形成され、同感熱抵抗体を集積
回路の温度補償のサーミスタ抵抗として用いるものであ
る。
は、半導体基板上に直接または絶縁膜を介して、Ｓｉを
重量比５％以上含む窒化タングステンシリサイド（ＷＳ
ｉＮ）膜の感熱抵抗体が形成され、同感熱抵抗体を集積
回路の温度補償のサーミスタ抵抗として用いるものであ
る。
【００１０】この構成により、温度係数が大きく、常に
負の温度係数を持つサーミスタ抵抗が集積回路内に形成
でき、集積回路の温度補償を集積回路内でできる。
負の温度係数を持つサーミスタ抵抗が集積回路内に形成
でき、集積回路の温度補償を集積回路内でできる。
【００１１】さらに、ＷＳｉＮ膜は通電加熱を行うこと
により、抵抗値を非可逆的に調整できるので、ＷＳｉＮ
膜の抵抗体のみを急速に加熱でき、他の素子にダメージ
を与えることがなくなる。
により、抵抗値を非可逆的に調整できるので、ＷＳｉＮ
膜の抵抗体のみを急速に加熱でき、他の素子にダメージ
を与えることがなくなる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１３】図１は本発明の第１の実施の形態における
集積回路の断面構造図である。この構造は、半導体基板
１の上に絶縁膜２が設けられ、この上にＳｉを５％以上
含むＷＳｉＮ膜の感熱抵抗体３が選択的に形成され、Ｗ
ＳｉＮ膜の感熱抵抗体３の両端に金属電極４が接続され
たものである。
集積回路の断面構造図である。この構造は、半導体基板
１の上に絶縁膜２が設けられ、この上にＳｉを５％以上
含むＷＳｉＮ膜の感熱抵抗体３が選択的に形成され、Ｗ
ＳｉＮ膜の感熱抵抗体３の両端に金属電極４が接続され
たものである。
【００１４】図１に示した構造は、次のようにして形成
される。まず、ＧａＡｓ等からなる半導体基板１上に，
化学気相成長法を用いて二酸化珪素（ＳｉＯ2）からな
り、膜厚が０．５μｍの絶縁膜２を形成する。この上に
反応性スパッタリング法により、反応性スパッタリング
に用いるターゲットにＳｉを重量比３０％含むタングス
テンシリサイド（ＷＳｉ）を用い、例えばアルゴンガス
の分圧６ｍＴｏｒｒ、窒素ガスの分圧４ｍＴｏｒｒの条
件で蒸着を行うことにより、ＷＳｉＮ膜を０．０５μｍ
の膜厚で均一に形成する。次に、蒸着されたＷＳｉＮ膜
を、六フッ化硫黄（ＳＦ6）ガスを用いた反応性イオン
エッチングにより写真食刻法でパターニングし、ＷＳｉ
Ｎ膜の感熱抵抗体３を形成する。次に、アルミニューム
等の電子ビーム蒸着とその後の写真食刻法によるパター
ニングにより、感熱抵抗体３の両端に接触するように金
属電極４を形成する。
される。まず、ＧａＡｓ等からなる半導体基板１上に，
化学気相成長法を用いて二酸化珪素（ＳｉＯ2）からな
り、膜厚が０．５μｍの絶縁膜２を形成する。この上に
反応性スパッタリング法により、反応性スパッタリング
に用いるターゲットにＳｉを重量比３０％含むタングス
テンシリサイド（ＷＳｉ）を用い、例えばアルゴンガス
の分圧６ｍＴｏｒｒ、窒素ガスの分圧４ｍＴｏｒｒの条
件で蒸着を行うことにより、ＷＳｉＮ膜を０．０５μｍ
の膜厚で均一に形成する。次に、蒸着されたＷＳｉＮ膜
を、六フッ化硫黄（ＳＦ6）ガスを用いた反応性イオン
エッチングにより写真食刻法でパターニングし、ＷＳｉ
Ｎ膜の感熱抵抗体３を形成する。次に、アルミニューム
等の電子ビーム蒸着とその後の写真食刻法によるパター
ニングにより、感熱抵抗体３の両端に接触するように金
属電極４を形成する。
【００１５】このように、ＷＳｉＮ膜の感熱抵抗体は集
積回路を形成する工程で形成することができるため、Ｗ
ＳｉＮ膜を集積回路内に形成することができる。
積回路を形成する工程で形成することができるため、Ｗ
ＳｉＮ膜を集積回路内に形成することができる。
【００１６】なお、半導体基板１にはＳｉなどの材料を
用いてもよく、また、トランジスタや抵抗などの素子が
拡散、注入、蒸着などの工程によって半導体基板１中に
形成されていてもよい。
用いてもよく、また、トランジスタや抵抗などの素子が
拡散、注入、蒸着などの工程によって半導体基板１中に
形成されていてもよい。
【００１７】また、絶縁膜２には、窒化珪素（ＳｉＮ）
などの材料を用いてもよく、半導体基板１が絶縁性であ
れば、特に設けなくてもよい。
などの材料を用いてもよく、半導体基板１が絶縁性であ
れば、特に設けなくてもよい。
【００１８】図２は、このようにして形成されたＷＳｉ
Ｎ膜からなる感熱抵抗体の反応性スパッタリング時の窒
素分圧に対する抵抗値の温度係数の関係を示したもので
ある。
Ｎ膜からなる感熱抵抗体の反応性スパッタリング時の窒
素分圧に対する抵抗値の温度係数の関係を示したもので
ある。
【００１９】図２より、Ｓｉを５％以上含むＷＳｉＮ膜
を用いた抵抗体は、窒素分圧０．１ｍＴｏｒｒ以上で必
ず負の温度係数を持ち、サーミスタ抵抗として動作する
ことがわかる。ただし、窒素分圧０．１ｍＴｏｒｒ以下
では、再現性よくＷＳｉＮ膜を形成することができな
い。
を用いた抵抗体は、窒素分圧０．１ｍＴｏｒｒ以上で必
ず負の温度係数を持ち、サーミスタ抵抗として動作する
ことがわかる。ただし、窒素分圧０．１ｍＴｏｒｒ以下
では、再現性よくＷＳｉＮ膜を形成することができな
い。
【００２０】また、ＷＳｉＮ膜はＷＮ膜よりも大きな温
度係数が得られ、サーミスタとして優れた特性を持って
いることがわかる。
度係数が得られ、サーミスタとして優れた特性を持って
いることがわかる。
【００２１】さらに、反応性スパッタリング時の窒素分
圧を選ぶことで、希望する温度係数のサーミスタ抵抗を
形成することができる。
圧を選ぶことで、希望する温度係数のサーミスタ抵抗を
形成することができる。
【００２２】図３は、１０ｍ秒間の通電加熱による通電
電力とＷＳｉＮ膜を用いた感熱抵抗体の抵抗値との変化
を示したものである。
電力とＷＳｉＮ膜を用いた感熱抵抗体の抵抗値との変化
を示したものである。
【００２３】図に示すように、通電加熱をすることによ
り抵抗値が減少方向に大きく変化するとともに、短時間
の電力制御により抵抗値を調整することができることが
わかる。
り抵抗値が減少方向に大きく変化するとともに、短時間
の電力制御により抵抗値を調整することができることが
わかる。
【００２４】図４は、本発明の第２の実施の形態による
ＷＳｉＮ膜を用いた感熱抵抗体を半導体基板内に形成し
て温度補償を行う半導体集積回路の回路図である。
ＷＳｉＮ膜を用いた感熱抵抗体を半導体基板内に形成し
て温度補償を行う半導体集積回路の回路図である。
【００２５】この回路は、電源端子と接地端子間に抵抗
５と抵抗６が直列に接続され、抵抗５と抵抗６の共通接
続点が電源端子と接地端子間に接続されたトランジスタ
７のベースに接続され、ＷＳｉＮ膜の感熱抵抗体８が抵
抗６の両端に接続されたものである。
５と抵抗６が直列に接続され、抵抗５と抵抗６の共通接
続点が電源端子と接地端子間に接続されたトランジスタ
７のベースに接続され、ＷＳｉＮ膜の感熱抵抗体８が抵
抗６の両端に接続されたものである。
【００２６】一般に、トランジスタは温度上昇によりコ
レクタ電流が増加する特性を持っているが、図４の回路
構成により、サーミスタ特性を有するＷＳｉＮ膜を用い
た感熱抵抗体８の抵抗値が温度上昇とともに減少し、ト
ランジスタ７のベース端子に印加されているバイアス電
圧が減少してトランジスタ７のコレクタ端子に流れる電
流の増加を抑え、温度上昇してもコレクタ電流を一定に
することができる。このとき、抵抗５と抵抗６の抵抗値
とＷＳｉＮ膜を用いた感熱抵抗体８の抵抗値との組み合
わせを適切に選択することで、トランジスタ７の温度特
性を完全に打ち消し、かつ、トランジスタ７のベース端
子に適切なバイアス電圧を与えることができる。これに
より、集積回路の外部に従来の金属酸化膜によるサーミ
スタを設けることなくトランジスタの電気特性の温度補
償をすることができるようになる。また、集積回路内に
感熱抵抗体が形成されているため、温度補償の精度を高
めることができる。
レクタ電流が増加する特性を持っているが、図４の回路
構成により、サーミスタ特性を有するＷＳｉＮ膜を用い
た感熱抵抗体８の抵抗値が温度上昇とともに減少し、ト
ランジスタ７のベース端子に印加されているバイアス電
圧が減少してトランジスタ７のコレクタ端子に流れる電
流の増加を抑え、温度上昇してもコレクタ電流を一定に
することができる。このとき、抵抗５と抵抗６の抵抗値
とＷＳｉＮ膜を用いた感熱抵抗体８の抵抗値との組み合
わせを適切に選択することで、トランジスタ７の温度特
性を完全に打ち消し、かつ、トランジスタ７のベース端
子に適切なバイアス電圧を与えることができる。これに
より、集積回路の外部に従来の金属酸化膜によるサーミ
スタを設けることなくトランジスタの電気特性の温度補
償をすることができるようになる。また、集積回路内に
感熱抵抗体が形成されているため、温度補償の精度を高
めることができる。
【００２７】図５は、本発明の第３の実施の形態による
ＷＳｉＮ膜を用いた感熱抵抗体の抵抗値を通電加熱によ
り調整する工程を備えた半導体集積回路の製造方法の工
程図である。
ＷＳｉＮ膜を用いた感熱抵抗体の抵抗値を通電加熱によ
り調整する工程を備えた半導体集積回路の製造方法の工
程図である。
【００２８】まず、集積回路の形成工程９において半導
体基板にＷＳｉＮ膜からなる感熱抵抗体を含む集積回路
を形成する。次に、電気特性の測定工程１０において集
積回路の感熱抵抗体等の電気特性を測定する。次に、抵
抗値調整量の計算工程１１において、測定した特性結果
と、必要な特性値の差から、ＷＳｉＮ膜を用いた感熱抵
抗体の抵抗値の調整量を計算して求める。そして、通電
加熱による抵抗値調整工程１２において、ＷＳｉＮ膜を
用いた感熱抵抗体を通電加熱し、計算した調整量だけ抵
抗値を調整する。以上の工程を経ることにより、ＷＳｉ
Ｎ膜からなる感熱抵抗体を目的とする抵抗値にすること
によって温度補償をともなった半導体集積回路を製造す
ることができる。
体基板にＷＳｉＮ膜からなる感熱抵抗体を含む集積回路
を形成する。次に、電気特性の測定工程１０において集
積回路の感熱抵抗体等の電気特性を測定する。次に、抵
抗値調整量の計算工程１１において、測定した特性結果
と、必要な特性値の差から、ＷＳｉＮ膜を用いた感熱抵
抗体の抵抗値の調整量を計算して求める。そして、通電
加熱による抵抗値調整工程１２において、ＷＳｉＮ膜を
用いた感熱抵抗体を通電加熱し、計算した調整量だけ抵
抗値を調整する。以上の工程を経ることにより、ＷＳｉ
Ｎ膜からなる感熱抵抗体を目的とする抵抗値にすること
によって温度補償をともなった半導体集積回路を製造す
ることができる。
【００２９】ここで、ＷＳｉＮ膜を用いた感熱抵抗体
は、すでに説明したようにサーミスタ特性を有し、通電
加熱により抵抗値が減少するので、電圧源を用いて加熱
を行うと熱暴走を起こして焼損する恐れがある。よって
通電加熱の電源には電流源を用いることが望ましい。
は、すでに説明したようにサーミスタ特性を有し、通電
加熱により抵抗値が減少するので、電圧源を用いて加熱
を行うと熱暴走を起こして焼損する恐れがある。よって
通電加熱の電源には電流源を用いることが望ましい。
【００３０】通電加熱を用いることで調整対象の感熱抵
抗体のみが局所的に加熱され、集積回路内の他の素子が
ダメージを受けることがなくなる。さらに、調整対象の
感熱抵抗体は寸法が微小であるから、ウェーハ全体をア
ニールして抵抗値を調整する従来の方法に比べて、より
精度よく温度を制御することができ、抵抗値を高精度に
調整することができる。また、通電加熱という簡便な方
法で抵抗値を調整することができる。
抗体のみが局所的に加熱され、集積回路内の他の素子が
ダメージを受けることがなくなる。さらに、調整対象の
感熱抵抗体は寸法が微小であるから、ウェーハ全体をア
ニールして抵抗値を調整する従来の方法に比べて、より
精度よく温度を制御することができ、抵抗値を高精度に
調整することができる。また、通電加熱という簡便な方
法で抵抗値を調整することができる。
【００３１】図６は、図５の通電加熱による抵抗値調整
工程１２の詳細な工程図である。感熱抵抗体の抵抗値測
定工程１３において、ＷＳｉＮ膜を用いた感熱抵抗体の
抵抗値を測定し、判定工程１４において、希望する抵抗
値と測定抵抗値を比較する。希望値と測定値が異なる
時、通電加熱による抵抗値の微調整工程１５で少量の通
電加熱により抵抗値の微調整を行い、感熱抵抗体の抵抗
値測定工程１３にもどる。以上の工程を、希望する抵抗
値と測定抵抗値が一致するまで繰り返す。この工程によ
り、希望する調整量に対する通電電力と通電時間の厳密
な関係が不明の場合でも、抵抗値を希望する値まで精度
よく調整することができる。
工程１２の詳細な工程図である。感熱抵抗体の抵抗値測
定工程１３において、ＷＳｉＮ膜を用いた感熱抵抗体の
抵抗値を測定し、判定工程１４において、希望する抵抗
値と測定抵抗値を比較する。希望値と測定値が異なる
時、通電加熱による抵抗値の微調整工程１５で少量の通
電加熱により抵抗値の微調整を行い、感熱抵抗体の抵抗
値測定工程１３にもどる。以上の工程を、希望する抵抗
値と測定抵抗値が一致するまで繰り返す。この工程によ
り、希望する調整量に対する通電電力と通電時間の厳密
な関係が不明の場合でも、抵抗値を希望する値まで精度
よく調整することができる。
【００３２】なお、感熱抵抗体の抵抗値の微調整のため
の通電は、感熱抵抗体の両端子にプローブが当てられる
小さい電極パッドを設けておき、ウェーハ状態でプロー
ブ、電極パッドを通して感熱抵抗体に電流を供給する。
の通電は、感熱抵抗体の両端子にプローブが当てられる
小さい電極パッドを設けておき、ウェーハ状態でプロー
ブ、電極パッドを通して感熱抵抗体に電流を供給する。
【００３３】
【発明の効果】本発明は、半導体基板上にＳｉを５％以
上含むＷＳｉＮ膜を用いた感熱抵抗体を形成し、サーミ
スタ抵抗として用いることにより、集積回路の外部に従
来のサーミスタを設けることなく集積回路内で電気特性
の温度補償を行うことができ、補償精度が向上するとと
もに、装置を小型化することができる。
上含むＷＳｉＮ膜を用いた感熱抵抗体を形成し、サーミ
スタ抵抗として用いることにより、集積回路の外部に従
来のサーミスタを設けることなく集積回路内で電気特性
の温度補償を行うことができ、補償精度が向上するとと
もに、装置を小型化することができる。
【００３４】また、ＷＳｉＮ膜を用いた感熱抵抗体を通
電加熱することにより、抵抗値を簡便に短時間で調整す
ることができるため、他の半導体素子にダメージを与え
ることなく高精度に調整を行うことができる。
電加熱することにより、抵抗値を簡便に短時間で調整す
ることができるため、他の半導体素子にダメージを与え
ることなく高精度に調整を行うことができる。
【図１】本発明の第１の実施の形態における半導体集積
回路の断面図
回路の断面図
【図２】反応性スパッタリング時の窒素分圧とＷＳｉＮ
膜からなる感熱抵抗体の抵抗値の温度係数との関係を示
す特性図
膜からなる感熱抵抗体の抵抗値の温度係数との関係を示
す特性図
【図３】通電電力とＷＳｉＮ膜の抵抗値の変化を示す特
性図
性図
【図４】本発明の第２の実施の形態における半導体集積
回路の回路図
回路の回路図
【図５】本発明の第３の実施の形態における半導体集積
回路の製造方法を示す工程図
回路の製造方法を示す工程図
【図６】図５に示した通電加熱による抵抗値調整工程の
詳細な工程図
詳細な工程図
１ 半導体基板 ２ 絶縁膜 ３，８ ＷＳｉＮ膜の感熱抵抗体 ４ 金属電極 ５，６ 抵抗 ７ トランジスタ ９ 集積回路の形成工程 １０ 電気特性の測定工程 １１ 抵抗値調整量の計算工程 １２ 通電加熱による抵抗値調整工程 １３ 感熱抵抗体の抵抗値測定工程 １４ 判定工程 １５ 通電加熱による抵抗値の微調整工程
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福井 武司 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 上田 大助 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (4)
- 【請求項１】 半導体基板上に直接または絶縁膜を介し
て、シリコンを重量比５％以上含む窒化タングステンシ
リサイド膜の感熱抵抗体が形成されていることを特徴と
する半導体集積回路。 - 【請求項２】 請求項１記載の窒化タングステンシリサ
イド膜の感熱抵抗体を同一基板に形成された回路の温度
補償用のサーミスタ抵抗として用いることを特徴とした
半導体集積回路。 - 【請求項３】 窒化タングステンシリサイド膜の感熱抵
抗体を含む半導体集積回路の形成工程と、前記半導体集
積回路の電気特性を測定する工程と、測定した前記電気
特性と必要な電気特性との差から前記感熱抵抗体の抵抗
値調整量を計算する工程および電流源を用いた通電加熱
により前記感熱抵抗体の抵抗値を調整する工程とを備え
たことを特徴とする半導体集積回路の製造方法。 - 【請求項４】 半導体基板上に、シリコンを含んだタン
グステンシリサイドをターゲットにし、窒素ガスを含ん
だ減圧下で反応性スパッタリング法で蒸着して窒化タン
グステンシリサイド膜を形成する工程と、同窒化タング
ステンシリサイド膜を選択エッチングを行い、前記窒化
タングステンシリサイド膜による感熱抵抗体を形成する
工程および前記感熱抵抗体の両端に電極を形成する工程
とを備えたことを特徴とする半導体集積回路の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335333A JPH10173135A (ja) | 1996-12-16 | 1996-12-16 | 半導体集積回路とその製造方法 |
| US08/988,799 US6025632A (en) | 1996-12-16 | 1997-12-11 | Semiconductor integrated circuit with tungston silicide nitride thermal resistor |
| DE69736102T DE69736102T2 (de) | 1996-12-16 | 1997-12-12 | Integrierter Halbleiterschaltkreis mit einem Thermistor zur Temperaturkompensation und dessen Herstellungsverfahren |
| EP97121926A EP0848427B1 (en) | 1996-12-16 | 1997-12-12 | Semiconductor integrated circuit including a thermistor for temperature compensation and method for producing the same |
| US09/256,738 US6329262B1 (en) | 1996-12-16 | 1999-02-24 | Method for producing semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335333A JPH10173135A (ja) | 1996-12-16 | 1996-12-16 | 半導体集積回路とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173135A true JPH10173135A (ja) | 1998-06-26 |
Family
ID=18287347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8335333A Pending JPH10173135A (ja) | 1996-12-16 | 1996-12-16 | 半導体集積回路とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6025632A (ja) |
| EP (1) | EP0848427B1 (ja) |
| JP (1) | JPH10173135A (ja) |
| DE (1) | DE69736102T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243276A (ja) * | 2012-05-22 | 2013-12-05 | Mitsubishi Electric Corp | 半導体装置の製造方法と半導体装置 |
| JP2015154658A (ja) * | 2014-02-18 | 2015-08-24 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6238737B1 (en) * | 1999-06-22 | 2001-05-29 | International Business Machines Corporation | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby |
| DE19961180C2 (de) * | 1999-12-18 | 2002-02-28 | Daimler Chrysler Ag | Dünnschichtwiderstand mit hohem Temperaturkoeffizienten als passives Halbleiterbauelement für integrierte Schaltungen und Herstellungsverfahren |
| JP2003535332A (ja) * | 2000-06-02 | 2003-11-25 | オーステック インストゥルメンツ ピーティーワイ エルティーディー | フィラメント制御装置 |
| US6524908B2 (en) * | 2001-06-01 | 2003-02-25 | International Business Machines Corporation | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
| US6770847B2 (en) * | 2002-09-30 | 2004-08-03 | Advanced Micro Devices, Inc. | Method and system for Joule heating characterization |
| US6972391B2 (en) * | 2002-11-21 | 2005-12-06 | Hadco Santa Clara, Inc. | Laser trimming of annular passive components |
| US7078259B2 (en) * | 2004-01-08 | 2006-07-18 | International Business Machines Corporation | Method for integrating thermistor |
| US10192822B2 (en) | 2015-02-16 | 2019-01-29 | Globalfoundries Inc. | Modified tungsten silicon |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3261082A (en) * | 1962-03-27 | 1966-07-19 | Ibm | Method of tailoring thin film impedance devices |
| US3308528A (en) * | 1963-11-06 | 1967-03-14 | Ibm | Fabrication of cermet film resistors to close tolerances |
| US3781839A (en) * | 1972-01-07 | 1973-12-25 | Texas Instruments Inc | Fluid flow sensing device |
| JPS6094757A (ja) * | 1983-10-20 | 1985-05-27 | Fujitsu Ltd | 抵抗体 |
| US4760369A (en) * | 1985-08-23 | 1988-07-26 | Texas Instruments Incorporated | Thin film resistor and method |
| JPH0718897B2 (ja) * | 1986-05-28 | 1995-03-06 | セイコ−電子部品株式会社 | 水晶発振器の周波数温度補償回路 |
| US4782202A (en) * | 1986-12-29 | 1988-11-01 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for resistance adjustment of thick film thermal print heads |
| US4879683A (en) * | 1987-09-28 | 1989-11-07 | Texas Instruments Incorporated | A gaas register file having a plurality of latches |
| JPH0244701A (ja) * | 1988-08-05 | 1990-02-14 | Oki Electric Ind Co Ltd | 薄膜抵抗器およびその製造方法 |
| EP0454133A3 (en) * | 1990-04-26 | 1993-01-13 | Matsushita Electric Industrial Co., Ltd. | Thermal print head trimming apparatus and method for trimming resistance of a thermal print head |
| JPH07122328B2 (ja) * | 1990-05-14 | 1995-12-25 | 積水樹脂株式会社 | 木質防振床板 |
| JP2780205B2 (ja) * | 1990-06-26 | 1998-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| US5440174A (en) * | 1992-10-20 | 1995-08-08 | Matsushita Electric Industrial Co., Ltd. | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged |
| JPH07161659A (ja) * | 1993-12-07 | 1995-06-23 | Nec Corp | 半導体装置およびその製造方法 |
| JP3119124B2 (ja) * | 1995-06-29 | 2000-12-18 | 株式会社村田製作所 | 通信回線保護用電子部品 |
| US5794187A (en) * | 1996-07-16 | 1998-08-11 | Audiological Engineering Corporation | Method and apparatus for improving effective signal to noise ratios in hearing aids and other communication systems used in noisy environments without loss of spectral information |
-
1996
- 1996-12-16 JP JP8335333A patent/JPH10173135A/ja active Pending
-
1997
- 1997-12-11 US US08/988,799 patent/US6025632A/en not_active Expired - Lifetime
- 1997-12-12 DE DE69736102T patent/DE69736102T2/de not_active Expired - Lifetime
- 1997-12-12 EP EP97121926A patent/EP0848427B1/en not_active Expired - Lifetime
-
1999
- 1999-02-24 US US09/256,738 patent/US6329262B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243276A (ja) * | 2012-05-22 | 2013-12-05 | Mitsubishi Electric Corp | 半導体装置の製造方法と半導体装置 |
| JP2015154658A (ja) * | 2014-02-18 | 2015-08-24 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0848427A2 (en) | 1998-06-17 |
| EP0848427B1 (en) | 2006-06-14 |
| DE69736102D1 (de) | 2006-07-27 |
| DE69736102T2 (de) | 2006-11-23 |
| US6025632A (en) | 2000-02-15 |
| EP0848427A3 (en) | 1999-01-07 |
| US6329262B1 (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635893A (en) | Resistor structure and integrated circuit | |
| US7208931B2 (en) | Constant current generating circuit using resistor formed of metal thin film | |
| US20070246455A1 (en) | Method for trimming resistors | |
| US5233327A (en) | Active resistor trimming by differential annealing | |
| JPH10173135A (ja) | 半導体集積回路とその製造方法 | |
| US6960744B2 (en) | Electrically tunable on-chip resistor | |
| JP2011009775A (ja) | 半導体装置の製造方法 | |
| US5494845A (en) | Method of fabrication of bilayer thin film resistor | |
| US6259350B1 (en) | Sensor and method for manufacturing a sensor | |
| JPH0590011A (ja) | 感温抵抗体及びその製造方法 | |
| JPH022641A (ja) | 電気回路に使用する半導体装置 | |
| US6993828B2 (en) | Method for manufacturing metal thin film resistor | |
| US6022142A (en) | Monitor of process temperature and formation of alloy | |
| JPS6123503B2 (ja) | ||
| JP2870933B2 (ja) | 半導体装置の製造方法 | |
| JP5025774B2 (ja) | 半導体装置の製造方法 | |
| US5336631A (en) | Method of making and trimming ballast resistors and barrier metal in microwave power transistors | |
| JP4610247B2 (ja) | 半導体装置及びその製造方法 | |
| US6291873B1 (en) | Semiconductor device having a resistive element connected to a transistor and substrate | |
| JPH0227826B2 (ja) | ||
| JPH07122646A (ja) | 半導体集積回路装置 | |
| JPH08219901A (ja) | 測温抵抗体素子の抵抗温度係数の調整方法 | |
| JP4497975B2 (ja) | 半導体装置 | |
| JP2005268749A (ja) | 半導体装置 | |
| JPS62220850A (ja) | 雰囲気検出装置 |