JP2003060084A - 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 - Google Patents
耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造Info
- Publication number
- JP2003060084A JP2003060084A JP2002149960A JP2002149960A JP2003060084A JP 2003060084 A JP2003060084 A JP 2003060084A JP 2002149960 A JP2002149960 A JP 2002149960A JP 2002149960 A JP2002149960 A JP 2002149960A JP 2003060084 A JP2003060084 A JP 2003060084A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- refractory metal
- nitrogen
- layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 140
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000003990 capacitor Substances 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 238000004544 sputter deposition Methods 0.000 claims abstract description 40
- 239000003870 refractory metal Substances 0.000 claims abstract description 32
- 239000007789 gas Substances 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 36
- 238000011065 in-situ storage Methods 0.000 claims description 12
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 229910052720 vanadium Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000005477 sputtering target Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 73
- 229910004200 TaSiN Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910001199 N alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 tantalum-aluminum-nitrogen Chemical compound 0.000 description 2
- 229910018509 Al—N Inorganic materials 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- JTJMJGYZQZDUJJ-UHFFFAOYSA-N phencyclidine Chemical compound C1CCCCN1C1(C=2C=CC=CC=2)CCCCC1 JTJMJGYZQZDUJJ-UHFFFAOYSA-N 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
- C23C14/0073—Reactive sputtering by exposing the substrates to reactive gases intermittently
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体構造内でキャパシタを原位置に形成す
る方法を提供する。 【解決手段】 この方法では、最初に、前処理された半
導体基板がスパッタリング・チャンバ内に位置決めされ
る。次に、Ａｒガスがスパッタリング・チャンバ内に流
し込まれ、耐熱金属ケイ化物のターゲットから、または
耐熱金属及びケイ素の２つのターゲットから、第１の耐
熱金属−ケイ素−窒素の層１４が基板上にスパッタ付着
される。次に、チャンバ内のＮ2ガスの濃度が少なくと
も３５％になるまで、Ｎ2ガスがスパッタリング・チャ
ンバ内に流し込まれ、第１の耐熱金属−ケイ素−窒素の
層上に、第２の耐熱金属−ケイ素−窒素の層１６がスパ
ッタ付着される。次に、Ｎ2ガスのフローが停止され、
第３の耐熱金属−ケイ素−窒素の層１８が第２の耐熱金
属−ケイ素−窒素の層上にスパッタ付着される。次に、
フォトリソグラフィを用いて、耐熱金属−ケイ素−窒素
の多層スタックがキャパシタ２０に形成される。
る方法を提供する。 【解決手段】 この方法では、最初に、前処理された半
導体基板がスパッタリング・チャンバ内に位置決めされ
る。次に、Ａｒガスがスパッタリング・チャンバ内に流
し込まれ、耐熱金属ケイ化物のターゲットから、または
耐熱金属及びケイ素の２つのターゲットから、第１の耐
熱金属−ケイ素−窒素の層１４が基板上にスパッタ付着
される。次に、チャンバ内のＮ2ガスの濃度が少なくと
も３５％になるまで、Ｎ2ガスがスパッタリング・チャ
ンバ内に流し込まれ、第１の耐熱金属−ケイ素−窒素の
層上に、第２の耐熱金属−ケイ素−窒素の層１６がスパ
ッタ付着される。次に、Ｎ2ガスのフローが停止され、
第３の耐熱金属−ケイ素−窒素の層１８が第２の耐熱金
属−ケイ素−窒素の層上にスパッタ付着される。次に、
フォトリソグラフィを用いて、耐熱金属−ケイ素−窒素
の多層スタックがキャパシタ２０に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、耐熱金属−
ケイ素−窒素で形成されるキャパシタ素子を組み込む半
導体素子を形成する方法、及びこうした方法により形成
される半導体素子に関し、特に、プロセス条件を可変す
ることにより、同一のプロセス・チャンバ内で、耐熱金
属−ケイ素−窒素の多層を付着することにより形成され
るキャパシタ素子を組み込む半導体素子を形成する方
法、並びにこうした方法により形成される素子に関す
る。
ケイ素−窒素で形成されるキャパシタ素子を組み込む半
導体素子を形成する方法、及びこうした方法により形成
される半導体素子に関し、特に、プロセス条件を可変す
ることにより、同一のプロセス・チャンバ内で、耐熱金
属−ケイ素−窒素の多層を付着することにより形成され
るキャパシタ素子を組み込む半導体素子を形成する方
法、並びにこうした方法により形成される素子に関す
る。
【０００２】
【従来の技術】半導体形成において、キャパシタがしば
しば半導体構造内において、原位置（in-situ）に形成
される。例えば、原位置に形成されるキャパシタが、ダ
イナミック・ランダム・アクセス・メモリ素子で見い出
される。キャパシタを形成するために要求されるプロセ
スは複雑であり、大概異なるプロセス・チャンバ内で、
異なる化学プロセスにより、異なる材料層が付着され
る。例えば、ポリシリコン材料による付着層が、しばし
ば電極として使用される一方で、酸化ケイ素などの絶縁
材料の付着層が、しばしばキャパシタ誘電体として使用
される。従って、プロセスはキャパシタの形成及びパタ
ーニングのために、複数のプロセス・チャンバ内におい
て、複数の異なる材料からの複数の付着を要求する。
しば半導体構造内において、原位置（in-situ）に形成
される。例えば、原位置に形成されるキャパシタが、ダ
イナミック・ランダム・アクセス・メモリ素子で見い出
される。キャパシタを形成するために要求されるプロセ
スは複雑であり、大概異なるプロセス・チャンバ内で、
異なる化学プロセスにより、異なる材料層が付着され
る。例えば、ポリシリコン材料による付着層が、しばし
ば電極として使用される一方で、酸化ケイ素などの絶縁
材料の付着層が、しばしばキャパシタ誘電体として使用
される。従って、プロセスはキャパシタの形成及びパタ
ーニングのために、複数のプロセス・チャンバ内におい
て、複数の異なる材料からの複数の付着を要求する。
【０００３】最新の半導体素子では、半導体プロセスに
おいて、バイアまたはコンタクトを形成するために、し
ばしば耐熱金属が使用される。しかしながら、耐熱金属
−窒素合金は、半導体素子のプロセスでは、広く使用さ
れてこなかった。例えば、最近では、米国特許第５８９
２２８１号が半導体素子において、タンタル−アルミニ
ウム−窒素合金を拡散障壁及び接着力促進材として使用
することについて述べている。この特許は、半導体素子
において、周囲の層の間の相互拡散を阻止するために、
Ｔａ−Ａｌ−Ｎを使用することについて述べている。こ
うした周囲の層には、例えば２つの導体層間、半導体層
と導体層間、絶縁体層と導体層間、絶縁体層と半導体層
間、または２つの半導体層間などが含まれる。Ｔａ−Ａ
ｌ−Ｎの第２の使用は、隣接層との接着を促進すること
を目的とし、例えば、２つの導体層間、導体層と絶縁体
層間、半導体層と導体層間、または２つの半導体層間な
どが含まれる。しかしながら前記米国特許第５８９２２
８１号は、半導体形成におけるタンタル−アルミニウム
−窒素合金の他の用途を教示しない。
おいて、バイアまたはコンタクトを形成するために、し
ばしば耐熱金属が使用される。しかしながら、耐熱金属
−窒素合金は、半導体素子のプロセスでは、広く使用さ
れてこなかった。例えば、最近では、米国特許第５８９
２２８１号が半導体素子において、タンタル−アルミニ
ウム−窒素合金を拡散障壁及び接着力促進材として使用
することについて述べている。この特許は、半導体素子
において、周囲の層の間の相互拡散を阻止するために、
Ｔａ−Ａｌ−Ｎを使用することについて述べている。こ
うした周囲の層には、例えば２つの導体層間、半導体層
と導体層間、絶縁体層と導体層間、絶縁体層と半導体層
間、または２つの半導体層間などが含まれる。Ｔａ−Ａ
ｌ−Ｎの第２の使用は、隣接層との接着を促進すること
を目的とし、例えば、２つの導体層間、導体層と絶縁体
層間、半導体層と導体層間、または２つの半導体層間な
どが含まれる。しかしながら前記米国特許第５８９２２
８１号は、半導体形成におけるタンタル−アルミニウム
−窒素合金の他の用途を教示しない。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、従来方法の欠点または短所を有さずに、半導体構造
内でキャパシタを原位置に形成する方法を提供すること
である。
は、従来方法の欠点または短所を有さずに、半導体構造
内でキャパシタを原位置に形成する方法を提供すること
である。
【０００５】本発明の別の目的は、単一材料の付着だけ
を要求することで、半導体構造内でキャパシタを原位置
に形成する方法を提供することである。
を要求することで、半導体構造内でキャパシタを原位置
に形成する方法を提供することである。
【０００６】更に本発明の別の目的は、複数の層内にお
いて、耐熱金属−ケイ素−窒素の単一材料の付着だけを
要求することで、半導体構造内でキャパシタを原位置に
形成する方法を提供することである。
いて、耐熱金属−ケイ素−窒素の単一材料の付着だけを
要求することで、半導体構造内でキャパシタを原位置に
形成する方法を提供することである。
【０００７】更に本発明の別の目的は、異なる処理条件
の下で、複数の層内において、ＴａＳｉＮの単一材料の
付着だけを要求することで、半導体構造内にキャパシタ
を形成する方法を提供することである。
の下で、複数の層内において、ＴａＳｉＮの単一材料の
付着だけを要求することで、半導体構造内にキャパシタ
を形成する方法を提供することである。
【０００８】更に本発明の別の目的は、各々が異なる化
学量論を有する耐熱金属−ケイ素−窒素の複数の層を付
着することにより、半導体構造内にキャパシタを形成す
る方法を提供することである。
学量論を有する耐熱金属−ケイ素−窒素の複数の層を付
着することにより、半導体構造内にキャパシタを形成す
る方法を提供することである。
【０００９】更に本発明の別の目的は、各々が異なるシ
ート抵抗値を有する耐熱金属−ケイ素−窒素の複数の層
を付着することにより、半導体構造内でキャパシタを原
位置に形成する方法を提供することである。
ート抵抗値を有する耐熱金属−ケイ素−窒素の複数の層
を付着することにより、半導体構造内でキャパシタを原
位置に形成する方法を提供することである。
【００１０】更に本発明の別の目的は、チャンバ内への
窒素の分圧の流量を可変することにより、同一のチャン
バ内で、耐熱金属−ケイ素−窒素の多層を付着すること
により、半導体構造内にキャパシタを形成する方法を提
供することである。
窒素の分圧の流量を可変することにより、同一のチャン
バ内で、耐熱金属−ケイ素−窒素の多層を付着すること
により、半導体構造内にキャパシタを形成する方法を提
供することである。
【００１１】更に本発明の別の目的は、同一の耐熱金属
−ケイ素−窒素材料から成るが、異なる化学量論を有す
る下部電極、中間誘電体層、及び上部電極を有する、半
導体キャパシタ構造を提供することである。
−ケイ素−窒素材料から成るが、異なる化学量論を有す
る下部電極、中間誘電体層、及び上部電極を有する、半
導体キャパシタ構造を提供することである。
【００１２】
【課題を解決するための手段】本発明によれば、半導体
構造内に、耐熱金属−ケイ素−窒素キャパシタを形成す
る方法、及びこの方法により形成された構造が開示され
る。
構造内に、耐熱金属−ケイ素−窒素キャパシタを形成す
る方法、及びこの方法により形成された構造が開示され
る。
【００１３】好適な実施例では、半導体構造内に耐熱金
属−ケイ素−窒素キャパシタを形成する方法が、スパッ
タリング・チャンバ内に、前処理された半導体基板を位
置決めするステップと、スパッタリング・チャンバ内に
Ａｒガスを流し込むステップと、耐熱金属ケイ化物のタ
ーゲットから、または耐熱金属及びケイ素のターゲット
から、第１の耐熱金属−ケイ素−窒素の層を基板上にス
パッタ付着するステップと、Ｎ2の流量または分圧を調
整することにより、チャンバ内のＮ2ガスの濃度が少な
くとも３５％になるように、Ｎ2ガスをスパッタリング
・チャンバ内に流し込むステップと、第１の耐熱金属−
ケイ素−窒素の層上に第２の耐熱金属−ケイ素−窒素の
層をスパッタ付着するステップと、スパッタリング・チ
ャンバ内へのＮ2ガスのフローを停止するステップと、
第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金
属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、第１、第２及び第３の耐
熱金属−ケイ素−窒素の層をキャパシタに形成するステ
ップとを含む。
属−ケイ素−窒素キャパシタを形成する方法が、スパッ
タリング・チャンバ内に、前処理された半導体基板を位
置決めするステップと、スパッタリング・チャンバ内に
Ａｒガスを流し込むステップと、耐熱金属ケイ化物のタ
ーゲットから、または耐熱金属及びケイ素のターゲット
から、第１の耐熱金属−ケイ素−窒素の層を基板上にス
パッタ付着するステップと、Ｎ2の流量または分圧を調
整することにより、チャンバ内のＮ2ガスの濃度が少な
くとも３５％になるように、Ｎ2ガスをスパッタリング
・チャンバ内に流し込むステップと、第１の耐熱金属−
ケイ素−窒素の層上に第２の耐熱金属−ケイ素−窒素の
層をスパッタ付着するステップと、スパッタリング・チ
ャンバ内へのＮ2ガスのフローを停止するステップと、
第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金
属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、第１、第２及び第３の耐
熱金属−ケイ素−窒素の層をキャパシタに形成するステ
ップとを含む。
【００１４】半導体構造内に耐熱金属−ケイ素−窒素キ
ャパシタを形成する方法は、更に、少なくとも８０℃の
温度でキャパシタを原位置アニールするステップ、また
はＡｒガスを約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流
量で、スパッタリング・チャンバ内に流し込むステッ
プ、またはＮ2ガスを約１ｓｃｃｍ乃至約１００ｓｃｃ
ｍの流量で、スパッタリング・チャンバ内に流し込むス
テップを含む。この方法は更に、第１及び第３の耐熱金
属−ケイ素−窒素の層を、約１００ 乃至約５０００
の厚さにスパッタ付着するステップ、または第２の耐熱
金属−ケイ素−窒素の層を、約１００ 乃至約５０００
の厚さにスパッタ付着するステップを含む。この方法
は更に、各々が５０Ω／ｃｍ2以下のシート抵抗を有す
る、第１及び第３の耐熱金属−ケイ素−窒素の層をスパ
ッタ付着するステップ、または７．５以上の誘電率を有
する第２の耐熱金属−ケイ素−窒素の層をスパッタ付着
するステップを含む。この方法は更に、Ｔａ、Ｎｂ、
Ｖ、Ｗ及びＴｉを含むグループから選択される耐熱金属
から成る、第１、第２及び第３の耐熱金属−ケイ素−窒
素の層をスパッタ付着するステップを含む。
ャパシタを形成する方法は、更に、少なくとも８０℃の
温度でキャパシタを原位置アニールするステップ、また
はＡｒガスを約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流
量で、スパッタリング・チャンバ内に流し込むステッ
プ、またはＮ2ガスを約１ｓｃｃｍ乃至約１００ｓｃｃ
ｍの流量で、スパッタリング・チャンバ内に流し込むス
テップを含む。この方法は更に、第１及び第３の耐熱金
属−ケイ素−窒素の層を、約１００ 乃至約５０００
の厚さにスパッタ付着するステップ、または第２の耐熱
金属−ケイ素−窒素の層を、約１００ 乃至約５０００
の厚さにスパッタ付着するステップを含む。この方法
は更に、各々が５０Ω／ｃｍ2以下のシート抵抗を有す
る、第１及び第３の耐熱金属−ケイ素−窒素の層をスパ
ッタ付着するステップ、または７．５以上の誘電率を有
する第２の耐熱金属−ケイ素−窒素の層をスパッタ付着
するステップを含む。この方法は更に、Ｔａ、Ｎｂ、
Ｖ、Ｗ及びＴｉを含むグループから選択される耐熱金属
から成る、第１、第２及び第３の耐熱金属−ケイ素−窒
素の層をスパッタ付着するステップを含む。
【００１５】本発明は更に、５０Ω／ｃｍ2以下のシー
ト抵抗を有する第１の耐熱金属−ケイ素−窒素材料から
成る下部電極と、７．５以上の誘電率を有する第２の耐
熱金属−ケイ素−窒素から成る中間誘電体層と、第１の
耐熱金属−ケイ素−窒素材料から成る上部電極とを含む
半導体キャパシタ構造に関する。
ト抵抗を有する第１の耐熱金属−ケイ素−窒素材料から
成る下部電極と、７．５以上の誘電率を有する第２の耐
熱金属−ケイ素−窒素から成る中間誘電体層と、第１の
耐熱金属−ケイ素−窒素材料から成る上部電極とを含む
半導体キャパシタ構造に関する。
【００１６】キャパシタの半導体構造において、下部電
極及び上部電極の各々が、約１００乃至約５０００ の
厚さに形成され、中間誘電体層が約１００ 乃至約５０
００ の厚さに形成される。第１、第２及び第３の耐熱
金属−ケイ素−窒素材料内の耐熱金属が、Ｔａ、Ｎｂ、
Ｖ、Ｗ及びＴｉを含むグループから選択される。第１の
耐熱金属−ケイ素−窒素材料は、５０Ω／ｃｍ2以下の
シート抵抗を有し、第２の耐熱金属−ケイ素−窒素材料
は、７．５以上の誘電率を有する。
極及び上部電極の各々が、約１００乃至約５０００ の
厚さに形成され、中間誘電体層が約１００ 乃至約５０
００ の厚さに形成される。第１、第２及び第３の耐熱
金属−ケイ素−窒素材料内の耐熱金属が、Ｔａ、Ｎｂ、
Ｖ、Ｗ及びＴｉを含むグループから選択される。第１の
耐熱金属−ケイ素−窒素材料は、５０Ω／ｃｍ2以下の
シート抵抗を有し、第２の耐熱金属−ケイ素−窒素材料
は、７．５以上の誘電率を有する。
【００１７】
【発明の実施の形態】本発明は、半導体基板上に、各々
が異なる化学量論を有する複数の耐熱金属−ケイ素−窒
素の層を原位置に形成し、続いてフォトリソグラフィを
用いて、複数の層をキャパシタに形成することにより、
半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形
成する方法を開示する。
が異なる化学量論を有する複数の耐熱金属−ケイ素−窒
素の層を原位置に形成し、続いてフォトリソグラフィを
用いて、複数の層をキャパシタに形成することにより、
半導体構造内に耐熱金属−ケイ素−窒素キャパシタを形
成する方法を開示する。
【００１８】本方法では、前処理された基板が最初にス
パッタリング・チャンバ内で位置決めされ、次にＡｒガ
スがスパッタリング・チャンバ内に流し込まれ、単一の
耐熱金属ケイ化物ターゲットから、または耐熱金属及び
ケイ素の２つのターゲットから、第１の耐熱金属−ケイ
素−窒素の層を基板上にスパッタ付着する。次に、Ｎ 2
の流量または分圧を調整することにより、チャンバ内の
Ｎ2ガスの濃度が、容量で少なくとも３５％に達するま
で、Ｎ2ガスがスパッタリング・チャンバ内に流し込ま
れる。次に、第２の耐熱金属−ケイ素−窒素の層が、第
１の耐熱金属−ケイ素−窒素の層上にスパッタ付着され
る。次に、Ｎ2ガス・フローが停止され、第３の耐熱金
属−ケイ素−窒素の層が、第２の耐熱金属−ケイ素−窒
素の層上に付着される。３つの全ての耐熱金属−ケイ素
−窒素の層が付着されると、これらの層がフォトリソグ
ラフィを用いて、キャパシタに形成される。
パッタリング・チャンバ内で位置決めされ、次にＡｒガ
スがスパッタリング・チャンバ内に流し込まれ、単一の
耐熱金属ケイ化物ターゲットから、または耐熱金属及び
ケイ素の２つのターゲットから、第１の耐熱金属−ケイ
素−窒素の層を基板上にスパッタ付着する。次に、Ｎ 2
の流量または分圧を調整することにより、チャンバ内の
Ｎ2ガスの濃度が、容量で少なくとも３５％に達するま
で、Ｎ2ガスがスパッタリング・チャンバ内に流し込ま
れる。次に、第２の耐熱金属−ケイ素−窒素の層が、第
１の耐熱金属−ケイ素−窒素の層上にスパッタ付着され
る。次に、Ｎ2ガス・フローが停止され、第３の耐熱金
属−ケイ素−窒素の層が、第２の耐熱金属−ケイ素−窒
素の層上に付着される。３つの全ての耐熱金属−ケイ素
−窒素の層が付着されると、これらの層がフォトリソグ
ラフィを用いて、キャパシタに形成される。
【００１９】本発明の新規の方法に続き、任意のアニー
リング・ステップが行われ、キャパシタ構造が少なくと
も８０℃の温度で、好適には少なくとも１００℃の温度
で、原位置アニールされる。好適な実施例では、Ａｒガ
スが約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、ス
パッタリング・チャンバ内に流れ込む。Ｎ2ガスは、高
シート抵抗の耐熱金属−ケイ素−窒素の中間層の形成の
間に、約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量でスパ
ッタリング・チャンバ内に流れ込む。
リング・ステップが行われ、キャパシタ構造が少なくと
も８０℃の温度で、好適には少なくとも１００℃の温度
で、原位置アニールされる。好適な実施例では、Ａｒガ
スが約１０ｓｃｃｍ乃至約２００ｓｃｃｍの流量で、ス
パッタリング・チャンバ内に流れ込む。Ｎ2ガスは、高
シート抵抗の耐熱金属−ケイ素−窒素の中間層の形成の
間に、約１ｓｃｃｍ乃至約１００ｓｃｃｍの流量でスパ
ッタリング・チャンバ内に流れ込む。
【００２０】本発明は更に、下部電極、中間誘電体層、
及び上部電極により構成されるキャパシタの半導体構造
を開示する。下部電極及び上部電極の両方が、５０Ω／
ｃｍ 2以下のシート抵抗を有する第１の耐熱金属−ケイ
素−窒素材料から形成され、中間誘電体層が、７．５以
上の誘電率を有する第２の耐熱金属−ケイ素−窒素材料
から形成される。下部電極、上部電極及び中間誘電体層
の各々は、約１００乃至約５０００ の厚さに形成され
る。第１、第２及び第３の耐熱金属−ケイ素−窒素材料
内の耐熱金属は、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグ
ループから選択される。
及び上部電極により構成されるキャパシタの半導体構造
を開示する。下部電極及び上部電極の両方が、５０Ω／
ｃｍ 2以下のシート抵抗を有する第１の耐熱金属−ケイ
素−窒素材料から形成され、中間誘電体層が、７．５以
上の誘電率を有する第２の耐熱金属−ケイ素−窒素材料
から形成される。下部電極、上部電極及び中間誘電体層
の各々は、約１００乃至約５０００ の厚さに形成され
る。第１、第２及び第３の耐熱金属−ケイ素−窒素材料
内の耐熱金属は、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグ
ループから選択される。
【００２１】最初に図１を参照すると、本発明のＣＭＯ
Ｓ構造１０の拡大断面図が示され、これはキャパシタ・
スタック２０及び頂部に形成された絶縁材料層１２を含
む。下部電極層１４、誘電体層１６、及び上部電極層１
８として、耐熱金属−ケイ素−窒素材料が付着され、こ
れらは異なる化学量論を有し、拡散障壁２２上にパター
ニングされる。絶縁材料層１２がウエハ全体上に付着さ
れ、コンタクト開口２４、２６、２８がエッチングさ
れ、後に導電材料により充填されて、それぞれ拡散障壁
２２、ヒューズ３０、及び抵抗器３２との電気コンタク
トを形成する。図１に示される特定の構造１０では、拡
散障壁２２が下部電極１４とポリシリコン・コンタクト
・バイア３４との間の反応を阻止する。ヒューズ３０
は、ライン・ヒューズ材料バイア構造（line-fuse mate
rial-via structure）に大電流を流し、過度な過熱及び
ヒューズ材料の溶融を生じることにより、電気導体が失
われ、溶断される。
Ｓ構造１０の拡大断面図が示され、これはキャパシタ・
スタック２０及び頂部に形成された絶縁材料層１２を含
む。下部電極層１４、誘電体層１６、及び上部電極層１
８として、耐熱金属−ケイ素−窒素材料が付着され、こ
れらは異なる化学量論を有し、拡散障壁２２上にパター
ニングされる。絶縁材料層１２がウエハ全体上に付着さ
れ、コンタクト開口２４、２６、２８がエッチングさ
れ、後に導電材料により充填されて、それぞれ拡散障壁
２２、ヒューズ３０、及び抵抗器３２との電気コンタク
トを形成する。図１に示される特定の構造１０では、拡
散障壁２２が下部電極１４とポリシリコン・コンタクト
・バイア３４との間の反応を阻止する。ヒューズ３０
は、ライン・ヒューズ材料バイア構造（line-fuse mate
rial-via structure）に大電流を流し、過度な過熱及び
ヒューズ材料の溶融を生じることにより、電気導体が失
われ、溶断される。
【００２２】ＴａＳｉＮなどの耐熱金属−ケイ素−窒素
材料は、ＴａＳｉＮ膜の化学量論に応じて、広い範囲の
電気抵抗を有する。例えば、通常のＤＣスパッタリング
条件の下では、窒素の流量または分圧を調整することに
より、窒素対アルゴンの比を可変することにより、すな
わち、４vol.％から５０vol.％まで可変することによ
り、０．２Ω／ｃｍ2乃至約１０6Ω／ｃｍ2の範囲の膜
が得られる。より高い窒素比率では、膜が絶縁性とな
る。窒素フローに対する電気抵抗の増加率は単調増加で
あるが、増加はより高い窒素フロー率において、より急
峻となる。
材料は、ＴａＳｉＮ膜の化学量論に応じて、広い範囲の
電気抵抗を有する。例えば、通常のＤＣスパッタリング
条件の下では、窒素の流量または分圧を調整することに
より、窒素対アルゴンの比を可変することにより、すな
わち、４vol.％から５０vol.％まで可変することによ
り、０．２Ω／ｃｍ2乃至約１０6Ω／ｃｍ2の範囲の膜
が得られる。より高い窒素比率では、膜が絶縁性とな
る。窒素フローに対する電気抵抗の増加率は単調増加で
あるが、増加はより高い窒素フロー率において、より急
峻となる。
【００２３】表１は、アルゴン・スパッタリング・プラ
ズマ内の、ＴａＳｉＮ膜のシート抵抗と窒素の割合との
関係を示すデータである。表１に示される材料は、Ａｒ
スパッタリング・プラズマ内へのＮ2の流量を調整する
ことにより、成膜装置＃１内で付着されたものである。
４９ポイント抵抗測定の結果、スパッタリング・プラズ
マ内の窒素の量の増加に伴い、シート抵抗が増加する
と、膜の不均一性が増加することが判明した。例えば、
窒素含有量が４０から４４に増加すると、均一性の大き
な劣化が生じ、これは大幅なシート抵抗の増加を伴う。
ズマ内の、ＴａＳｉＮ膜のシート抵抗と窒素の割合との
関係を示すデータである。表１に示される材料は、Ａｒ
スパッタリング・プラズマ内へのＮ2の流量を調整する
ことにより、成膜装置＃１内で付着されたものである。
４９ポイント抵抗測定の結果、スパッタリング・プラズ
マ内の窒素の量の増加に伴い、シート抵抗が増加する
と、膜の不均一性が増加することが判明した。例えば、
窒素含有量が４０から４４に増加すると、均一性の大き
な劣化が生じ、これは大幅なシート抵抗の増加を伴う。
【表１】
ＡｒスパッタリングＲｓ 均一性
プラズマ内のＮ2（vol.％） （Ω／ｃｍ2）（４９ポイント、％）
4 25.78 4.4
7 28.6 4.7
10 35.6 4.9
13 43.3 4.9
16 52.91 4.7
20 71.52 4.5
24 100.73 4.3
28 151.47 4.4
32 255.5 5.8
36 528.3 9.2
40 1727 17.2
44 14663 29.8
48 657770 44.3
【００２４】表２及び表３は、２つのＴａＳｉＮ組成の
電気特性を示し、これらは絶縁体であり、キャパシタ・
アプリケーションの誘電体として使用される。表２及び
表３に示される材料は、アルゴン・スパッタリング・プ
ラズマ内のＮ2の分圧を調整することにより、成膜装置
＃２で付着されたものである。キャパシタンス、散逸
率、及び誘電率が、印加周波数の関数として示される。
両方の膜において、散逸率は周波数の増加に伴い増加す
るのに対して、誘電率は高い周波数において、僅かに低
いことがわかる。これは主に、損失（すなわち散逸率）
が高いことによる。測定誤差は±１０％以内である。
電気特性を示し、これらは絶縁体であり、キャパシタ・
アプリケーションの誘電体として使用される。表２及び
表３に示される材料は、アルゴン・スパッタリング・プ
ラズマ内のＮ2の分圧を調整することにより、成膜装置
＃２で付着されたものである。キャパシタンス、散逸
率、及び誘電率が、印加周波数の関数として示される。
両方の膜において、散逸率は周波数の増加に伴い増加す
るのに対して、誘電率は高い周波数において、僅かに低
いことがわかる。これは主に、損失（すなわち散逸率）
が高いことによる。測定誤差は±１０％以内である。
【表２】７５.５ｎｍ Ｔａ:Ｓｉ:Ｎ 7.7:30.7:61.6
(Ａｒ内のＮ2分圧５０％) 周波数（hz） キャパシタンス（pF） 散逸率 誘電率 10k 249pF 0.020 9.5 40k 242pF 0.021 9.2 100k 238pF 0.029 9.1
(Ａｒ内のＮ2分圧５０％) 周波数（hz） キャパシタンス（pF） 散逸率 誘電率 10k 249pF 0.020 9.5 40k 242pF 0.021 9.2 100k 238pF 0.029 9.1
【００２５】
【表３】５８.７ｎｍ Ｔａ:Ｓｉ:Ｎ 9.8:30.2:59.9
(Ａｒ内のＮ2分圧３０％) 周波数（hz） キャパシタンス（pF） 散逸率 誘電率 10k 282pF 0.010 8.4 40k 274pF 0.034 8.1 100k 267pF 0.050 7.9
(Ａｒ内のＮ2分圧３０％) 周波数（hz） キャパシタンス（pF） 散逸率 誘電率 10k 282pF 0.010 8.4 40k 274pF 0.034 8.1 100k 267pF 0.050 7.9
【００２６】図２及び図３に示されるように、表２に示
される第１のサンプルは、Ｔａ:Ｓｉ:Ｎの組成が７．
７：３０．７：６１．６で、Ａｒプラズマ内の窒素の分
圧が５０vol.％で準備された。一方、表３に示される第
２のサンプルは、９．８：３０．２：５９．９の組成を
有し、Ａｒプラズマ内の窒素の分圧が３０vol.％で準備
された。これらの材料の誘電率は、Ｃ−Ｖ測定法を用い
ることにより、周波数の関数として示される。誘電率は
周波数の増加に伴い、散逸率の増加により僅かに減少す
る。本発明のＴａＳｉＮの誘電率は、約８．０乃至約
９．５の間である。
される第１のサンプルは、Ｔａ:Ｓｉ:Ｎの組成が７．
７：３０．７：６１．６で、Ａｒプラズマ内の窒素の分
圧が５０vol.％で準備された。一方、表３に示される第
２のサンプルは、９．８：３０．２：５９．９の組成を
有し、Ａｒプラズマ内の窒素の分圧が３０vol.％で準備
された。これらの材料の誘電率は、Ｃ−Ｖ測定法を用い
ることにより、周波数の関数として示される。誘電率は
周波数の増加に伴い、散逸率の増加により僅かに減少す
る。本発明のＴａＳｉＮの誘電率は、約８．０乃至約
９．５の間である。
【００２７】図２を参照すると、ＴａＳｉＮ膜のシート
抵抗を、スパッタリング・プラズマ内の窒素の関数とし
てプロットしたグラフが示される。図３は、抵抗の均一
性を、スパッタリング・プラズマ内の窒素の関数として
プロットしたグラフが示される。均一性は、Ａｒスパッ
タリング・プラズマ内のＮ2の割合が高くなると劣化す
る。
抵抗を、スパッタリング・プラズマ内の窒素の関数とし
てプロットしたグラフが示される。図３は、抵抗の均一
性を、スパッタリング・プラズマ内の窒素の関数として
プロットしたグラフが示される。均一性は、Ａｒスパッ
タリング・プラズマ内のＮ2の割合が高くなると劣化す
る。
【００２８】本発明の新規の方法は、ＴａＳｉＮの多層
構造を使用し、各々の層が、最終材料抵抗を達成する異
なる組成を有する。新規の方法を使用することにより、
形成プロセスのためのプロセス・ウィンドウが大幅に増
加される。例えば、より良好な均一性の管理の下で、絶
縁を達成するために、１５ｋΩ／ｃｍ2の抵抗値を得る
ことが可能である。
構造を使用し、各々の層が、最終材料抵抗を達成する異
なる組成を有する。新規の方法を使用することにより、
形成プロセスのためのプロセス・ウィンドウが大幅に増
加される。例えば、より良好な均一性の管理の下で、絶
縁を達成するために、１５ｋΩ／ｃｍ2の抵抗値を得る
ことが可能である。
【００２９】本発明の新規の方法による別の利点は、キ
ャパシタを形成するために、多層膜を原位置に付着可能
なことである。例えば、最初に低シート抵抗膜を底部電
極として所定の厚さに付着し、次に同一のターゲットか
ら、但しより高い窒素流量により付着して、誘電体膜を
形成し、最後に、第３の低シート抵抗膜を頂部電極とし
て付着する。本発明の新規の方法は、任意的に、挟まれ
た膜がキャパシタのためのパターニングに備えるよう
に、原位置アニーリング・ステップを含む。このことは
製造コストの削減を可能にし、従って、本発明の方法
は、例えば素子との集積化などの、半導体の初期段階の
アプリケーションとして好適なだけでなく、パッケージ
ング段階で、高密度キャパシタを実現する上でも好適で
ある。
ャパシタを形成するために、多層膜を原位置に付着可能
なことである。例えば、最初に低シート抵抗膜を底部電
極として所定の厚さに付着し、次に同一のターゲットか
ら、但しより高い窒素流量により付着して、誘電体膜を
形成し、最後に、第３の低シート抵抗膜を頂部電極とし
て付着する。本発明の新規の方法は、任意的に、挟まれ
た膜がキャパシタのためのパターニングに備えるよう
に、原位置アニーリング・ステップを含む。このことは
製造コストの削減を可能にし、従って、本発明の方法
は、例えば素子との集積化などの、半導体の初期段階の
アプリケーションとして好適なだけでなく、パッケージ
ング段階で、高密度キャパシタを実現する上でも好適で
ある。
【００３０】本発明の新規のキャパシタは、ＴａＳｉＮ
などの、耐熱金属−ケイ素−窒素材料により形成され
る。耐熱金属は、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含む元
素のグループから選択される。ＴａＳｉＮの典型的な耐
熱金属−ケイ素−窒素組成では、約５at.％乃至約５５a
t.％のＴａ、約１０at.％乃至約４５at.％のＳｉ、及び
約３０at.％乃至約８０at.％のＮを含む（尚、"at.％"
は原子百分率（atom percent）を意味する）。また、キ
ャパシタが形成される半導体構造は、キャパシタとの電
気接続を形成するために使用される導電要素を含む。導
電要素はドープ・ポリシリコン、金属ケイ化物、ポリサ
イド、耐熱金属、アルミニウム、銅、及びこれらの合金
から形成される。
などの、耐熱金属−ケイ素−窒素材料により形成され
る。耐熱金属は、Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含む元
素のグループから選択される。ＴａＳｉＮの典型的な耐
熱金属−ケイ素−窒素組成では、約５at.％乃至約５５a
t.％のＴａ、約１０at.％乃至約４５at.％のＳｉ、及び
約３０at.％乃至約８０at.％のＮを含む（尚、"at.％"
は原子百分率（atom percent）を意味する）。また、キ
ャパシタが形成される半導体構造は、キャパシタとの電
気接続を形成するために使用される導電要素を含む。導
電要素はドープ・ポリシリコン、金属ケイ化物、ポリサ
イド、耐熱金属、アルミニウム、銅、及びこれらの合金
から形成される。
【００３１】ＴａＳｉＮなどの耐熱金属−ケイ素−窒素
膜は、耐熱金属とケイ素と窒素との比率に応じて、絶縁
性または抵抗性のいずれかである利点を有する。膜は最
大８００℃までの温度において、アニーリングに対して
熱的に安定である。
膜は、耐熱金属とケイ素と窒素との比率に応じて、絶縁
性または抵抗性のいずれかである利点を有する。膜は最
大８００℃までの温度において、アニーリングに対して
熱的に安定である。
【００３２】本発明の新規の方法は、更に、スパッタリ
ング付着プロセスの間に、窒素対アルゴンの混合比を変
調することにより、変調型ＲＣスタック構造を形成する
ために使用される。
ング付着プロセスの間に、窒素対アルゴンの混合比を変
調することにより、変調型ＲＣスタック構造を形成する
ために使用される。
【００３３】以上、耐熱金属−ケイ素−窒素キャパシタ
及び構造を形成する本発明の新規の方法について、図１
乃至図３の添付の図面を参照して述べてきた。
及び構造を形成する本発明の新規の方法について、図１
乃至図３の添付の図面を参照して述べてきた。
【００３４】本発明は例証として述べたもので、当業者
であれば、ここで使用された用語が制限的な意味合いで
はなしに、単に説明上の単語の意味合いで使用されたこ
とが理解できよう。
であれば、ここで使用された用語が制限的な意味合いで
はなしに、単に説明上の単語の意味合いで使用されたこ
とが理解できよう。
【００３５】更に、本発明は好適な実施例に関して述べ
られてきたが、当業者であれば、これらの教示を本発明
の他の変形にも容易に適用できよう。
られてきたが、当業者であれば、これらの教示を本発明
の他の変形にも容易に適用できよう。
【００３６】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３７】（１）半導体構造内に耐熱金属−ケイ素−
窒素キャパシタを形成する方法であって、スパッタリン
グ・チャンバ内に、前処理された半導体基板を位置決め
するステップと、スパッタリング・チャンバ内にＡｒガ
スを流し込むステップと、前記基板上に第１の耐熱金属
−ケイ素−窒素の層をスパッタ付着するステップと、Ｎ
2の流量または分圧を調整することにより、前記チャン
バ内のＮ2ガスの濃度が少なくとも３５％になるよう
に、Ｎ2ガスを前記スパッタリング・チャンバ内に流し
込むステップと、前記第１の耐熱金属−ケイ素−窒素の
層上に、第２の耐熱金属−ケイ素−窒素の層をスパッタ
付着するステップと、前記スパッタリング・チャンバ内
への前記Ｎ2ガスのフローを停止するステップと、前記
第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金
属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、前記第１、第２及び第３
の耐熱金属−ケイ素−窒素の層をキャパシタに形成する
ステップとを含む方法。 （２）少なくとも８０℃の温度で前記キャパシタを原位
置アニールするステップを含む、前記（１）記載の方
法。 （３）前記Ａｒガスを約１０ｓｃｃｍ乃至約２００ｓｃ
ｃｍの流量で、前記スパッタリング・チャンバ内に流し
込むステップを含む、前記（１）記載の方法。 （４）前記Ｎ2ガスを約１ｓｃｃｍ乃至約１００ｓｃｃ
ｍの流量で、前記スパッタリング・チャンバ内に流し込
むステップを含む、前記（１）記載の方法。 （５）前記第１及び第３の耐熱金属−ケイ素−窒素の層
を、約１００ 乃至約５０００ の厚さにスパッタ付着
するステップを含む、前記（１）記載の方法。 （６）前記第２の耐熱金属−ケイ素−窒素の層を、約１
００ 乃至約５０００の厚さにスパッタ付着するステッ
プを含む、前記（１）記載の方法。 （７）各々が５０Ω／ｃｍ2以下のシート抵抗を有す
る、前記第１及び第３の耐熱金属−ケイ素−窒素の層を
スパッタ付着するステップを含む、前記（１）記載の方
法。 （８）７．５以上の誘電率を有する前記第２の耐熱金属
−ケイ素−窒素の層をスパッタ付着するステップを含
む、前記（１）記載の方法。 （９）Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから
選択される耐熱金属から成る、前記第１、第２及び第３
の耐熱金属−ケイ素−窒素の層をスパッタ付着するステ
ップを含む、前記（１）記載の方法。 （１０）前記第１、第２及び第３の耐熱金属−ケイ素−
窒素の層を、耐熱金属ケイ化物のターゲットからスパッ
タ付着するステップを含む、前記（１）記載の方法。 （１１）前記第１、第２及び第３の耐熱金属−ケイ素−
窒素の層を、耐熱金属及びケイ素の２つのスパッタリン
グ・ターゲットからスパッタ付着するステップを含む、
前記（１）記載の方法。 （１２）５０Ω／ｃｍ2以下のシート抵抗を有する第１
の耐熱金属−ケイ素−窒素材料から成る下部電極と、
７．５以上の誘電率を有する第２の耐熱金属−ケイ素−
窒素から成る中間誘電体層と、前記第１の耐熱金属−ケ
イ素−窒素材料から成る上部電極とを含む半導体キャパ
シタ構造。 （１３）前記下部電極及び前記上部電極の各々が、約１
００ 乃至約５０００の厚さに形成される、前記（１
２）記載の半導体キャパシタ構造。 （１４）前記中間誘電体層が約１００ 乃至約５０００
の厚さに形成される、前記（１２）記載の半導体キャ
パシタ構造。 （１５）前記第１、第２及び第３の耐熱金属−ケイ素−
窒素材料内の前記耐熱金属が、Ｔａ、Ｎｂ、Ｖ、Ｗ及び
Ｔｉを含むグループから選択される、前記（１２）記載
の半導体キャパシタ構造。 （１６）前記第１の耐熱金属−ケイ素−窒素材料が５０
Ω／ｃｍ2以下のシート抵抗を有する、前記（１２）記
載の半導体キャパシタ構造。 （１７）前記第２の耐熱金属−ケイ素−窒素材料が７．
５以上の誘電率を有する、前記（１２）記載の半導体キ
ャパシタ構造。
窒素キャパシタを形成する方法であって、スパッタリン
グ・チャンバ内に、前処理された半導体基板を位置決め
するステップと、スパッタリング・チャンバ内にＡｒガ
スを流し込むステップと、前記基板上に第１の耐熱金属
−ケイ素−窒素の層をスパッタ付着するステップと、Ｎ
2の流量または分圧を調整することにより、前記チャン
バ内のＮ2ガスの濃度が少なくとも３５％になるよう
に、Ｎ2ガスを前記スパッタリング・チャンバ内に流し
込むステップと、前記第１の耐熱金属−ケイ素−窒素の
層上に、第２の耐熱金属−ケイ素−窒素の層をスパッタ
付着するステップと、前記スパッタリング・チャンバ内
への前記Ｎ2ガスのフローを停止するステップと、前記
第２の耐熱金属−ケイ素−窒素の層上に、第３の耐熱金
属−ケイ素−窒素の層をスパッタ付着するステップと、
フォトリソグラフィを用いて、前記第１、第２及び第３
の耐熱金属−ケイ素−窒素の層をキャパシタに形成する
ステップとを含む方法。 （２）少なくとも８０℃の温度で前記キャパシタを原位
置アニールするステップを含む、前記（１）記載の方
法。 （３）前記Ａｒガスを約１０ｓｃｃｍ乃至約２００ｓｃ
ｃｍの流量で、前記スパッタリング・チャンバ内に流し
込むステップを含む、前記（１）記載の方法。 （４）前記Ｎ2ガスを約１ｓｃｃｍ乃至約１００ｓｃｃ
ｍの流量で、前記スパッタリング・チャンバ内に流し込
むステップを含む、前記（１）記載の方法。 （５）前記第１及び第３の耐熱金属−ケイ素−窒素の層
を、約１００ 乃至約５０００ の厚さにスパッタ付着
するステップを含む、前記（１）記載の方法。 （６）前記第２の耐熱金属−ケイ素−窒素の層を、約１
００ 乃至約５０００の厚さにスパッタ付着するステッ
プを含む、前記（１）記載の方法。 （７）各々が５０Ω／ｃｍ2以下のシート抵抗を有す
る、前記第１及び第３の耐熱金属−ケイ素−窒素の層を
スパッタ付着するステップを含む、前記（１）記載の方
法。 （８）７．５以上の誘電率を有する前記第２の耐熱金属
−ケイ素−窒素の層をスパッタ付着するステップを含
む、前記（１）記載の方法。 （９）Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグループから
選択される耐熱金属から成る、前記第１、第２及び第３
の耐熱金属−ケイ素−窒素の層をスパッタ付着するステ
ップを含む、前記（１）記載の方法。 （１０）前記第１、第２及び第３の耐熱金属−ケイ素−
窒素の層を、耐熱金属ケイ化物のターゲットからスパッ
タ付着するステップを含む、前記（１）記載の方法。 （１１）前記第１、第２及び第３の耐熱金属−ケイ素−
窒素の層を、耐熱金属及びケイ素の２つのスパッタリン
グ・ターゲットからスパッタ付着するステップを含む、
前記（１）記載の方法。 （１２）５０Ω／ｃｍ2以下のシート抵抗を有する第１
の耐熱金属−ケイ素−窒素材料から成る下部電極と、
７．５以上の誘電率を有する第２の耐熱金属−ケイ素−
窒素から成る中間誘電体層と、前記第１の耐熱金属−ケ
イ素−窒素材料から成る上部電極とを含む半導体キャパ
シタ構造。 （１３）前記下部電極及び前記上部電極の各々が、約１
００ 乃至約５０００の厚さに形成される、前記（１
２）記載の半導体キャパシタ構造。 （１４）前記中間誘電体層が約１００ 乃至約５０００
の厚さに形成される、前記（１２）記載の半導体キャ
パシタ構造。 （１５）前記第１、第２及び第３の耐熱金属−ケイ素−
窒素材料内の前記耐熱金属が、Ｔａ、Ｎｂ、Ｖ、Ｗ及び
Ｔｉを含むグループから選択される、前記（１２）記載
の半導体キャパシタ構造。 （１６）前記第１の耐熱金属−ケイ素−窒素材料が５０
Ω／ｃｍ2以下のシート抵抗を有する、前記（１２）記
載の半導体キャパシタ構造。 （１７）前記第２の耐熱金属−ケイ素−窒素材料が７．
５以上の誘電率を有する、前記（１２）記載の半導体キ
ャパシタ構造。
【図１】耐熱金属−ケイ素−窒素材料の３つの層から成
る本発明のキャパシタを含む、半導体構造の拡大断面図
である。
る本発明のキャパシタを含む、半導体構造の拡大断面図
である。
【図２】本発明の耐熱金属−ケイ素−窒素材料のシート
抵抗の、窒素含有量に対する依存性を、窒素ガスを調整
することにより示した、成膜装置＃１で得られたデータ
を示すグラフである。
抵抗の、窒素含有量に対する依存性を、窒素ガスを調整
することにより示した、成膜装置＃１で得られたデータ
を示すグラフである。
【図３】本発明の耐熱金属−ケイ素−窒素材料の膜均一
性の、窒素含有量に対する依存性を、窒素流量を調整す
ることにより示した、成膜装置＃１で得られたデータを
示すグラフである。
性の、窒素含有量に対する依存性を、窒素流量を調整す
ることにより示した、成膜装置＃１で得られたデータを
示すグラフである。
１０ ＣＭＯＳ
１２ 絶縁材料層
１４ 下部電極
１６ 誘電体層
１８ 上部電極
２０ キャパシタ・スタック
２２ 拡散障壁
２４、２６、２８ コンタクト開口
３０ ヒューズ
３２ 抵抗器
３４ ポリシリコン・コンタクト・バイア
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 シリル・カブラル・ジュニア
アメリカ合衆国10562、ニューヨーク州オ
シニング、シャーマン・プレイス ４
(72)発明者 ローレンス・クレベンジャー
アメリカ合衆国12540、ニューヨーク州
ラ・グランジビル、アンドリュー・ロード
90
(72)発明者 ルイス・ス
アメリカ合衆国12524、ニューヨーク州フ
ィッシュキル、クロスビー・コート ７
(72)発明者 キース・ウォン・ホン・ウォン
アメリカ合衆国12590、ニューヨーク州ワ
ッピンガーズ・フォールス、ミナ・ドライ
ブ 42
Claims (17)
- 【請求項１】半導体構造内に耐熱金属−ケイ素−窒素キ
ャパシタを形成する方法であって、 スパッタリング・チャンバ内に、前処理された半導体基
板を位置決めするステップと、 スパッタリング・チャンバ内にＡｒガスを流し込むステ
ップと、 前記基板上に第１の耐熱金属−ケイ素−窒素の層をスパ
ッタ付着するステップと、 Ｎ2の流量または分圧を調整することにより、前記チャ
ンバ内のＮ2ガスの濃度が少なくとも３５％になるよう
に、Ｎ2ガスを前記スパッタリング・チャンバ内に流し
込むステップと、 前記第１の耐熱金属−ケイ素−窒素の層上に、第２の耐
熱金属−ケイ素−窒素の層をスパッタ付着するステップ
と、 前記スパッタリング・チャンバ内への前記Ｎ2ガスのフ
ローを停止するステップと、 前記第２の耐熱金属−ケイ素−窒素の層上に、第３の耐
熱金属−ケイ素−窒素の層をスパッタ付着するステップ
と、 フォトリソグラフィを用いて、前記第１、第２及び第３
の耐熱金属−ケイ素−窒素の層をキャパシタに形成する
ステップとを含む方法。 - 【請求項２】少なくとも８０℃の温度で前記キャパシタ
を原位置アニールするステップを含む、請求項１記載の
方法。 - 【請求項３】前記Ａｒガスを約１０ｓｃｃｍ乃至約２０
０ｓｃｃｍの流量で、前記スパッタリング・チャンバ内
に流し込むステップを含む、請求項１記載の方法。 - 【請求項４】前記Ｎ2ガスを約１ｓｃｃｍ乃至約１００
ｓｃｃｍの流量で、前記スパッタリング・チャンバ内に
流し込むステップを含む、請求項１記載の方法。 - 【請求項５】前記第１及び第３の耐熱金属−ケイ素−窒
素の層を、約１００ 乃至約５０００ の厚さにスパッ
タ付着するステップを含む、請求項１記載の方法。 - 【請求項６】前記第２の耐熱金属−ケイ素−窒素の層
を、約１００ 乃至約５０００ の厚さにスパッタ付着
するステップを含む、請求項１記載の方法。 - 【請求項７】各々が５０Ω／ｃｍ2以下のシート抵抗を
有する、前記第１及び第３の耐熱金属−ケイ素−窒素の
層をスパッタ付着するステップを含む、請求項１記載の
方法。 - 【請求項８】７．５以上の誘電率を有する前記第２の耐
熱金属−ケイ素−窒素の層をスパッタ付着するステップ
を含む、請求項１記載の方法。 - 【請求項９】Ｔａ、Ｎｂ、Ｖ、Ｗ及びＴｉを含むグルー
プから選択される耐熱金属から成る、前記第１、第２及
び第３の耐熱金属−ケイ素−窒素の層をスパッタ付着す
るステップを含む、請求項１記載の方法。 - 【請求項１０】前記第１、第２及び第３の耐熱金属−ケ
イ素−窒素の層を、耐熱金属ケイ化物のターゲットから
スパッタ付着するステップを含む、請求項１記載の方
法。 - 【請求項１１】前記第１、第２及び第３の耐熱金属−ケ
イ素−窒素の層を、耐熱金属及びケイ素の２つのスパッ
タリング・ターゲットからスパッタ付着するステップを
含む、請求項１記載の方法。 - 【請求項１２】５０Ω／ｃｍ2以下のシート抵抗を有す
る第１の耐熱金属−ケイ素−窒素材料から成る下部電極
と、 ７．５以上の誘電率を有する第２の耐熱金属−ケイ素−
窒素から成る中間誘電体層と、 前記第１の耐熱金属−ケイ素−窒素材料から成る上部電
極とを含む半導体キャパシタ構造。 - 【請求項１３】前記下部電極及び前記上部電極の各々
が、約１００ 乃至約５０００ の厚さに形成される、
請求項１２記載の半導体キャパシタ構造。 - 【請求項１４】前記中間誘電体層が約１００ 乃至約５
０００ の厚さに形成される、請求項１２記載の半導体
キャパシタ構造。 - 【請求項１５】前記第１、第２及び第３の耐熱金属−ケ
イ素−窒素材料内の前記耐熱金属が、Ｔａ、Ｎｂ、Ｖ、
Ｗ及びＴｉを含むグループから選択される、請求項１２
記載の半導体キャパシタ構造。 - 【請求項１６】前記第１の耐熱金属−ケイ素−窒素材料
が５０Ω／ｃｍ2以下のシート抵抗を有する、請求項１
２記載の半導体キャパシタ構造。 - 【請求項１７】前記第２の耐熱金属−ケイ素−窒素材料
が７．５以上の誘電率を有する、請求項１２記載の半導
体キャパシタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/872,603 US6524908B2 (en) | 2001-06-01 | 2001-06-01 | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
| US09/872603 | 2001-06-01 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007141486A Division JP4906597B2 (ja) | 2001-06-01 | 2007-05-29 | 半導体キャパシタ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060084A true JP2003060084A (ja) | 2003-02-28 |
| JP3980409B2 JP3980409B2 (ja) | 2007-09-26 |
Family
ID=25359933
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149960A Expired - Fee Related JP3980409B2 (ja) | 2001-06-01 | 2002-05-24 | 耐熱金属−ケイ素−窒素キャパシタを形成する方法及びその構造 |
| JP2007141486A Expired - Fee Related JP4906597B2 (ja) | 2001-06-01 | 2007-05-29 | 半導体キャパシタ構造 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007141486A Expired - Fee Related JP4906597B2 (ja) | 2001-06-01 | 2007-05-29 | 半導体キャパシタ構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6524908B2 (ja) |
| JP (2) | JP3980409B2 (ja) |
| SG (1) | SG104330A1 (ja) |
| TW (1) | TW544838B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| US6847077B2 (en) * | 2002-06-25 | 2005-01-25 | Agere Systems, Inc. | Capacitor for a semiconductor device and method for fabrication therefor |
| US7030024B2 (en) * | 2002-08-23 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures |
| JP2004111711A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 半導体装置 |
| KR100548998B1 (ko) * | 2003-09-25 | 2006-02-02 | 삼성전자주식회사 | 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| JP5824330B2 (ja) * | 2011-11-07 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8686389B1 (en) * | 2012-10-16 | 2014-04-01 | Intermolecular, Inc. | Diffusion barrier layer for resistive random access memory cells |
| US8866118B2 (en) * | 2012-12-21 | 2014-10-21 | Intermolecular, Inc. | Morphology control of ultra-thin MeOx layer |
| US10833007B2 (en) * | 2019-01-08 | 2020-11-10 | International Business Machines Corporation | Circular ring shape fuse device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| US5757612A (en) * | 1996-04-23 | 1998-05-26 | International Business Machines Corporation | Structure and fabrication method for non-planar memory elements |
| JPH10173135A (ja) * | 1996-12-16 | 1998-06-26 | Matsushita Electron Corp | 半導体集積回路とその製造方法 |
| US5876788A (en) * | 1997-01-16 | 1999-03-02 | International Business Machines Corporation | High dielectric TiO2 -SiN composite films for memory applications |
| US6096597A (en) * | 1997-01-31 | 2000-08-01 | Texas Instruments Incorporated | Method for fabricating an integrated circuit structure |
| US6294420B1 (en) * | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
| KR100230422B1 (ko) * | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6184073B1 (en) * | 1997-12-23 | 2001-02-06 | Motorola, Inc. | Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region |
| KR100319888B1 (ko) * | 1998-06-16 | 2002-01-10 | 윤종용 | 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 |
| US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
| KR100327328B1 (ko) * | 1998-10-13 | 2002-05-09 | 윤종용 | 부분적으로다른두께를갖는커패시터의유전막형성방버뵤 |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US6294807B1 (en) * | 1999-02-26 | 2001-09-25 | Agere Systems Guardian Corp. | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6747353B2 (en) * | 2000-11-27 | 2004-06-08 | Texas Instruments Incorporated | Barrier layer for copper metallization in integrated circuit fabrication |
| US6545339B2 (en) * | 2001-01-12 | 2003-04-08 | International Business Machines Corporation | Semiconductor device incorporating elements formed of refractory metal-silicon-nitrogen and method for fabrication |
-
2001
- 2001-06-01 US US09/872,603 patent/US6524908B2/en not_active Expired - Fee Related
-
2002
- 2002-05-24 JP JP2002149960A patent/JP3980409B2/ja not_active Expired - Fee Related
- 2002-05-24 SG SG200203152A patent/SG104330A1/en unknown
- 2002-05-29 TW TW091111504A patent/TW544838B/zh not_active IP Right Cessation
-
2003
- 2003-01-16 US US10/346,437 patent/US6707097B2/en not_active Expired - Lifetime
-
2007
- 2007-05-29 JP JP2007141486A patent/JP4906597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030107075A1 (en) | 2003-06-12 |
| JP4906597B2 (ja) | 2012-03-28 |
| JP2007306008A (ja) | 2007-11-22 |
| US6524908B2 (en) | 2003-02-25 |
| TW544838B (en) | 2003-08-01 |
| US6707097B2 (en) | 2004-03-16 |
| US20020185689A1 (en) | 2002-12-12 |
| JP3980409B2 (ja) | 2007-09-26 |
| SG104330A1 (en) | 2004-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4906597B2 (ja) | 半導体キャパシタ構造 | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JP2001102382A (ja) | チップ配線アプリケーションのための段階的な組成の拡散障壁 | |
| TW533531B (en) | Semiconductor device incorporating elements formed of refractory metal-silicon-nitrogen and method for fabrication | |
| US5747879A (en) | Interface between titanium and aluminum-alloy in metal stack for integrated circuit | |
| US6140701A (en) | Suppression of hillock formation in thin aluminum films | |
| JPH10284717A (ja) | 半導体デバイスの製造方法 | |
| US5414404A (en) | Semiconductor device having a thin-film resistor | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| EP0370387A2 (en) | Superconducting material | |
| US7078306B1 (en) | Method for forming a thin film resistor structure | |
| US7193500B2 (en) | Thin film resistors of different materials | |
| EP0100454B1 (en) | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device | |
| EP0852809A1 (en) | Metal stack for integrated circuit having two thin layers of titanium with dedicated chamber depositions | |
| JPH084142B2 (ja) | 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法 | |
| US20020125986A1 (en) | Method for fabricating ultra high-resistive conductors in semiconductor devices and devices fabricated | |
| JPH05152245A (ja) | 半導体素子の製造方法 | |
| TW202415277A (zh) | 半導體結構及其製造方法 | |
| JPH02188921A (ja) | 高融点金属多層膜形成法 | |
| JPS59167058A (ja) | 半導体装置 | |
| EP2100313B1 (en) | High resistivity thin film composition and fabrication method | |
| JP2797885B2 (ja) | 半導体集積回路用受動素子およびその製造方法 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| KR20000043047A (ko) | 강유전체 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20020624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20020724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060823 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070307 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |