JP2023056630A - 抵抗材料、抵抗素子および抵抗素子の製造方法 - Google Patents

抵抗材料、抵抗素子および抵抗素子の製造方法 Download PDF

Info

Publication number
JP2023056630A
JP2023056630A JP2021165953A JP2021165953A JP2023056630A JP 2023056630 A JP2023056630 A JP 2023056630A JP 2021165953 A JP2021165953 A JP 2021165953A JP 2021165953 A JP2021165953 A JP 2021165953A JP 2023056630 A JP2023056630 A JP 2023056630A
Authority
JP
Japan
Prior art keywords
resistance
resistive
manufacturing
resistive material
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021165953A
Other languages
English (en)
Inventor
望 伊藤
Nozomi Ito
依信 国宗
Yorinobu Kunimune
謙一郎 安部
Kenichiro Abe
信仁 白石
Nobuhito Shiraishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2021165953A priority Critical patent/JP2023056630A/ja
Priority to US17/892,639 priority patent/US20230116260A1/en
Priority to TW111133802A priority patent/TW202316451A/zh
Priority to CN202211191902.9A priority patent/CN115954170A/zh
Priority to DE102022125411.9A priority patent/DE102022125411A1/de
Priority to KR1020220126956A priority patent/KR20230051082A/ko
Publication of JP2023056630A publication Critical patent/JP2023056630A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/232—Adjusting the temperature coefficient; Adjusting value of resistance by adjusting temperature coefficient of resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/26—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/26—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material
    • H01C17/265—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Silicon Compounds (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】高い抵抗率を有しつつ、小さい抵抗温度係数（ＴＣＲ）を保持するという両特性を高いレベルで両立した材料を提供する。【解決手段】正の抵抗温度係数を有する複数の結晶相２と、負の抵抗温度係数を有し、結晶相２よりも比抵抗が高い非晶質相３とを混在して有する、抵抗材料１を提供する。さらに、この抵抗材料１から構成される抵抗膜を有する抵抗素子および負の抵抗温度係数を有する非晶質材料を成膜し、これをアニール処理して上記抵抗素子とする製造方法を提供する。【選択図】図１

Description

本発明は、抵抗材料、抵抗素子および抵抗素子の製造方法に係り、より具体的には、半導体装置の薄膜抵抗素子に好適な抵抗材料、それを用いた抵抗素子および抵抗素子の製造方法に関する。
従来、薄膜抵抗体からなる受動部品を有する半導体装置が知られている（例えば、特許文献１参照）。この半導体装置は、実配線へのコンタクト抵抗の増加を防止可能としながら、薄膜抵抗体へのエッチングダメージをなくすことができるものとされている。
そして、この薄膜抵抗体を形成する材料としては、例えば、ＳｉＣｒ、ＮｉＣｒ、ＴａＮ、ＴｉＮ等からなる材料が好適なものとして挙げられている。
また、近年、金属材料以外にも、非晶質（アモルファス）材料を用いた薄膜抵抗体も有望な抵抗材料として検討されている。
特開２０１４－１６５４５８号公報
ところで、このような抵抗素子を形成するにあたっては、一般に、薄膜化してその断面積を小さくすることで高抵抗化できる。しかしながら、過度に薄くしてしまうと、機械的強度が著しく低下したり、面内均一性が保持できなかったりするため、薄膜化には物理的な限界がある。
また、抵抗体材料が含有する成分について、その組成比を調整することで、比抵抗や抵抗温度係数（ＴＣＲ）が変動することも知られており、これらの特性を好適なものとする組成についても、種々検討されている。
そこで、本発明者らは、薄膜化可能でありながら、高い抵抗率を有し、かつ、小さい抵抗温度係数を保持するという優れた特性を有する新規な抵抗材料を提供することを目的としている。
一実施の形態における抵抗材料は、正の抵抗温度係数を有する複数の結晶相と、負の抵抗温度係数を有し、前記結晶相よりも比抵抗が高い非晶質相とを有する。
一実施の形態における抵抗素子は、上記実施の形態における抵抗材料から構成される抵抗膜を有する。
一実施の形態における抵抗素子の製造方法は、回路の一部を形成するように、負の抵抗温度係数を有する非晶質材料を成膜し、成膜した非晶質材料をアニール処理して、その一部を結晶化させて、正の抵抗温度係数を有する複数の結晶相と、該結晶相よりも比抵抗が高い非晶質相とを有する抵抗膜を得る。
一実施の形態の抵抗材料によれば、高い比抵抗と、小さい抵抗温度係数を有する抵抗素子に好適な抵抗材料を提供できる。また、一実施の形態の抵抗素子およびその製造方法によれば、半導体装置の回路の一部として設けられる動作の安定した抵抗素子を提供でき、その抵抗素子を有する装置の信頼性を向上できる。
実施の形態における、抵抗材料の構成を示した模式図である。 実施例で作製した試験用の抵抗素子の製造工程を示した図である。 実施例で得られた抵抗材料における、アニール温度と、比抵抗および抵抗温度係数との関係を示したグラフである。 実施例で得られた抵抗材料における、Ｘ線回折パターンを示した図である。 非晶質材料における、ケイ素とクロムの含有比と、比抵抗および抵抗温度係数との関係を示したグラフである。
以下、本実施の形態の抵抗材料、抵抗素子、抵抗素子の製造方法および半導体装置の製造方法について、詳細に説明する。
なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、断面図において、図面をわかりやすくするためにハッチングを省略する場合がある。
＜検討事項＞
本実施の形態を説明する前に、まずは、本発明者らが検討した事項について説明する。
本発明者らは、構成元素として、ケイ素（Ｓｉ）とクロム（Ｃｒ）を含有し、さらに炭素（Ｃ）を含有する非晶質材料（以下、Ｃｒ－Ｓｉ－Ｃアモルファスと称することもある。）に着目し、この抵抗材料について、その比抵抗および抵抗温度係数（ＴＣＲ）について検討した。
具体的には、原子数基準で、含有するクロムに対するケイ素の含有比（Ｓｉ／Ｃｒ）を変動させたときの、非晶質材料の比抵抗および抵抗温度係数の関係について調べたところ、図５に示すような結果が得られた。なお、この非晶質材料中の炭素含有量は、原子数基準で、１５～２５ａｔ％である。なお、「ａｔ％」は、一般に、原子％またはａｔｍ％とも表記される。
このＣｒ－Ｓｉ－Ｃアモルファスは、その含有するケイ素とクロムの含有量を調整することで、比抵抗が向上し、抵抗材料として有用であることがわかった。具体的には、原子数基準で、クロムに対するケイ素の含有比（Ｓｉ／Ｃｒ）について調べたところ、ケイ素の含有割合大きくすることで比抵抗が向上していき、抵抗材料として好ましいことがわかった。
その一方、Ｃｒ－Ｓｉ－Ｃアモルファスの抵抗温度係数は、Ｓｉ／Ｃｒが１．２を超えると徐々に低下し、１．５を超えるとさらに大きく低下して、上記含有比が２．５を超えると抵抗材料としては好ましくない水準にまでなってしまう（抵抗温度係数の絶対値が大きくなってしまう）こともわかった。
すなわち、このＣｒ－Ｓｉ－Ｃアモルファスは、比抵抗と抵抗温度係数がトレードオフの関係にあり、比抵抗と抵抗温度係数のバランスを考慮すれば、比抵抗を大きくすると抵抗温度係数が大きく落ち込んでしまうため、組成比によるさらなる比抵抗の向上が難しい。
そこで、本発明者らは、Ｃｒ－Ｓｉ－Ｃアモルファスよりも優れた抵抗材料として、高い比抵抗を有し、かつ、小さい抵抗温度係数を保持し得るという両特性を高いレベルで両立した新規な抵抗材料について、鋭意検討を行い、以下に説明する優れた抵抗材料を見出した。
なお、ここで比抵抗と抵抗温度係数は、公知の方法により得られるものであり、本明細書においては、４探針法を用い、比抵抗は２５℃における値を、抵抗温度係数は１３０℃から－３０℃までサンプルを徐々に冷却していき、その際の抵抗値を求めることにより算出したものである。本明細書における比抵抗と抵抗温度係数は、すべて同様の手法により算出した。
＜抵抗材料＞
本実施の形態における抵抗材料は、正の抵抗温度係数を有する結晶相と、負の抵抗温度係数を有し、該結晶よりも比抵抗が高い非晶質相とを有する。本明細書において、抵抗温度係数（ＴＣＲ）は、温度が１℃上昇したときの抵抗の変化の割合を示す値で、抵抗温度係数を意味する。
本実施の形態において、正の温度係数を有する結晶相は、温度係数が正の結晶から、負の温度係数を有する非晶質相は、温度係数が負の非晶質材料からそれぞれ構成され、本実施の形態の抵抗材料はこれら結晶と非晶質材料が混在した状態となっている。このように、正の温度係数を有する結晶相と負の温度係数を有する非晶質材料とを混在させることにより、抵抗材料の温度係数の絶対値を小さくでき、温度変動によって影響の少ない抵抗材料とできる。
また、本実施の形態の抵抗材料は、正の温度係数を有する結晶相を複数有し、非晶質相は結晶相よりも比抵抗が高い。すなわち、非晶質相よりも結晶相の方が導電性の高い材料である。このとき、結晶相は、１つの結晶粒子で構成されていてもよいし、２以上の結晶粒子が隣接して構成されてひと固まりとなっていてもよい。そして、本明細書において、「結晶相を複数有する」とは、１つの結晶粒子またはひと固まりとなっている２以上の結晶粒子が複数存在することを意味し、これは、複数の結晶相同士は、それぞれ離間して存在していると言うこともできる。このとき、結晶相に含まれる結晶粒子の種類は同一でも異なっていても構わない。
この抵抗材料について、図１に、その概略構成図を示した。図１に示したように、本実施の形態の抵抗材料１は、結晶相２と非晶質相３とを有して構成される。そして、上記したように、複数の結晶相２が、離間して非晶質相３の中に存在している。なお、この図１では、結晶相２が１つの粒子からなる場合を例示している。
このように、これら複数の結晶相２間には、負の温度係数を有する非晶質相３が存在し、結晶相２同士が非連続となる部分を有することが好ましい。結晶相同士が非連続の状態で存在することにより、抵抗材料１に通電した際の導電経路（導電パス）が、結晶相２から非晶質相３、非晶質相３から結晶相２というように、異なる相間を交互に移動しながら伝達するようになる。このように導電経路が相を移動しつつ伝達することで、材料全体としての比抵抗が大きくなるものと考えられる。
このとき、結晶相２を構成する結晶の平均粒径は、それを構成する材料にもよるが、例えば、５０ｎｍ以下が好ましく、３５ｎｍ以下がより好ましく、２５ｎｍ以下がさらに好ましく、１６ｎｍ以下が特に好ましい。また、この平均粒径は、２ｎｍ以上が好ましく、６ｎｍ以上がより好ましく、８ｎｍ以上がさらに好ましい。
なお、本明細書において、結晶相２を構成する結晶の平均粒径は、ＴＥＭ（透過電子顕微鏡）により得られた画像から、数十個の粒子の粒径（各粒子の長径および短径の平均値）をそれぞれ測定し、その算術平均値を算出して得られた値である。
このように構成される抵抗材料としては、その比抵抗が１．０ｍΩ・ｃｍ以上が好ましく、１．５ｍΩ・ｃｍ以上がより好ましく、１．７ｍΩ・ｃｍ以上がさらに好ましい。上記のような比抵抗値であると、薄膜化して形成した際にも、好ましい抵抗値を有する抵抗素子を得ることができる。
また、この抵抗材料としては、温度係数の絶対値が１５０ｐｐｍ／℃以下が好ましく、１００ｐｐｍ／℃以下がより好ましい。上記のような温度係数を満たすと、温度変化による抵抗値変化の少ない、安定した抵抗素子を形成できる。
次に、この抵抗材料の組成について説明する。本実施の形態の抵抗材料は、上記の通り、正の温度係数を有する結晶相と、負の温度係数を有する非晶質相と、から構成されるが、この結晶相は、非晶質材料をアニール処理等することにより、その一部を結晶化させて得られる結晶であることが好ましい。
このような抵抗材料としては、例えば、金属、ケイ素および炭素を構成元素として含有し、結晶相が金属－ケイ素系結晶を含み、かつ、非晶質相が金属原子、ケイ素原子および炭素原子を含んでなる材料が挙げられる。ここで、含まれる金属としては、遷移金属が好ましく、具体的には、クロム、マンガン、鉄、コバルト等が挙げられ、これらは単独で、または２種以上を併せて含んでいてもよい。
この金属としては、クロムが特に好ましく、以下、クロム（Ｃｒ）、ケイ素（Ｓｉ）、炭素（Ｃ）を構成元素として含有する抵抗材料を例に説明する。
上記好ましい構成元素からなる抵抗材料は、例えば、これら元素を含む非晶質材料（Ｃｒ－Ｓｉ－Ｃアモルファス）をアニール処理（加熱処理）することにより、その一部を結晶化させて、結晶相と非晶質相を混在して有するものとして得られる。このとき得られる金属－ケイ素系結晶は、Ｃｒ５－ｘＳｉ３－ｚＣｘ＋ｚ（ただし、０≦ｘ≦３、０≦ｚ≦１である）、ＣｒＳｉ２等が挙げられ、より具体的には、Ｃｒ５Ｓｉ３、Ｃｒ４．５Ｓｉ２．５Ｃ、ＣｒＳｉ２等が挙げられる。
また、この抵抗材料の構成元素が、原子数基準で、クロムに対するケイ素の含有比（Ｓｉ／Ｃｒ）が２より大きく、かつ、炭素の含有量が１５～３０ａｔ％であることが好ましい。このような含有量を満たすことにより、アニール処理による結晶化を行った際、抵抗材料として、所望の比抵抗と温度係数の絶対値とのバランスを良好なものとできる。なお、Ｓｉ／Ｃｒは２．１以上がより好ましい。また、Ｓｉ／Ｃｒは３．５以下が好ましく、２．７以下がより好ましい。
本実施の形態の抵抗材料は、その比抵抗が１．０ｍΩ・ｃｍ以上が好ましく、１．５ｍΩ・ｃｍ以上がより好ましく、２．０ｍΩ・ｃｍ以上がさらに好ましい。また、抵抗材料の温度係数の絶対値は、１５０ｐｐｍ／℃以下が好ましく、１００ｐｐｍ／℃以下がより好ましい。比抵抗が１．０ｍΩ・ｃｍ以上で、かつ、温度係数の絶対値が１５０ｐｐｍ／℃以下の抵抗材料は、高抵抗で小温度係数という好ましい特性を有し、より動作安定性に優れた抵抗素子を形成でき好ましい。
また、上記のような比抵抗とすることで、薄膜化や面積の低減を可能とし、また、温度係数を小さくすることで、特性調整回路等を削減することも可能となり、その場合、形成するチップをより小型化できる。
次に、本実施の形態における抵抗材料の製造方法について説明する。
まず、負の温度係数を有する非晶質材料を用意する。ここで用いる非晶質材料は、その非晶質材料を結晶化させたときに析出する結晶が、正の温度係数を有し、非晶質材料よりも比抵抗が低いものとなる組成を有するものであればよい。
結晶化は、例えば、アニール処理（加熱処理）により非晶質材料中に結晶を析出させることができればよく、そのアニール処理は、使用する非晶質材料によりその処理温度や処理時間を適宜変更して、結晶相と非晶質相が所望の混在状態となるような条件とすればよい。
このときのアニール処理の処理温度および処理時間は、非晶質材料の構成元素やそれらの組成（含有量）により異なるが、例えば、処理温度は４００～７００℃が好ましく、４５０～６５０℃がより好ましく、処理時間は、２分～３０分が好ましく、５分～１５分がより好ましい。これらの処理条件が満足できないと、結晶化が足りずに十分に比抵抗および温度係数が向上しなかったり、結晶化が進行しすぎて比抵抗が小さく、温度係数が大きくなりすぎてしまったりするおそれがある。
上記検討事項で具体的に記載したＣｒ－Ｓｉ－Ｃアモルファスの場合には、例えば、処理温度は５００～５４０℃が好ましく、５１０～５３０℃がより好ましく、５１０～５２０℃がさらに好ましい。このような処理温度とすることで、比抵抗を１．０ｍΩ・ｃｍ以上とし、温度係数の絶対値を小さくすることができる。
なお、アニール処理は、酸化等の防止のために、窒素、アルゴン等の不活性ガス雰囲気下で実施してもよい。
＜抵抗素子＞
本実施の形態の抵抗素子は、上記説明した抵抗材料から構成される抵抗膜を有するものである。この抵抗素子は、上記のように比抵抗と温度係数とが良好な抵抗材料から形成された抵抗膜を有するため、その抵抗素子の動作安定性が高いものとなる。
この抵抗素子は、公知の方法で製造でき、例えば、半導体装置等の回路の一部に抵抗膜を設けることで得られる。この抵抗膜の形状等については、特に限定されるものではないが、比抵抗が良好であるため、薄膜抵抗素子として好適に用いることができる。このような薄膜抵抗素子とするときの抵抗膜の膜厚は、例えば、５０ｎｍ以下が好ましく、２．５ｎｍ～１０ｎｍがより好ましい。
本実施の形態の抵抗素子は、例えば、回路の一部を形成するように、負の温度係数を有する非晶質材料を成膜し、成膜した非晶質材料をアニール処理して、その一部を結晶化させて、正の温度係数を有する複数の結晶相と、該結晶相よりも比抵抗が高い非晶質相とを有する抵抗膜を得ることで、製造できる。
上記非晶質材料の成膜は、公知の成膜方法であればよく、特に限定されるものではない。この成膜方法としては、例えば、合金ターゲットを用いたスパッタリング、複数のターゲットを用いたＣｏ－スパッタリング（共スパッタリング）、反応性スパッタリング等のスパッタリング；真空蒸着法；等を用いることができる。形成する抵抗膜の構成元素の比率を調整しやすいため、スパッタリングにより成膜が好ましい。
また、アニール処理は、上記形成した抵抗膜を所定の温度に加熱することができればよく、特に限定されるものではない。ヒータ等の加熱手段による加熱や、レーザー照射等による加熱等の公知の方法を用いることができる。
アニール処理の処理条件は、上記抵抗材料で説明した通りであり、その比抵抗と温度係数の絶対値が両特性とも高いレベルでバランスをとれる範囲が好ましく、例えば、比抵抗が１．０ｍΩ・ｃｍ以上で、かつ、温度係数の絶対値が１５０ｐｐｍ／℃以下となる条件が好ましい。
＜半導体装置＞
さらに、上記抵抗素子を半導体装置の回路の一部として設けることにより、半導体装置を得ることができる。この半導体装置の製造方法の一例として、図２を参照して説明する。図２は、抵抗素子の製造方法に含まれる工程の一例を示す要部断面図である。
まず、基板１１を用意する（図２（ａ））。基板１１は、半導体基板１１ａと、シリサイド層１１ｂと、層間絶縁膜１１ｃと、コンタクトＶｉａ１１ｄを有する。半導体基板１１ａは、例えば多結晶シリコンからなる。シリサイド層１１ｂは、半導体基板１１ａの表面に形成されている。層間絶縁膜１１ｃは、半導体基板１１ａの表面上に形成されており、例えば酸化シリコン膜からなる。コンタクトＶｉａ１１ｄは、層間絶縁膜１１ｃ内に設けられている。コンタクトＶｉａ１１ｄは、例えばタングステンからなり、シリサイド層１１ｂと後述する抵抗膜とを電気的に接続する。
次いで、基板１１上にアモルファス膜５０を形成する（図２（ａ））。このアモルファス膜５０は、上記したように、ように、負の温度係数を有する非晶質材料から構成され、スパッタリングや蒸着等により形成できる。
次いで、抵抗膜１０を形成する。基板１１上に形成されたアモルファス膜５０を、例えば、４００℃以上７００℃以下の温度でアニール処理して、アモルファス膜５０の一部または全部を結晶化させ、抵抗膜１０を形成する（図２（ｂ））。
次いで、抵抗素子用の抵抗膜１０ａを形成する。アニール処理後、抵抗膜１０の上に、フォトリソグラフィーによりパターン化したフォトレジスト膜５１を形成し、エッチング処理により抵抗膜１０の一部を除去して、抵抗素子用の抵抗膜１０ａを形成する（図２（ｃ））。
次いで、フォトレジスト膜５１を除去し、ＣＶＤ法等により層間絶縁膜１１ｃ上に層間絶縁膜を形成することにより、抵抗膜１０ａを被覆する。コンタクトＶｉａ１１ｄを介して抵抗膜１０ａと接続されているシリサイド層１１ｂの１つに電気的に接続するように、さらに層間絶縁膜１１ｃ内にタングステン製のビア（Ｖｉａ）１１ｅを設ける。このビア（Ｖｉａ）１１ｅと電気的に接続するように、層間絶縁膜１１ｃ上にアルミニウム等の金属製の１層メタル（１－Ｍｅｔａｌ）１１ｆを形成する。以上の工程により、抵抗素子が得られる（図２（ｄ））。
本実施の形態においては、上記したように抵抗素子の比抵抗が高く、温度係数の絶対値が小さいため、上記した抵抗素子を、半導体装置を構成する集積回路の一部として設けることで、動作安定性が良好で、装置の信頼性の高い半導体装置とできる。
（抵抗膜の製造方法）
本実施例に係る抵抗材料からなる抵抗膜の製造方法の一例について、以下具体的に説明する。
まず、表面に６００ｎｍ厚の二酸化ケイ素（ＳｉＯ２）膜を有するシリコン基板を用意する。
次いで、このシリコン基板の上記に二酸化ケイ素膜上に、Ｓｉ－Ｃｒ－Ｃアモルファス膜を形成する。まず、原子数基準で、クロム（Ｃｒ） ２４ａｔ％、ケイ素（Ｓｉ） ５２ａｔ％および炭素（Ｃ） ２４ａｔ％を構成元素として含有し、クロムに対するケイ素の含有比（Ｓｉ／Ｃｒ）が２．１７の合金ターゲット（スパッタリングターゲット）を用意する。
この合金ターゲットを用い、ＤＣスパッタ（ＤＣパワー：０．２～２ｋＷ、プロセス温度：室温～４００℃、プロセス圧力：４～７ｍＴｏｒｒ）により、上記シリコン基板上に、３００ｎｍ厚のＳｉ－Ｃｒ－Ｃアモルファス膜を形成する。
次いで、抵抗膜を形成する。基板上に形成されたＳｉ－Ｃｒ－Ｃアモルファス膜を、所定の温度で１０分間アニール処理して、Ｓｉ－Ｃｒ－Ｃアモルファス膜の一部または全部を結晶化させ、抵抗膜を形成する。
（比抵抗、抵抗温度係数の測定）
得られた試験用の抵抗膜を用い、抵抗膜の比抵抗と抵抗温度係数を、図５と同じ試験方法により求めた。なお、アニール処理を行わない以外は上記と同様の手法により得られた、Ｓｉ－Ｃｒ－Ｃアモルファス膜を有する抵抗素子についても、同様に比抵抗と抵抗温度係数を求めた。得られたアニール温度と、比抵抗および抵抗温度係数との関係について、表１および図３にまとめて示した。
なお、アモルファス膜のアニール処理（アニール温度）は、４５０℃、５００℃、５１０℃、５２０℃、５３０℃、５４０℃、５５０℃、６００℃、７００℃、８００℃、９００℃および１０００℃の１２通りの温度で、それぞれ１０分間行った。
Figure 2023056630000002
表１および図３により、比抵抗と抵抗温度係数の変動の傾向が理解できる。すなわち、原料となる非晶質材料（アニール未処理）では、比抵抗が０．８５ｍΩ・ｃｍ、抵抗温度係数が－５００ｐｐｍ／℃以下であり、抵抗温度係数の絶対値が非常に大きい。また、６００～１０００℃でアニール処理した抵抗膜は、比抵抗が０．６～０．９ｍΩ・ｃｍ、抵抗温度係数が７００～１５００ｐｐｍ／℃であり、これらの抵抗膜も抵抗温度係数の絶対値が非常に大きい。これらの材料は、温度係数の点で、半導体装置に用いる抵抗素子用の抵抗材料としては適さないものである。
これに対し、５００～５４０℃で１０分間アニール処理した抵抗膜は、比抵抗が１．３ｍΩ・ｃｍ以上と高く、温度係数の絶対値が３００ｐｐｍ／℃以下であり好ましい。さらに、５２０～５３０℃で１０分間アニール処理した抵抗膜は、比抵抗が１．８ｍΩ・ｃｍ以上と高く、抵抗温度係数の絶対値が２５０ｐｐｍ／℃以下でありさらに好ましい。
また、これらの抵抗膜のうち、アニール処理が未処理のもの、４５０℃、５４０℃、６００℃、１０００℃の５つについて、Ｘ線回折法（ＸＲＤ）（測定条件：Ｃｕ（Ｋα）ターゲット、Ｏｕｔ－ｏｆ－Ｐｌａｎｅ測定、２θ測定範囲：３０～５０ｄｅｇ）により、Ｘ線回折パターンを取得し、結晶の存在状態を確認した。図４にその結果を示した。
図４に示したＸ線回折スペクトルにおいて、３５．８°のピークはＳｉＣを、３９．４°のピークはＣｒ５Ｓｉ３、ＣＣｒ４．５Ｓｉ２．５を、４０．９°のピークはＣｒ５Ｓｉ３、ＣＣｒ４．５Ｓｉ２．５を、４３．２°のピークはＣｒＳｉ２を、４４．０°のピークはＣｒ５Ｓｉ３、ＣＣｒ４．５Ｓｉ２．５を、４５．０°のピークはＣｒ５Ｓｉ３、ＣＣｒ４．５Ｓｉ２．５を、４６．２°のピークはＣＣｒ４．５Ｓｉ２．５を、それぞれ示している。
このＸ線回折の結果から、アニール処理温度により生成する結晶の種類は、次の表２に示すとおりである。
Figure 2023056630000003
さらに、上記Ｘ線回折パターンを取得した抵抗膜について、ＴＥＭ（透過電子顕微鏡）により断面画像を取得し、その結晶状態を確認したところ、５４０℃で１０分間処理した抵抗膜は、小さい結晶が生成し、結晶相と非晶質相とが混在していることを確認した。このとき、生成していた結晶の平均粒径は、ＴＥＭ画像における粒子の粒径、その周期性から算出したところ、約１３ｎｍであった。
また、同様に、６００℃で１０分間処理した抵抗膜は、微結晶と中程度の結晶が混在しており、上記比抵抗の値から、結晶同士が連続したものとなり、結晶による導電経路が形成されて比抵抗が小さくなっているものと考えられる。さらに、１０００℃で１０分間処理した抵抗膜は、大きな結晶が多数存在しており、完全に結晶化されているものと考えられる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
＜付記＞
また、本出願は、以下の態様を含む。
半導体基板と、前記半導体基板の表面に形成されたシリサイド層と、前記半導体基板の前記表面上に形成された層間絶縁膜と、前記層間絶縁膜内に設けられたコンタクトＶｉａと、を有する基板を用意する工程、前記基板上に、スパッタ法によりケイ素、クロムおよび炭素を含む非晶質材料から構成されるアモルファス膜を形成する工程、前記アモルファス膜にアニール処理を施し、前記アモルファス膜の一部を結晶化させることによって、抵抗膜を形成する工程、を含み、前記抵抗膜を形成する工程におけるアニール処理の温度は、４００℃以上７００℃以下である、半導体装置の製造方法。
１ 抵抗材料
２ 結晶相
３ 非晶質相
１０，１０ａ 抵抗膜
１１ 基板
１１ａ 半導体基板
１１ｂ シリサイド層
１１ｃ 層間絶縁膜
１１ｄ コンダクトＶｉａ
１１ｅ ビア
１１ｆ 一層メタル
５０ アモルファス膜
５１ フォトレジスト膜

Claims (19)

  1. 正の抵抗温度係数を有する複数の結晶相と、
    負の抵抗温度係数を有し、前記結晶相よりも比抵抗が高い非晶質相と、
    を有する、抵抗材料。
  2. 請求項１に記載の抵抗材料において、
    前記複数の結晶相間に前記非晶質相が存在し、前記結晶相同士が非連続となる部分を有する、抵抗材料。
  3. 請求項１に記載の抵抗材料において、
    比抵抗が１．０ｍΩ・ｃｍ以上、抵抗温度係数の絶対値が１５０ｐｐｍ／℃以下である、抵抗材料。
  4. 請求項１に記載の抵抗材料において、
    金属、ケイ素および炭素を構成元素として含有し、
    前記結晶相が金属－ケイ素系結晶を含み、かつ、前記非晶質相が金属原子、ケイ素原子および炭素原子を含んでなる、抵抗材料。
  5. 請求項４に記載の抵抗材料において、
    前記金属がクロム、マンガン、鉄およびコバルトから選ばれる少なくとも１種である、抵抗材料。
  6. 請求項５に記載の抵抗材料において、
    前記金属－ケイ素系結晶が、Ｃｒ５－ｘＳｉ３－ｚＣｘ＋ｚ（ただし、０≦ｘ≦３、０≦ｚ≦１である）およびＣｒＳｉ２から選ばれる少なくとも１種を含有する、抵抗材料。
  7. 請求項６に記載の抵抗材料において、
    前記構成元素が、原子数基準で、クロムに対するケイ素の含有比（Ｓｉ／Ｃｒ）が２より大きく、かつ、炭素の含有量が１５～３０ａｔ％である、抵抗材料。
  8. 請求項７に記載の抵抗材料において、
    比抵抗が１．５ｍΩ・ｃｍ以上である、抵抗材料。
  9. 請求項１に記載の抵抗材料において、
    前記結晶相に含まれる結晶の平均粒径が、５０ｎｍ以下である、抵抗材料。
  10. 請求項９に記載の抵抗材料において、
    前記結晶の平均粒径が、５～３５ｎｍである、抵抗材料。
  11. 請求項１に記載の抵抗材料から構成される抵抗膜を有する、抵抗素子。
  12. 回路の一部を形成するように、負の抵抗温度係数を有する非晶質材料を成膜し、
    前記成膜した非晶質材料をアニール処理して、その一部を結晶化させて、正の抵抗温度係数を有する複数の結晶相と、前記結晶相よりも比抵抗が高い非晶質相とを有する抵抗膜を得る、
    抵抗素子の製造方法。
  13. 請求項１２に記載の抵抗素子の製造方法において、
    前記アニール処理を、前記抵抗膜が、前記複数の結晶相の結晶相間に前記非晶質相が存在し、前記結晶相同士が非連続となる部分を有するように実施する、抵抗素子の製造方法。
  14. 請求項１３に記載の抵抗素子の製造方法において、
    前記抵抗膜が、金属、ケイ素および炭素を構成元素として含有し、
    前記結晶相が金属－ケイ素系結晶を含み、かつ、前記非晶質が炭素原子を含んでなる、抵抗素子の製造方法。
  15. 請求項１４に記載の抵抗素子の製造方法において、
    前記金属がクロム、マンガン、鉄およびコバルトから選ばれる少なくとも１種である、抵抗素子の製造方法。
  16. 請求項１５に記載の抵抗素子の製造方法において、
    前記金属－ケイ素系結晶が、Ｃｒ５－ｘＳｉ３－ｚＣｘ＋ｚ（ただし、０≦ｘ≦３、０≦ｚ≦１である）およびＣｒＳｉ２から選ばれる少なくとも１種を含有する、抵抗素子の製造方法。
  17. 請求項１６に記載の抵抗素子の製造方法において、
    前記構成元素が、原子数基準で、クロムに対するケイ素の含有比（Ｓｉ／Ｃｒ）が２より大きく、かつ、炭素の含有量が１５～３０ａｔ％である、抵抗素子の製造方法。
  18. 請求項１２に記載の抵抗素子の製造方法において、
    前記結晶相を構成する結晶の平均粒径が、３５ｎｍ以下である、抵抗素子の製造方法。
  19. 請求項１４に記載の抵抗素子の製造方法において、
    前記アニール処理の温度が、４００～７００℃である、抵抗素子の製造方法。
JP2021165953A 2021-10-08 2021-10-08 抵抗材料、抵抗素子および抵抗素子の製造方法 Pending JP2023056630A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2021165953A JP2023056630A (ja) 2021-10-08 2021-10-08 抵抗材料、抵抗素子および抵抗素子の製造方法
US17/892,639 US20230116260A1 (en) 2021-10-08 2022-08-22 Resistor material, resistor element and method of manufacturing the resistor element
TW111133802A TW202316451A (zh) 2021-10-08 2022-09-07 電阻材料、電阻元件及製造電阻元件之方法
CN202211191902.9A CN115954170A (zh) 2021-10-08 2022-09-28 电阻器材料、电阻器元件以及电阻器元件的制造方法
DE102022125411.9A DE102022125411A1 (de) 2021-10-08 2022-09-30 Widerstandsmaterial, widerstandselement und verfahren zur herstellung eines widerstandselements
KR1020220126956A KR20230051082A (ko) 2021-10-08 2022-10-05 저항 재료, 저항 소자 및 저항 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021165953A JP2023056630A (ja) 2021-10-08 2021-10-08 抵抗材料、抵抗素子および抵抗素子の製造方法

Publications (1)

Publication Number Publication Date
JP2023056630A true JP2023056630A (ja) 2023-04-20

Family

ID=85705105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021165953A Pending JP2023056630A (ja) 2021-10-08 2021-10-08 抵抗材料、抵抗素子および抵抗素子の製造方法

Country Status (6)

Country Link
US (1) US20230116260A1 (ja)
JP (1) JP2023056630A (ja)
KR (1) KR20230051082A (ja)
CN (1) CN115954170A (ja)
DE (1) DE102022125411A1 (ja)
TW (1) TW202316451A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59605278D1 (de) * 1995-03-09 2000-06-29 Philips Corp Intellectual Pty Elektrisches Widerstandsbauelement mit CrSi-Widerstandsschicht
IT1402165B1 (it) * 2010-06-30 2013-08-28 St Microelectronics Srl Resistore ad elevata precisione e relativo metodo di calibratura
JP6075114B2 (ja) 2013-02-27 2017-02-08 ローム株式会社 半導体装置および半導体装置の製造方法
JP6208957B2 (ja) * 2013-03-06 2017-10-04 ソニー株式会社 二次電池用活物質、二次電池用電極、二次電池、電池パック、電動車両、電力貯蔵システム、電動工具および電子機器
JP2021165953A (ja) 2020-04-07 2021-10-14 Ｋｉｎｇ’Ｓ株式会社 券売機、取引管理システム及びプログラム

Also Published As

Publication number Publication date
KR20230051082A (ko) 2023-04-17
CN115954170A (zh) 2023-04-11
US20230116260A1 (en) 2023-04-13
DE102022125411A1 (de) 2023-04-13
TW202316451A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
JP4436064B2 (ja) サーミスタ用材料及びその製造方法
US7407858B2 (en) Resistance random access memory devices and method of fabrication
JP6354947B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JPH10270201A (ja) Ｃｒ−Ｎ基歪抵抗膜およびその製造法ならびに歪センサ
JPS5945201B2 (ja) 電気抵抗膜及びその製造方法
TWI841675B (zh) 溫度感測膜、導電膜及其製造方法
WO2022181642A1 (ja) 磁性材料、積層体及び積層体の製造方法並びに熱電変換素子及び磁気センサ
WO2016153073A1 (ja) 窒化物熱電変換材料及びその製造方法並びに熱電変換素子
CN110911352B (zh) 一种Cu互连用扩散阻挡层及其制备方法和应用
Lukose et al. Thin film resistive materials: past, present and future
US5013526A (en) Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen
Vora–ud et al. Power factor investigation of RF magnetron sputtered c-GeSbTe thin film
JP2023056630A (ja) 抵抗材料、抵抗素子および抵抗素子の製造方法
Lin et al. A study on the NiCrMnZr thin film resistors prepared using the magnetron sputtering technique
Nazon et al. Copper diffusion in TaN-based thin layers
Cuong et al. Structural and electrical characterization of tantalum nitride thin film resistors deposited on AlN substrates for π-type attenuator applications
CN114783980A (zh) Cu互连集成电路用多层合金扩散阻挡层及其制备方法
JP2019129188A (ja) サーミスタ及びその製造方法並びにサーミスタセンサ
US20210025051A1 (en) Binary Ag-Cu Amorphous Thin-Films for Electronic Applications
Ma et al. Influence of Al doping and annealing on the microstructures and electrical properties of CrSi films prepared by magnetron co-sputtering
JP3288301B2 (ja) 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
JP2021192402A (ja) 熱電変換材料、その製造方法およびそれを用いた熱電変換素子
JP4742758B2 (ja) 薄膜抵抗体及びその製造方法
Aihaiti et al. Electrical and Structural Properties of Non-Reactive Dual Magnetron Sputter Deposited W–C Thin Films for MOSFET Gates
EP2100313B1 (en) High resistivity thin film composition and fabrication method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240307