TW544838B - Method for forming refractory metal-silicon-nitrogen capacitors and structures formed - Google Patents
Method for forming refractory metal-silicon-nitrogen capacitors and structures formed Download PDFInfo
- Publication number
- TW544838B TW544838B TW091111504A TW91111504A TW544838B TW 544838 B TW544838 B TW 544838B TW 091111504 A TW091111504 A TW 091111504A TW 91111504 A TW91111504 A TW 91111504A TW 544838 B TW544838 B TW 544838B
- Authority
- TW
- Taiwan
- Prior art keywords
- heat
- silicon
- nitrogen
- resistant
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000007789 gas Substances 0.000 claims abstract description 29
- 238000004544 sputter deposition Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 40
- 238000000151 deposition Methods 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- ANMFXAIWZOZAGV-UHFFFAOYSA-N [N].[Si].[Si] Chemical compound [N].[Si].[Si] ANMFXAIWZOZAGV-UHFFFAOYSA-N 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 11
- 238000011065 in-situ storage Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 2
- 241001674048 Phthiraptera Species 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 239000010953 base metal Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- -1 gold-silicon-nitrogen Chemical group 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 238000005477 sputtering target Methods 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 80
- 239000010408 film Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910004200 TaSiN Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- RIFHPKDYLRBSGB-UHFFFAOYSA-N nitrosilicon Chemical compound [O-][N+]([Si])=O RIFHPKDYLRBSGB-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001199 N alloy Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910021536 Zeolite Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- HNPSIPDUKPIQMN-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Al]O[Al]=O HNPSIPDUKPIQMN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 239000010457 zeolite Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
- C23C14/0073—Reactive sputtering by exposing the substrates to reactive gases intermittently
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Metallurgy (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
544838 A7 五、發明說明（ 發里 本發明廣義上係關於一種製造具有由耐熱性氮矽金 屬之電容器之半導體元件的製造方法及以該方法形成的 一 、π更特別的疋，本發明係關於一種包含電容器、且該 電谷e ir、藉由在相同處理室中改變製程條件來沈積多層 耐熱性氮矽金屬而形成之半導體元件的製造方法、及藉由 該種製造方法形成的元件。 發明 、在半導體製造中，電容器時常在半導體結構中就地形 成1如’可在動態隨機存取記憶體元件中發現就地形成 的電各益。形成該電容器所需的製程很複雜。其包括利用 不同的化學製寿呈I# '積不同的材料層’而最可能的是在不 同的處理至中。例如，由多晶矽材料所沉積的層時常使用 作為電極’同時由絕緣材料（諸如二氧化石幻所沉積的層時 常使用作為電容器介電質。因此，該製程需要從數種不同 的材料在數個處理室中進行數次沉積，以形成及圖形化該 电谷益 〇 、在現代的半導體元件中，耐熱性金屬已時常使用在半 導體製程中以形成介層或接觸層。但《，耐熱性金屬·氛 合金尚未廣泛地使用在半導體元件製程中。例如，僅有最 近在吳國專利5’892,28丨中描述將鈕-鋁-氮合金使用在半 導體元件中作為擴散障蔽層及附著性促進層。該專利揭示 出在半導體7L件中使用Ta_A1_N來防止在週圍層間之交互 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂. 經濟部智慧財產局員工消費合作社印製 544838 五、發明説明（） 擴政例如，在二導體層之間； 牡千導體層與導體厝之; 在絕緣層與導體層之間、導體層之間， - 在絕緣層與半導體層之間；或在 一 +導體層之間。Ta-A1-N的 (請先閲讀背面之注意事項再填寫本頁) , 一用途為促進與毗連層之 附者性，例如，在二導體声 /主道和“ 層之間，在導體層與絕緣層之間； 在半導體層與導體；之門. 盖…SS 在二半導體層之間。但是， 美國專利5,892,28 1並A教導如 、導in鼠合金在半導體製造 上的任何其它用途。 因此’本發明之目桿為 ^ ^ ^ ^ ^ 铩為死供一種在半導體結構中就地 形成電谷器之方法，θ "其不具有習知方法的缺點或短處。 本發明的另一目標為提 一 & # — π 代货檀在+導體結構中就地形
成電谷器之方法，其僅當I 六^里而要〉儿積单一材料。 本發明的進一步目； 、 ^ ^為k供一種在半導體結構中就地 形成電谷器之方法，並僅需 /、1重而要在多層中沉積單一的耐執性 氮矽金屬材料。 本發明的另一進一步目样 乂曰铋為挺供一種在半導體結構中 形成電容器的方法，盆僅兩i 僅而要在不同的製程條件下將單一 的TaSiN材料沉積多層。 本發明的仍然另—目辦 '乃目標為挺供一種在半導體結構中形 成電谷益之方法’盆藉由沈藉炙爲B益a a 1. 經濟部智慧財產局員工消費合作社印製 八稽田/兄槓夕層且母層具有不同的化學 計量之耐熱性氮矽金屬。 本發明❾更另—目標為提供一種在半導體結構中就地 形成電容器的方法，其藉由沈積多層且每層具有不同的薄 片電阻值之耐熱性氮矽金屬。 本發明的仍然更另一目標為提供一種在半導體結構中 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公f) 544838 A7 B7 五、發明説明（） 形成電容器之方法，其藉由在相同室中改變流入室中的氮 之分壓流速而沈積多層的耐熱性氮矽金屬。 本發明的更另一進一步目標為提供一種半導體電容器 結構，其具有一下層電極、一中間介電質層及一上層電 極，其由相同的耐熱性氮矽金屬材料形成，但是具有不同 的化學計量。 發明目的及概述： 根據本發明，已揭示一種在半導體結構中形成一耐熱 性氮矽金屬電容器之方法及以此方法形成的結構。 在一較佳的具體實施例中，一種在半導體結構中形成 一耐熱性氮矽金屬電容器的方法可藉由操作下列步驟而 進行：將一經預處理的半導體基材放置在一濺鍍室中；將 Ar氣體流入該濺鍍室；使用耐熱性金屬矽化物標靶或耐 熱性金屬與矽之標靶，在該基材上濺鍍沈積第一耐熱性氮 石夕金屬層；將Ν2氣體流入該濺鍍室中，藉由調整Ν2的流 速或分壓，使得在室中的Ν2氣體濃度至少為3 5 % ;在該 第一耐熱性氮矽金屬層的上部上濺鍍沈積第二耐熱性氮 石夕金屬層；停止Ν2氣體流入該濺鍍室；在該第二耐熱性 氮矽金屬層的上部上濺鍍沈積第三耐熱性氮矽金屬層；光 肩L影姓刻該第一、第二及第三耐熱性氮梦金屬層以形成一 電容器。 在半導體結構中形成耐熱性氮矽金屬電容器的方法 可進一步包括：在溫度至少8 0°C下就地退火該電容器之 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -夢· 經濟部智慧財產局員工消費合作社印製 544838
A7 B7 發明説明（） 步驟；或將ΑΓ氣體以在約lOsccm至約200sccm間之 速流入該濺渡室的步驟；或將N2氣體以在約1 seem 1 OOseem間之流速流入該濺鍍室的步驟。該方法可進 包括：將第一及第三耐熱性氮矽金屬層濺鍍沈積至厚 約100A至約5000A間之步驟；或將第二耐熱性氮矽 層沈積至厚度在約1〇〇人至約5000人間之步驟。該方 進一步包括··濺鍍沈積該第一及第三耐熱性氮矽金 (每層具有不高於50歐姆/平方的薄片電阻）之步驟； 鍍沈積該第二耐熱性氮矽金屬層（其具有大於7.5 ^ 常數）之步驟。該方法可進一步包括濺鍍沈積第一、 及第三耐熱性氮矽金屬層（其由選自於由Ta、Nb、 本發明進一步針對一種半導體電容器結構， 由第一耐熱性氮矽金屬材料（其薄片電阻不高於 平方）所形成的下層電極；一由第二耐熱性氮矽 (其介電常數大於7.5)所形成之中間介電質層； 一耐熱性氮矽金屬材料所形成之上層電極。 在該半導體電容器結構中，該下層電極與上 層之形成厚度在約100A至約5〇〇〇A之間；該中 層之形成厚度在約100A至約5000A " 一 之間。在該 二及第三耐熱性氮石夕金眉材料令的耐熱 由Ta、Nb、v、w*Ti所組成之群。該第— 金屬材料具有不高於50歐姆/平方的薄片電阻耐 二耐熱性氮矽金屬材料具有大於7.5的介電常數 氣流 至約 一步 度在 金屬 法可 屬層 或漱 介電 第二 V、w 1括一 歐姆/ 材料 由第 極每 電質 、第 自於 氮矽 該第 544838 A7 B7 五、發明說明（） 圖式簡單說明： 本發明的這些及其它目標、特徵及優點將從下列的詳 細說明及附加的圖形而變明顯，其中： 第1圖為一半導體結構的放大截面圖，其包括由三層耐熱 性氮碎金屬材料所形成之本發明的電容器。 第2圖為在沉積系統# 1中所獲得的資料之曲線圖，其顯 示出本發明的耐熱性氮矽金屬材料之薄片電阻與 藉由調整氮氣而獲得的氮含量之相依性。 第3圖為在沉積系統#1中所獲得的資料之曲線圖，其顯 示出本發明的耐熱性氮矽金屬材料之薄膜均勻性 與藉由調整氮氣流而獲得的氮含量之相依性。 (請先閲讀背面之注意事項再填寫本頁) 丨·訂· 經濟部智慧財產局員工消費合作社印製 圖號對照說明： 第1 圖 10 CMOS結構 12 絕緣材料層 14 下層電極層 16 介電質層 18 上層電極層 20 堆疊電容 22 擴散障蔽層 24 接觸通道 26 接觸通道 28 接觸通道 30 保險絲層 32 電阻器 34 多晶石夕接觸介層 發明詳細說明： 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544838 A7 B7 i、發明説明（） 本發明揭示一種在半導體結構、中形成耐熱性氮矽金 屬電容器之方法’其藉由在半導體基材上就地形成數層耐 熱性氮矽金屬層（每層具有不同的化學計量），然後光微影 蝕刻該多層以形成一電容器。 在該方法令，首先將一經預處理的半導體基材放置在 一濺鍍室中；然後，將Ar氣體流入該濺鍍室以從單一的 耐熱性金屬矽化物標靶或從耐熱性金屬與矽的二個標 靶，在基材上濺鍍沉積第一耐熱性氮矽金屬層。然後，將 A氣體流入該濺鍍室，藉由調整n2氣流或分壓直到室中 的N2氣體濃度到達至少3 5體積％ ;然後，在該第一耐熱 性氮矽金屬層的上部上濺鍍沉積第二耐熱性氮矽金屬 層。然後，停止N2氣體氣流，在第二耐熱性氮矽金屬層 的上部上沉積第三耐熱性氮矽金屬層。在三層耐熱性氮石夕 金屬層全部沉積後，光微影蝕刻該些層以形成一電容器。 本發明的新穎方法可接著一可選擇的退火步驟，其中 該電容器結構可在至少8 0 °C的溫度下就地退火，較佳地 在至少1 00°C的溫度下。在較佳的具體實施例中，Ar氣體 以在約10sccm至約200seem間之流速流入該濺鍍室。在 形成高薄片電阻的中間耐熱性氮矽金屬層期間，N2氣體以 在約lsccm至約l〇〇sccm間之流速流入該濺鍍室。 本發明進一步揭示一種半導體結構電容器，其由下層 電極、中間介電質層及上層電極所建構。下層電極及上層 電極二者由具有薄片電阻不高於50歐姆/平方之第一耐熱 性氮石夕金屬材料所形成，同時該中間介電質層由具有介電 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) '訂· 經濟部智慧財產局員工消費合作社印製 544838 A7 B7 五、發明説明（） 常數大於7.5之第二耐熱性氮矽金屬材料所形成。下層、 上層電極及中間介電質層每層之形成厚度在約l〇〇A及約 5 00 0人間。在該第一、第二及第三耐熱性氮矽金屬材料中 的耐熱性金屬可選自於由Ta、Nb、V、W及Ti所組成之 群。 初始參照至第1圖，其顯示出本發明之CMOS結構 10之放大截面圖，其具有一堆疊電容2〇及一在上部形成 的絕緣材料層12。下層電極層14、介電質層16及上層電 極層1 8由具有不同化學計量的耐熱性氮矽金屬材料所沉 積，且在擴散障蔽層2 2上方圖案化。絕緣材料層i 2沉積 在全部的晶圓上，且餘刻出接觸通道24、26及28(其後來 會填以導電材料而各別地對擴散障蔽層2 2、保險絲層3 0 及電阻器32形成電接觸）。在特別的結構1〇中（顯示在第 1圖），擴散障蔽層22可防止下層電極1 4與多晶矽接觸介 層3 4間之反應。保險絲層3 0可因施加大電流通過線（保 險絲材料）介層結構而造成過度加熱而使該保險絲材料熔 4匕燒斷，因此遺失導電性。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 耐熱性氮矽金屬材料（諸如TaSiN)可依TaSiN薄膜的 化學計量而具有廣泛範圍的電阻率。例如，在正常的Dc 減鍍條件下，可藉由改變氮與氬的比例（即藉由調整氮的 流速或分壓從4體積％至50體積％)而獲得從〇 2歐姆、公 分變化至幾乎106歐姆-公分的薄膜。在較高的氮比率時， 該薄膜會變絕緣。電阻與氮氣流之增加比例為單調的，但 是在較高的氮氣流比率下則較急劇地增加。 第11頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公楚) 544838 A7 B7 五、發明説明（） 、 表1顯禾出在TaSiN薄膜的薄片電阻與在氬濺鍍電漿 中的氮百分比間之關係的資料。在表1中所列之材料可藉 由調整流入Ar濺鍍電漿的N2氣體在沉積系統# 1中沉積。 4 9點的電阻測量顯示出當薄片電阻隨著在濺鍍電漿中較 大的氮量而增加時，薄膜的不均勻性會增加。例如，當氮 含量從40增加至44時會發生明顯的均勻性降低，伴隨著 的為薄片電阻以一級數的大小增加。 表1 在Ar濺鍍電漿中的 Rs(歐姆/平方） 均勻性（49點，％) N2(體積％) (請先閲讀背面之注意事項再填寫本頁) -夢· 經濟部智慧財產局員工消費合作社印製 4 25.78 4.4 7 28.6 4.7 10 35.6 4.9 13 43.3 4.9 16 52.91 4.7 20 71.52 4.5 24 100.73 4.3 28 151.47 4.4 32 255.5 5.8 36 528.3 9.2 40 1727 17.2 44 14663 29.8 48 657770 44.3 第12頁 、一一云 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544838 五 '發明說明（ 表2及3顯示出二種TaSiN組成的電性質，其為絕緣 體而可使用於電容器應用中作為介電質。在表2及3中所 列的材料可藉由調整進入Ar濺鍍電漿的n2分壓在沉積系 、充#2中沉積。電容、損耗因素及介電常數顯示為施加的 頻率之函數。對二薄膜來說，損耗因素會隨著頻率增加而 增加，然而介電常數會在較高的頻率下稍微降低，其主要 由於較南的損失（損耗因素）。測量誤差在土丨〇 %範圍内。 表2 75.5 奈米 Ta : Si : N 7.7 : 30.7 : 61.6(在 Ar 中 50%的 N2) 電容（pF) 損耗因素 介電常數 經濟部智慧財產局員工消費合作社印製 10k 249pF 0.020 9.5 40k 242pF 0.021 9.2 100k 238pF 0.029 9.1 表3 58.7 奈米 Ta : Si ： N 9.8 ： 30.2 :59.9(在 Ar 中 3 0 % 的 N2) 頻率（hz) 電容（pF) 損耗因素 介電常數 10k 282pF 0.010 -------- 8.4 40k 274pF 0.034 8.1 100k 267pF 0.050 7.9 如在表2及3中顯示，在表2中的第一樣品具有77:第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ...............·_#——-::訂.........線· (請先閱讀背面之注意事項再填寫本頁) 一 544838 Α7
經濟部智慧財產局員工消費合作社印製 30_7:61.5之丁"以組成，而以在^電渡巾50體積 卿來製備。在表3中顯示的第二樣品具有3〇 2. 州之组成，*以在Ar„中3Q%的“ 材料 的介電常數可葬Α Γν、目,丨旦姑1 柯抖 …： 術以頻率的函數來顯示。該 …數會隨著頻率稍微地減少(由於損粍因素增加)。本 發明之TaSiN的介電常數在約8 〇至約9 5之間。 參照至第2圖，其顯示出由TaSm薄膜的薄片電 為在錢錄電聚中的氣之函數而冷製的曲線圖。帛3圖續干 出由電阻均勾性亦作為…電装中的氮之函數而•製 的曲線圖。該均句性會隨著在Ar錢錄電裝中較高的 分比而降低。 2 本發明的新穎方法使用- TaSlN的多層結構4每層 具有不同的組成以獲得最後的持料電阻。藉由使用該新賴 的方法，可大大地增加該製造製裎的製程窗口。例如，可 獲得在15Κ·歐姆/平方至絕緣間之薄片電阻值且具較好的 均勻性控制。 可由本發明的新穎方法製得之另-利益為就地沈積 多層薄膜來製造電容器之可能性。例如，首先將一低薄片 電阻薄膜沉積至預定的厚度而作為底部電極，然後從相同 標乾但是以較高的氣氣流來沉積而形成一介電質薄膜，最 後地沉積該第三低薄片電阻薄膜作為上層電心本發明的 新顆方法可選擇性地包括一就地退火的步驟，如此該失在 中間的薄膜已準備好用來電容器圖形化。此可減低製造成 本’因此使得本發明之方法不僅合適於半導體前端應用 第14頁 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ297公釐) -------------------- -·訂---- 線 (請先閲讀背面之注意事項再場寫本買} A7 B7 544838 五、發明説明（） (諸如與元件整合），而且亦合適用來在封裝級下實施高密 度電容器。 本發明的新顆電容器可利用一種耐熱性氮矽金屬材 料（諸如TaSiN)來形成。該耐熱性金屬亦可為選自於由 |sfb、▽、W及Ti所組成之群的元素。在典型的TasiN之 对熱性氮石夕金屬組成物中’該組成物可包括在約5原子％ 與約55原子％間之Ta、在約10原子％與約45原子％間之 Si及在約30原子°/。與約80原子％間之N。形成該電容器 的半導體結構亦可包括一使用來建立與電容器電連接之 導電元件。該導電元件可由摻雜的多晶矽、金屬矽化物、 多晶物、耐熱性金屬、鋁、銅及其合金所形成。 該耐熱性氮矽金屬薄膜（諸如TaSiN)的優點為可依耐 熱性金屬與矽與氮的比率而為絕緣或有電阻性。該些薄膜 具熱穩定性而可在最高800°C的溫度下退火。 本發明的新穎方法可藉由調整在濺鍍沉積製程期間 之氮與氬的混合物而進一步使用來製造一種經調整的Rc 堆疊結構。 經 濟 部 智 慧 財 產 局 員 X 消 費 合 h 社 印 製 因此’本發明用來形成耐熱性氮矽金屬電容器之新每頁 的方法與使用此方法所形成的結構已在上述描述中及在 附加的第1-3圖之圖形中充分地描述。 雖然本發明已經以闡明的方式描述，應該了解的是所 使用的術語意欲指為所描述的名稱之本意而非為限制。 再者’雖然本發明已以較佳的具體實施例描述，可了 解的是熟知此技藝之人士能容易地將這些教導應用 主本 第15頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544838 A7 B7 五、發明説明（） 發明的其它可能變化。 主張本發明之專用性質或特權的具體實施例則定義 如下〇 (請先閲讀背面之注意事項再填寫本頁) '訂· 經濟部智慧財產局員工消費合作社印製 第16頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐）
Claims (1)
- 544838 ABCD 申請專利範圍 1 · 一種在半導體結構中形成耐熱性氮矽金屬電容器的方 法，該方法至少包含下列步驟： (請先閱讀背面之注意事項再填寫本頁) 將一經預處理的半導體基材放置在一濺鍍室中； 將Ar氣體流入該濺鍍室； 在該基材上濺鍍沈積第一耐熱性氮矽金屬層； 將Ν2氣體流入該濺鍍室，藉由調整Ν2氣流或分壓 而使該室中的Ν2氣體之濃度為至少3 5 % ; 在該第一耐熱性氮矽金屬層的上部上濺鍍沈積第二 耐熱性氮矽金屬層； 停止該Ν2氣體流入該濺鍍室； 在該第二耐熱性氮矽金屬層的上部上濺鍍沈積第三 耐熱性氮矽金屬層；及 光微影蝕刻該第一、第二及第三耐熱性氮矽金屬層 以形成一電容器。 2. 如申請專利範圍第1項所述之在半導體結構中形成耐熱 性氮矽金屬電容器的方法，其中更包含在溫度至少8 0 °C下就地退火該電容器之步驟。 經濟部智慧財產局員工消費合作社印製 3. 如申請專利範圍第1項所述之在半導體結構中形成耐熱 性氮矽金屬電容器的方法，其中更包含將Ar氣體以在 約1 0 s c c m至約 2 0 0 s c c m間之流速流入該錢鍍室的步 驟0 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544838 Α8 Β8 C8 D8 申請專利範圍 4 击以-㈤够1頊所述之在半導體結構中形成耐熱 4 ·如申請專利範圍第1 @ L . A <法，其中更包含將N2氣體以在約 性氮矽金屬電容器的方 Μ之流速流入該賤錄室的步雜。 lsccm 至約 lOOsccm 間 s a * & 够1頊所述之在半導體結構中形成耐熱 5 ·如申請專利範圍第1 W 从-a # μ方法’其中更包含濺鍍沈積該第一 十生虱矽金屬電容器的力 立^^ 〆欲金屬層至厚度在約ΙΟΟΑ及約 及該第三而才熱性虱矽 5000A間的步驟。 6.如申請專利範圍第1項所述之在半導體結構中形成对熱 性Μ夕金屬電容器的方法’其中更包含漱鍵沈積該第二 耐熱性氣矽金屬層直摩度在約ΐ〇〇Α及約5000人間的步 驟。 (請先閱讀背面之注意事項再填寫本頁)經濟部智慧財產局員工消費合作社印製 7 .如申請專利範圍第1頊所述之在半導體結構中形成耐熱 性氮矽金屬電容器的方法，其中更包含濺鍍沈積該第一 及該第三耐熱性氮矽金屬層的步驟，其每層具有不高於 50歐姆/平方的薄片電阻。 8 ·如申請專利範圍第1項所述之在半導體結構中形成耐熱 性氮矽金屬電容器的方法’其中更包含濺鍍沈積該具有 介電常數大於7.5之第二耐熱性氮矽金屬層的步驟。 9 ·如申請專利範圍第1項所述之在半導體結構中形成财熱 第18頁 本紙張又度適用中國國家標準(CNS)A4規格(210Χ 297公釐) ABCD544838 六、申請專利範圍 性氮矽金屬電容器的方法，其中更包含機錢沈積該第 一、第二及第三耐熱性氮矽金屬層的步驟， 砀耐熱性虱 矽金屬層由選自於Ta、Nb、V、W及Ti所繞成之群的 而才熱性金屬所形成。 1 0.如申請專利範圍第1項所述之在半導體結構中形成而才 熱性氣石夕金屬電容器的方法’其中更包含從耐熱性金屬 矽化物的濺鍍標靶來濺鍍沈積該第一、第二及第r财熱 性氮矽金屬層的步驟3 1 1 ·如申請專利範圍第1項所述之在半導體結構中形成耐 熱性氮矽金屬電容器的方法，其中更包含從耐熱性金屬 與石夕的一個錢鑛標乾來藏艘沈積該第一、第二及第-耐 熱性氮碎金屬層之步驟。 1 2.—種半導體電容器結構，其至少包含·· 一下層電極，其由具有不高於50歐姆/平方的薄片 電阻之第一耐熱性氮矽金屬材料所形成； (請先閲讀背面之注意事項再填寫本頁) -訂· 經濟部智慧財產局員工消費合作社印製 於 大 數 常 電 介及 有 ； 具成 由形 其所 , 料 層材 質屬 電金 介命 間氮 中性 一 熱 耐 第 的 形 所料 材 屬 金 矽 氮 性 熱 耐 \ 第 該 由 其 極 電 層 上 其構 結 器 容 電 體 導 半 之 述 所 項 2 第 圍 範 利 專 請 申 如 頁 9 IX 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 544838 A8 B8 C8 D8 六、申請專利範圍 中該下層電極及上層電極每層之形成厚度在約10 0A至 約5000A間。 14. 如申請專利範圍第12項所述之半導體電容器結構，其 中該中間介電質層之形成厚度在約100A至約5000A 間。 15. 如申請專利範圍第12項所述之半導體電容器結構，其 中在該第一、第二及第三耐熱性氮矽金屬材料中的耐熱 性金屬可選自於由Ta、Nb、V、W及Ti所組成之群。 16. 如申請專利範圍第12項所述之半導體電容器結構，其 中該第一耐熱性氮矽金屬層具有不高於50歐姆/平方的 薄片電阻》 17·如申請專利範圍第12項所述之半導體電容器結構，其 中該第二耐熱性氮矽金屬層具有大於7.5的介電常數。 (請先閲讀背面之注意事項再填寫本頁) -訂. 經濟部智慧財產局員工消費合作社印製 第20頁 本紙張又度適用中國國家標準(CNS)A4規格(210X297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/872,603 US6524908B2 (en) | 2001-06-01 | 2001-06-01 | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW544838B true TW544838B (en) | 2003-08-01 |
Family
ID=25359933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091111504A TW544838B (en) | 2001-06-01 | 2002-05-29 | Method for forming refractory metal-silicon-nitrogen capacitors and structures formed |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6524908B2 (zh) |
| JP (2) | JP3980409B2 (zh) |
| SG (1) | SG104330A1 (zh) |
| TW (1) | TW544838B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429881B1 (ko) * | 2001-11-02 | 2004-05-03 | 삼성전자주식회사 | 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법 |
| US6847077B2 (en) * | 2002-06-25 | 2005-01-25 | Agere Systems, Inc. | Capacitor for a semiconductor device and method for fabrication therefor |
| US7030024B2 (en) * | 2002-08-23 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-gate structure and method of fabricating integrated circuits having dual-gate structures |
| JP2004111711A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 半導体装置 |
| KR100548998B1 (ko) * | 2003-09-25 | 2006-02-02 | 삼성전자주식회사 | 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| JP5824330B2 (ja) * | 2011-11-07 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8686389B1 (en) * | 2012-10-16 | 2014-04-01 | Intermolecular, Inc. | Diffusion barrier layer for resistive random access memory cells |
| US8866118B2 (en) * | 2012-12-21 | 2014-10-21 | Intermolecular, Inc. | Morphology control of ultra-thin MeOx layer |
| US10833007B2 (en) * | 2019-01-08 | 2020-11-10 | International Business Machines Corporation | Circular ring shape fuse device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| US5757612A (en) * | 1996-04-23 | 1998-05-26 | International Business Machines Corporation | Structure and fabrication method for non-planar memory elements |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| JPH10173135A (ja) * | 1996-12-16 | 1998-06-26 | Matsushita Electron Corp | 半導体集積回路とその製造方法 |
| US5876788A (en) * | 1997-01-16 | 1999-03-02 | International Business Machines Corporation | High dielectric TiO2 -SiN composite films for memory applications |
| US6096597A (en) * | 1997-01-31 | 2000-08-01 | Texas Instruments Incorporated | Method for fabricating an integrated circuit structure |
| US6294420B1 (en) * | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
| KR100230422B1 (ko) * | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6184073B1 (en) * | 1997-12-23 | 2001-02-06 | Motorola, Inc. | Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region |
| KR100319888B1 (ko) * | 1998-06-16 | 2002-01-10 | 윤종용 | 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 |
| US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
| KR100327328B1 (ko) * | 1998-10-13 | 2002-05-09 | 윤종용 | 부분적으로다른두께를갖는커패시터의유전막형성방버뵤 |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US6294807B1 (en) * | 1999-02-26 | 2001-09-25 | Agere Systems Guardian Corp. | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6747353B2 (en) * | 2000-11-27 | 2004-06-08 | Texas Instruments Incorporated | Barrier layer for copper metallization in integrated circuit fabrication |
| US6545339B2 (en) * | 2001-01-12 | 2003-04-08 | International Business Machines Corporation | Semiconductor device incorporating elements formed of refractory metal-silicon-nitrogen and method for fabrication |
-
2001
- 2001-06-01 US US09/872,603 patent/US6524908B2/en not_active Expired - Fee Related
-
2002
- 2002-05-24 JP JP2002149960A patent/JP3980409B2/ja not_active Expired - Fee Related
- 2002-05-24 SG SG200203152A patent/SG104330A1/en unknown
- 2002-05-29 TW TW091111504A patent/TW544838B/zh not_active IP Right Cessation
-
2003
- 2003-01-16 US US10/346,437 patent/US6707097B2/en not_active Expired - Lifetime
-
2007
- 2007-05-29 JP JP2007141486A patent/JP4906597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SG104330A1 (en) | 2004-06-21 |
| US20030107075A1 (en) | 2003-06-12 |
| US6707097B2 (en) | 2004-03-16 |
| JP3980409B2 (ja) | 2007-09-26 |
| US20020185689A1 (en) | 2002-12-12 |
| JP4906597B2 (ja) | 2012-03-28 |
| JP2007306008A (ja) | 2007-11-22 |
| JP2003060084A (ja) | 2003-02-28 |
| US6524908B2 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW425691B (en) | Thin film capacitor and its fabrication method | |
| JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US20050110142A1 (en) | Diffusion barriers formed by low temperature deposition | |
| JP5578466B2 (ja) | 銅配線、銅配線の形成方法および半導体装置 | |
| Ramakrishnan et al. | Dielectric Properties of Radio Frequency Magnetron Sputter Deposited Zirconium Titanate‐Based Thin Films | |
| JP4906597B2 (ja) | 半導体キャパシタ構造 | |
| KR20060020617A (ko) | Ｏ ｔｃｒ을 지닌 박막 레지스터의 제조 방법 | |
| TW494576B (en) | Lead germanate ferroelectric structure with multi-layered electrode and deposition method for same | |
| CN101647075A (zh) | 具有电流密度增强层的薄膜电阻 | |
| TWI281953B (en) | A deposition method of TiN thin film having a multi-layer structure | |
| TW200915429A (en) | Semiconductor device and method for manufacturing the same | |
| CN1331200C (zh) | 半导体器件及传导结构形成工艺 | |
| KR20210052172A (ko) | 배선 구조체 및 이를 포함한 전자 장치 | |
| TW571386B (en) | Barrier stack with improved barrier properties | |
| JP3491237B2 (ja) | 半導体装置の積層導電膜構造 | |
| JP3875446B2 (ja) | イリジウム導電電極／障壁構造およびその形成方法 | |
| US9142609B2 (en) | MIM capacitor device | |
| TW200921789A (en) | Intermetallic conductors | |
| TW531798B (en) | Barrier metal layer and method of forming the same | |
| JP5384269B2 (ja) | Ｃｕ配線の形成方法 | |
| US10396146B2 (en) | Leakage current reduction in stacked metal-insulator-metal capacitors | |
| TW387136B (en) | Method of forming a metal wire of a semiconductor device | |
| TWI300255B (en) | Composite material as barrier layer in cu diffusion | |
| JPS59167058A (ja) | 半導体装置 | |
| TW465048B (en) | Method of forming tungsten plugs in interlayer dielectrics using mixed mode deposition process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |