JP2005310807A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005310807A JP2005310807A JP2004121428A JP2004121428A JP2005310807A JP 2005310807 A JP2005310807 A JP 2005310807A JP 2004121428 A JP2004121428 A JP 2004121428A JP 2004121428 A JP2004121428 A JP 2004121428A JP 2005310807 A JP2005310807 A JP 2005310807A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- copper
- film
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000010949 copper Substances 0.000 claims abstract description 100
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052802 copper Inorganic materials 0.000 claims abstract description 70
- 238000009713 electroplating Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000007747 plating Methods 0.000 abstract description 39
- 230000008569 process Effects 0.000 abstract description 10
- 238000000151 deposition Methods 0.000 abstract description 5
- 238000009933 burial Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 123
- 239000011229 interlayer Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000000654 additive Substances 0.000 description 6
- 239000003112 inhibitor Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】ダマシンプロセスを用いた銅配線を有する半導体装置及びその製造方法に関し、銅膜堆積直後の表面段差及び埋め込みに必要とされる総めっき膜厚を低減する。
【解決手段】絶縁膜１６に埋め込まれた銅配線２６ｂと、銅配線２６ｂの近傍の絶縁膜１６に埋め込まれたＣＭＰ用のダミーパターン２６ｃとを有する半導体装置において、ダミーパターン２６ｃを構成する単位パターンを、単位面積あたり１０〜２５％の密度で形成する。これにより、ボトムアップ成長様式の電解めっきを用いる場合にも、オーバープレートによる銅膜表面の段差を低減するとともに、配線溝の埋め込みに必要とされる総めっき膜厚を低減することができる。
【選択図】 図１
【解決手段】絶縁膜１６に埋め込まれた銅配線２６ｂと、銅配線２６ｂの近傍の絶縁膜１６に埋め込まれたＣＭＰ用のダミーパターン２６ｃとを有する半導体装置において、ダミーパターン２６ｃを構成する単位パターンを、単位面積あたり１０〜２５％の密度で形成する。これにより、ボトムアップ成長様式の電解めっきを用いる場合にも、オーバープレートによる銅膜表面の段差を低減するとともに、配線溝の埋め込みに必要とされる総めっき膜厚を低減することができる。
【選択図】 図１
Description
本発明は、半導体装置及びその製造方法に係り、特に、ダマシンプロセスを用いて形成した銅配線を有する半導体装置及びその製造方法に関する。
近年、半導体装置の配線材料として、低抵抗でエレクトロマイグレーション耐性の高い銅が注目されている。従来、半導体装置の配線は、配線材料を堆積した後にリソグラフィー及びドライエッチングを用いてパターニングすることにより形成されてきたが、揮発性の生成物を生じない銅はドライエッチングが困難である。そこで、銅配線の形成には、絶縁膜に溝パターンや孔パターンを形成した後、この溝や孔に配線材料を埋め込む、いわゆるダマシンプロセスと呼ばれる手法が利用されている。
溝パターンや孔パターンへの銅の埋め込み方法としては、ＣＶＤ法、スパッタリフロー法、電解めっき法等が有力視されている。中でも電解めっき法は、低コスト且つ高スループットであり、溝・孔への埋め込み特性が良好であることから、近年では主流となっている。
電解めっき法としては、近年のＬＳＩの高集積化に伴い、ボトムアップ成長様式と呼ばれる成長機構を用いた新たな埋め込み方法が提案されている（例えば、非特許文献１及び非特許文献２を参照）。ボトムアップ成長様式は、溝や孔の側壁及び底面から均一に成長する従来のコンフォーマル成長様式とは異なり、溝や孔の底面上に優先的に成長する特徴を有する。このため、ボトムアップ成長様式は、コンフォーマル成長様式に比べて空隙ボイドやシームが溝や孔内部に残存する確率が少なくなり、より高いアスペクト比の溝や孔を埋め込むことが可能である。
ボトムアップ成長様式における詳細な成長機構は明らかではないが、場所による大きな成長の選択性を生じる要因は、めっき液に添加される添加剤及びその組成によるものと考えられている。代表的な添加剤として、光沢剤と抑止剤とが挙げられる。前者は、カソード表面における分極を低下して新たな結晶核生成を促し、同時に析出速度を向上する効果を有する。後者は、カソード表面における分極を増加して成長を抑止する効果を有する。
次に、ボトムアップ成長様式における成長メカニズムについて、図１２を用いて説明する。
図１２（ａ）に示すように、溝１０２を有する絶縁膜１００上にバリアメタル１０４及びシード層１０６が形成された基板を電解めっき液中に浸漬することにより、シード層１０６表面は、めっき液の添加剤である光沢剤（図中、×印）や抑止剤（図中、○印）に曝される。
このとき、光沢剤は溝１０２内部に入り込むのに対し、抑止剤は、分子量サイズが大きいことやその性質により、微細な溝１０２内部に入り込むことができない。この結果、溝１０２内では光沢剤の働きが主となる。前述のように光沢剤は析出促進効果があるため、溝１０２内部の析出速度が向上し、平坦な領域に比較して溝１０２の底部から優先的に銅膜１０８が成長する（図１２（ｂ））。
これにより、空隙ボイドやシームが溝１０２内部に残存する確率が少なくなり、より高いアスペクト比の溝１０２を埋め込むことが可能となる。
M. Georgiadou, et al., "Simulation of Shaped Evolution during Electrodeposition of Copper in the Presence of Additive", J. Electrochem. Soc., Vol. 148, pp. C54-C58, 2001 S. Soukane, et al., "Feature Superfilling in Copper Electrochemical Deposition", J. Electrochem. Soc., Vol. 149, pp. C74-C81, 2002
M. Georgiadou, et al., "Simulation of Shaped Evolution during Electrodeposition of Copper in the Presence of Additive", J. Electrochem. Soc., Vol. 148, pp. C54-C58, 2001 S. Soukane, et al., "Feature Superfilling in Copper Electrochemical Deposition", J. Electrochem. Soc., Vol. 149, pp. C74-C81, 2002
しかしながら、ボトムアップ成長様式により銅を成長した場合、溝・孔部分における成長レートが速いことに起因して、形成された銅膜が溝・孔パターン上で盛り上がり、平坦部と比較して膜厚が厚くなるという現象（オーバープレート現象）が生じる（図１２（ｃ））。オーバープレート現象は、幅の狭い溝・孔パターンにおいて特に顕著であり、幅の広い溝・孔パターンは埋め込み速度が遅くなる。このため、幅の広い溝パターンや孔パターンを完全に埋め込むためには、総堆積膜厚を増加する必要があった。
また、幅の狭い溝・孔パターンの領域と幅の広い溝・孔パターンの領域との間の段差が大きくなるため、研磨が困難であった。すなわち、最も厚い膜厚に併せて研磨量を設定すると、幅の広い溝・孔パターンの領域など膜厚の薄い領域では過剰に研磨されるため、ディッシングが生じることがあった。
本発明の目的は、オーバープレートによるＣｕ膜表面の段差を低減しうるとともに、配線溝の埋め込みに必要とされる総めっき膜厚を低減しうる半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、絶縁膜に、配線を埋め込むための配線溝と、前記配線溝の近傍に配置されたＣＭＰ用のダミーパターンを埋め込むための複数の溝とを形成する工程と、前記配線溝及び前記複数の溝が形成された前記絶縁膜上に、電解めっきにより銅膜を形成する工程と、ＣＭＰにより前記絶縁膜上の前記銅膜を除去し、前記配線溝に埋め込まれた銅配線と、前記複数の溝に埋め込まれたダミーパターンとを形成する工程とを有する半導体装置の製造方法であって、前記配線溝及び前記複数の溝を形成する工程において、前記複数の溝を単位面積あたり１０〜２５％の密度で形成する半導体装置の製造方法が提供される。
また、本発明の他の観点によれば、絶縁膜に埋め込まれた銅配線と、前記銅配線の近傍の前記絶縁膜に埋め込まれたＣＭＰ用のダミーパターンとを有する半導体装置であって、前記ダミーパターンを構成する単位パターンが単位面積あたり１０〜２５％の密度で形成されている半導体装置が提供される。
本発明によれば、ＣＭＰ用のダミーパターンのサイズ及び密度を適宜制御するので、ボトムアップ成長様式により銅膜を成長する場合にも、銅膜表面の段差を低減することができる。また、溝・孔の埋め込みに必要とされる総めっき膜厚を薄くできる。したがって、半導体装置製造の際のスループットを向上できるとともに、製造コストを低減することができる。
本発明の一実施形態による半導体装置及びその製造方法について図１乃至図１１を用いて説明する。
図１は本実施形態による半導体装置の構造を示す平面図及び概略断面図、図２はボトムアップ成長様式による埋め込みメカニズムを説明する図、図３はＣｕ膜表面の段差と配線幅との関係を示すグラフ、図４はオーバープレート量とダミーパターンのサイズ及び密度との関係を示すグラフ、図５はオーバープレート量とダミーパターンの密度との関係を示すグラフ、図６は太幅配線領域の段差及びダミー領域の膜厚増加のダミーパターンサイズ依存性を示すグラフ、図７及び図８は太幅配線領域の段差とめっき膜厚との関係を示すグラフ、図９はノードと総めっき膜厚との関係の一例を示すグラフ、図１０及び図１１は本発明の一実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１を用いて説明する。
基板１０上には、絶縁膜１６が形成されている。なお、本明細書において基板とは、半導体基板そのもののみならず、トランジスタ等の素子や配線層が形成された半導体基板をも含むものである。
絶縁膜１６には、太幅配線２６ｂと、太幅配線の近傍に設けられたダミーパターン２６ｃとが埋め込まれている。
なお、本願明細書において太幅配線とは、ボトムアップ成長様式を呈する電解めっき液を用いた際に、溝・孔内における優先的な成長が生じない幅を有する配線や電極である。例えば本願発明者等が用いた電解めっき液の場合、約１．０μｍ以上の幅を有する配線が該当する。このような配線には、半導体装置内の回路に用いられる通常の配線のほか、インダクタ、パッド、ガードリング等が含まれる。
また、ダミーパターンは、ＣＭＰ用のダミーパターンであり、ダマシンプロセスにより配線層を形成する際のＣＭＰ過程において、研磨量の面内ばらつき、例えば銅のオーバーポリッシュに起因するディッシングや絶縁膜のオーバーポリッシュに起因するエロージョン等を低減するために、パターン密度の面内均一性を改善するために配置するものである。
ここで、本実施形態による半導体装置は、太幅配線２６ｂの近傍に設けられたダミーパターン２６ｃのサイズが、オーバープレートがピーク値となる幅の約８０％以下又は約１７０％以上の幅、換言すれば最小配線幅の約８０％以下又は約１７０％以上の幅であり、その密度が、１０〜２５％の範囲であることに主たる特徴がある。ダミーパターン２６ｃのサイズ及び密度をこのように設定することにより、太幅配線２６ｂ形成領域の段差を大幅に低減することができる。
次に、ダミーパターンのサイズ及び密度をこのように設定する理由について説明する。
図２（ａ）に示すように、細幅配線用の配線溝３２と、中間幅配線用の配線溝３４と、太幅配線用の配線溝３６とが形成された絶縁膜３０上に、電解めっき法により銅（Ｃｕ）膜を成長する場合を考える。
ボトムアップ成長様式を呈する電解めっき液では、まず、細幅配線用の配線溝３２の底面上において優先的に銅（Ｃｕ）膜が成長する。これは、図１２（ａ）に示すように、電解めっき中に含まれる抑止剤は配線溝３２内に入り込むことはできないが、電解めっき液中に含まれる光沢剤は配線溝３２内に入り込むことができるため、配線溝３２底部に優先的に銅原子４０が供給されて優先的な成長が生じるからである（図２（ｂ））。一方、配線溝３４及び配線溝３６には抑止剤が入り込むことができるため、光沢剤の効果と打ち消しあい、結果としてコンフォーマル成長に近い成長様式を呈する。なお、電解めっき液は、通常、半導体装置の世代毎に、微細パターンの埋め込み特性が良好となるように添加剤種や成分が調整されるため、世代によらずこのような傾向が現れる。
細幅配線用の配線溝３２が埋め込まれると、細幅配線領域へ供給されていた銅原子４０が部分的に中間幅配線領域へ供給され、これら領域におけるＣｕ膜３８の成長が促進される。なお、細幅配線領域では、配線溝３２部分における成長レートが速いことに起因して、形成されたＣｕ膜３８が配線溝３２上で盛り上がり（オーバープレート）、中間幅配線領域及び太幅配線領域と比較して膜厚が厚くなる（図２（ｃ））。
中間幅配線用の配線溝３４が埋め込まれると、中間幅配線領域へ供給されていた銅原子４０が部分的に太幅配線領域へ供給される。この後、コンフォーマルにＣｕ膜の成長が進行し、太幅配線用の配線溝３６が埋め込まれる。なお、中間幅配線領域では、配線溝３４部分における成長レートが速いことに起因して、形成されたＣｕ膜３８が配線溝３２上で盛り上がり、太幅配線領域と比較して膜厚が厚くなる（図２（ｄ））。
ボトムアップ成長様式を呈する電解めっき液を用いた電解めっきは、上述のような成長様式となるため、溝が狭い領域ほど、密度が高い領域ほど、堆積されたＣｕ膜の膜厚は厚くなる。したがって、オーバープレートにより生じるＣｕ膜表面の段差は、図３に示すように、配線幅が狭くなるほどに、配線密度が高くなるほどに、大きくなる。
このように、ボトムアップ成長様式では、細幅パターンから太幅パターンへと銅の成長が進行していくため、太幅配線領域の段差は、優先成長しやすい近隣パターンの銅容積率に密接に関係している。つまり、太幅配線領域では、近隣の細幅配線領域や中間幅配線領域の成長分だけ銅の供給が減少する。
そこで、本発明では、太幅配線領域の近隣に設けられたパターンであって、半導体装置の主要機能や設計ルールの影響の少ない主要配線以外のパターン、具体的にはＣＭＰ用のダミーパターンのサイズや密度を変更することで、ダミー領域の銅容積を少なくし、その分を太幅配線の成長に寄与させる。なお、従来は、配線ルールを変更してもダミーパターンのルールを変更することはなかった。
図４は、オーバープレート量とダミーパターンのサイズ及び密度との関係を示すグラフである。なお、この測定に際しては、ダミーパターンを構成する単位パターンとして正方形形状を用いた。また、電解めっきには、噴流式めっき装置を用い、硫酸銅浴を使用した。めっき液の添加剤としては、光沢剤、抑止剤及び平滑剤を用いた。また、直流電解めっき条件として、電流密度を１０〜６０ｍＡ／ｃｍ２の範囲で電流ステップを順次変化しながら成長を行った。
図示するように、オーバープレート量は、ダミーパターンの密度が高いほど大きくなっており、ダミーパターンのサイズが約０．１５μｍのときに最大となっている。また、オーバープレート量はダミーパターンのサイズに大きく依存しており、ダミーパターンのサイズをオーバープレートがピーク値となる幅の約８０％以下又は約１７０％以上の値に設定することにより、その値をピーク値の半分以下に低減することができる。このような傾向は、電解めっき条件を変化してもほぼ同様であった。
なお、オーバープレートがピーク値となる幅は、電解めっき液の組成等によって変化する。電解めっき液は、通常、半導体装置の世代毎に、微細パターンの埋め込み特性が良好となるように、添加剤種や成分が調整されている。したがって、オーバープレートがピーク値となる幅は、通常は、最小配線幅の近傍に位置するものと考えられる。したがって、オーバープレートがピーク値となる幅は、最小配線幅に置き換えることも可能である。
以上のことから、ダミーパターンのサイズは、オーバープレートがピーク値となる幅の約８０％以下又は約１７０％以上の幅に設定することが望ましいと考えられる。なお、ダミーパターンのサイズの最小値は、その世代のリソグラフィーによりパターニング可能な最小加工寸法である。また、ダミーパターンのサイズの最大値は、ディッシングやエロージョンを防止するというダミーパターン本来の役割に基づいて設定することができる。
図５は、オーバープレート量とダミーパターンの密度との関係を示すグラフである。図中、◇印はダミーパターンのサイズが１．０×１．０μｍの場合、□印はダミーパターンのサイズが０．６×０．６μｍの場合、△印はダミーパターンのサイズが０．５５×０．５５μｍの場合、○印はダミーパターンのサイズが０．５×０．５μｍの場合である。
図示するように、オーバープレート量は、ダミーパターンのサイズによらず、ダミーパターンの密度が大きいほどに大きくなることが判る。本願発明者等が図５の結果と平面観察等とを併せて行ったところ、ダミーパターンの密度が２５％以下の領域は、単独のダミーパターンにおけるオーバープレートによりオーバープレート量が決定されるが、ダミーパターンの密度が２５％を越える領域では、互いに隣接するダミーパターンのオーバープレート部分が互いに合体してオーバープレート量が増加することが判った。
一方、ダミーパターンの密度が１０％未満では、ディッシングやエロージョンを防止するというダミーパターン本来の役割を達成することが困難となる。
以上のことから、ダミーパターンの密度は、１０％以上、２５％以下に設定することが望ましいと考えられる。
図６は、太幅配線領域の段差及びダミー領域の膜厚増加分（オーバープレート）のダミーパターンサイズ依存性を示すグラフである。なお、この測定に際しては、ダミー密度を２０％一定とした。
図示するように、太幅配線領域の段差が最大となるときのダミーサイズと、ダミー領域のオーバープレートが最大となるときのダミーサイズとは、ほぼ一致している。このことは、ダミー領域のオーバープレートが、太幅配線領域の段差と密接に関係していることを示している。したがって、太幅配線領域の段差を低減するために、ダミーパターンの密度及びサイズを制御してダミー領域のオーバープレートを低減することが有効な手段であることが判る。
ダミーパターンのサイズ及び密度を上述のように設定してオーバープレートを低減することは、総めっき膜厚を低減する効果もある。以下、これについて説明する。
図７及び図８は、太幅配線領域の段差とめっき膜厚との関係を示すグラフである。図７及び図８の測定に際しては、太幅配線として厚さ３００ｎｍ、幅３μｍの配線を用いた。また、ダミーパターンは、サイズが０．６×０．６μｍ、密度が４０％の従来条件である。
図７に示すように、成長初期では、ダミー領域の埋め込みに優先的に銅原子が供給されるため、太幅配線領域の段差は、めっき膜厚の増加とともに増大する。めっき膜厚が厚くなってくると、ダミー領域の埋め込みが完了し、ダミー領域に供給されていた銅原子が太幅配線領域に優先的に供給されるようになる。これにより、電解めっき液中の平滑剤の効果と相俟って、太幅配線領域の段差が減少する。
図７に示すように、Ｃｕ膜の電解めっき後の段差解消には、Ｃｕ膜のめっき膜厚を厚膜化することが効果的である。しかしながら、めっき膜厚を厚膜化すると、ダマシン法の場合には研磨で除去する犠牲膜も厚くなるため、めっき膜厚及びＣＭＰリムーブ膜厚の増加に伴う製造コストの増加並びにこれらに伴う材料コストの増加や、スループットの悪化をもたらす。
図８には、サイズが０．６×０．６μｍのダミーパターンを４０％の密度で配置した従来条件の場合（比較例）に加えて、サイズが０．６×０．６μｍのダミーパターンを２０％の密度で配置した場合（実施例１）と、サイズが０．０８×０．０８μｍのダミーパターンを２０％の密度で配置した場合（実施例２）とを記載した。点線は、本願発明者等が検討に用いたＣＭＰ条件の能力を示したものである。すなわち、Ｃｕ膜表面をディッシングが生じることなく平坦化するためには、表面段差と総めっき膜厚との関係が点線よりも右下の領域に位置する必要があることを意味している。なお、本条件は、平坦部の研磨レートが段差部の研磨レートの約１．６倍となる条件である。
比較例の場合、曲線と点線との交点における総めっき膜厚は、約７７０ｎｍである。したがって、点線に示すＣＭＰ条件でＣｕ膜の平坦化を行うためには、総めっき膜厚を約７７０ｎｍ以上に設定する必要がある。トレンチ深さとの関係から言えば、点線に示すＣＭＰ条件でＣｕ膜の平坦化を行うためには、トレンチ深さの約２．５倍より厚い総めっき膜厚が必要である。
これに対し、実施例１の場合、曲線と点線との交点における総めっき膜厚は、約６３０ｎｍである。したがって、点線に示すＣＭＰ条件でＣｕ膜の平坦化を行うために必要な総めっき膜厚は約６３０ｎｍであり、比較例の場合よりも約２０％程度、総めっき膜厚を低減することができる。この厚さは、トレンチ深さの約２．１倍に相当する。
更に、実施例２の場合、曲線と点線との交点における総めっき膜厚は、約５５０ｎｍである。したがって、点線に示すＣＭＰ条件でＣｕ膜の平坦化を行うために必要な総めっき膜厚は約５５０ｎｍであり、比較例の場合よりも約４０％程度、総めっき膜厚を低減することができる。この厚さは、トレンチ深さの約１．８倍に相当する。
めっきによる段差軽減を評価するための目安としては、初期段差、すなわちトレンチ深さを用いることができる。図８の点線に示すＣＭＰ条件を用いる場合、初期段差を許容するための総めっき膜厚は約６９０ｎｍであり、初期段差の約２．３倍の値となる。これに対し、実施例１及び実施例２の場合、６９０ｎｍよりも薄い総めっき膜厚において初期段差を下回る段差を実現することができ、段差軽減の効果が大きいことが判る。
図９は、ノードと総めっき膜厚との関係の一例を示すグラフである。
図９に示すように、トレンチの深さは世代と共に減少する。これはノードとともに層間絶縁膜の膜厚が減少するからである。
従来構造では、ノードが約１３０ｎｍ以下の世代では、トレンチ深さが減少しているにも関わらず、総めっき膜厚はほとんど変化していない。これは、素子の微細化とともに埋め込み性能を向上する反面、オーバープレートによる段差が大きくなるため、段差解消のために実質的な総めっき膜厚を薄くできないからである。
一方、本発明では、ダミーパターンのサイズ及び密度を、配線パターンサイズに応じて適宜設定するため、世代に応じて総めっき膜厚を薄膜化することができる。
次に、本実施形態による半導体装置の製造方法について図１０及び図１１を用いて説明する。なお、以下に示す例では、図８の実施例１に相当する製造条件を用いている。
基板１０上には、シリコン酸化膜１２ａ及びシリコン窒化膜１２ｂよりなる層間絶縁膜１２が形成されている。層間絶縁膜１２には、細幅配線１４ａ及び太幅配線１４ｂが埋め込まれている。
この層間絶縁膜１２上に、例えばＣＶＤ法により、例えば膜厚２００ｎｍのシリコン酸化膜１６ａと、例えば膜厚５０ｎｍのシリコン窒化膜１６ｂと、例えば膜厚３００ｎｍのシリコン酸化膜１６ｃを堆積し、これら膜よりなる層間絶縁膜１６を形成する（図１０（ａ））。
次いで、通常のデュアルダマシンプロセスと同様にして、層間絶縁膜１６に、細幅配線１４ａに電気的に接続される配線を埋め込むための配線溝１８ａと、細幅配線１４ｂに電気的に接続される配線を埋め込むための配線溝１８ｂと、ダミーパターンを埋め込むための溝１８ｃとを形成する（図１０（ｂ））。この際、配線溝１８ａの幅は例えば０．１５μｍとし、配線溝１８ｂの幅は例えば３．０μｍとし、溝１８ｃのサイズは例えば０．６×０．６μｍ、密度は例えば２０％とする。
次いで、例えばスパッタ法により、例えば窒化タンタル（ＴａＮ）よりなるバリアメタル２０と、銅（Ｃｕ）よりなるシード層２２とを形成する（図１０（ｃ））。
次いで、ボトムアップ成長様式を呈する電解めっき液を用いた電解めっき法により、シード層２２をシードとしてＣｕ膜２４を形成する。
Ｃｕ膜２４の成長は、まず、細幅配線用の配線溝１８ａの底面において優先的に進行する。これは、電解めっき中に含まれる抑止剤は配線溝１８ａ内に入り込むことはできないが、電解めっき液中に含まれる光沢剤は配線溝１８ａ内に入り込むことができるため、配線溝１８ａ内において優先的な成長が生じるからである。一方、配線溝１８ｂ及び溝１８ｃには抑止剤が入り込むことができるため、光沢剤の効果と打ち消しあい、結果としてコンフォーマル成長に近い成長様式を呈する。
配線溝１８ａが埋め込まれると（図１０（ｄ））、細幅配線領域へ供給されていた銅原子が部分的にダミー領域へ供給され、ダミー領域におけるＣｕ膜２４の成長が促進される。なお、細幅配線領域では、配線溝１８ａ部分における成長レートが速いことに起因して、形成されたＣｕ膜２４が配線溝１８ａ上で盛り上がり、ダミー領域及び太幅配線領域と比較してＣｕ膜２４の膜厚が厚くなる。
配線溝１８ａが埋め込まれると（図１１（ａ））、ダミー領域へ供給されていた銅原子が部分的に太幅配線領域へ供給され、太幅配線領域におけるＣｕ膜２４の成長が促進される。なお、ダミー領域では、溝１８ｃ部分における成長レートが速いことに起因して、形成されたＣｕ膜２４が溝１８ｃ上で盛り上がり、太幅配線領域と比較してＣｕ膜２４の膜厚が厚くなる（図１１（ｂ））。
こうして、例えば総めっき膜厚が６３０ｎｍのＣｕ膜２４を形成する。このとき、ダミーパターン用の溝１８ｃのサイズを例えば０．６×０．６μｍ、密度を例えば２０％とすることにより、太幅配線領域とダミー領域との間の段差は、例えば２８０ｎｍに低減される。また、配線溝１８ａ，１８ｂ、溝１８ｃの埋め込みに必要な銅膜２４は、６３０ｎｍと薄くすることができる。
次いで、ＣＭＰ法により、層間絶縁膜１６上の銅膜２４及びバリアメタル２２を除去し、配線溝１８ａに埋め込まれた細幅配線２６ａと、配線溝１８ｂに埋め込まれた太幅配線２６ｂと、溝１８ｃに埋め込まれたダミーパターン２６ｃとを形成する（図１１（ｃ））。
この際、太幅配線形成領域とダミー領域との間の段差は、例えば２８０ｎｍと低く抑えられているので、太幅配線２６ｂのディッシングを抑えつつ、細幅配線２６ａ、太幅配線２６ｂ及びダミーパターン２６ｃを容易に形成することができる。
このように、本実施形態によれば、ＣＭＰ用のダミーパターンのサイズ及び密度を適宜制御するので、ボトムアップ成長様式により銅膜を成長する場合にも、銅膜表面の段差を低減することができる。また、溝・孔の埋め込みに必要とされる総めっき膜厚を薄くできる。したがって、半導体装置製造の際のスループットを向上できるとともに、製造コストを低減することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ダミーパターンのサイズ及び密度を制御して太幅配線領域の段差を低減しているが、ウェーハ上に存するすべてのダミーパターンのサイズ及び密度を一律に制御する必要はない。太幅配線の成長に大きく影響するダミーパターンは、太幅配線から約２０μｍ以内に存在するダミーパターンである。したがって、少なくとも太幅配線から約２０μｍ以内の領域のダミーパターンを上記実施形態のように制御すればよく、他の領域のダミーパターンは異なるサイズ及び密度であっても差し支えない。
また、上記実施形態では、デュアルダマシンプロセスにより配線を形成する場合を例に説明したが、シングルダマシンにより配線を形成する場合にも、本発明を適用することができる。
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
（付記１） 絶縁膜に、配線を埋め込むための配線溝と、前記配線溝の近傍に配置されたＣＭＰ用のダミーパターンを埋め込むための複数の溝とを形成する工程と、
前記配線溝及び前記複数の溝が形成された前記絶縁膜上に、電解めっきにより銅膜を形成する工程と、
ＣＭＰにより前記絶縁膜上の前記銅膜を除去し、前記配線溝に埋め込まれた銅配線と、前記複数の溝に埋め込まれたダミーパターンとを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝及び前記複数の溝を形成する工程では、前記複数の溝を、単位面積あたり１０〜２５％の密度で形成する
ことを特徴とする半導体装置の製造方法。
前記配線溝及び前記複数の溝が形成された前記絶縁膜上に、電解めっきにより銅膜を形成する工程と、
ＣＭＰにより前記絶縁膜上の前記銅膜を除去し、前記配線溝に埋め込まれた銅配線と、前記複数の溝に埋め込まれたダミーパターンとを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝及び前記複数の溝を形成する工程では、前記複数の溝を、単位面積あたり１０〜２５％の密度で形成する
ことを特徴とする半導体装置の製造方法。
（付記２） 付記１記載の半導体装置の製造方法において、
前記配線溝及び前記複数の溝を形成する工程では、前記銅膜の形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、８０％以下又は１７０％以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。
前記配線溝及び前記複数の溝を形成する工程では、前記銅膜の形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、８０％以下又は１７０％以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。
（付記３） 付記１記載の半導体装置の製造方法において、
前記配線溝及び前記複数の溝を形成する工程では、前記銅配線と同時に形成する最小配線幅の他の銅配線に対して、８０％以下又は１７０％以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。
前記配線溝及び前記複数の溝を形成する工程では、前記銅配線と同時に形成する最小配線幅の他の銅配線に対して、８０％以下又は１７０％以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。
（付記４） 付記１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記銅膜を形成する工程では、前記配線溝の深さの２．５倍以下の膜厚の前記銅膜を形成する
ことを特徴とする半導体装置の製造方法。
前記銅膜を形成する工程では、前記配線溝の深さの２．５倍以下の膜厚の前記銅膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記５） 付記１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記銅膜を形成した直後における前記銅膜表面の段差は、前記配線溝の深さよりも低い
ことを特徴とする半導体装置の製造方法。
前記銅膜を形成した直後における前記銅膜表面の段差は、前記配線溝の深さよりも低い
ことを特徴とする半導体装置の製造方法。
（付記６） 付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記複数の溝は、前記銅配線から２０μｍの範囲内に敷設する
ことを特徴とする半導体装置の製造方法。
前記複数の溝は、前記銅配線から２０μｍの範囲内に敷設する
ことを特徴とする半導体装置の製造方法。
（付記７） 付記１乃至６のいずれか１項に記載の半導体装置の製造方法において、
前記銅配線は、１μｍ以上の幅を有する
ことを特徴とする半導体装置の製造方法。
前記銅配線は、１μｍ以上の幅を有する
ことを特徴とする半導体装置の製造方法。
（付記８） 付記１乃至７のいずれか１項に記載の半導体装置の製造方法において、
前記銅膜の形成に使用する電解めっき液は、光沢剤と、抑止剤とを含む
ことを特徴とする半導体装置の製造方法。
前記銅膜の形成に使用する電解めっき液は、光沢剤と、抑止剤とを含む
ことを特徴とする半導体装置の製造方法。
（付記９） 絶縁膜に埋め込まれた銅配線と、前記銅配線の近傍の前記絶縁膜に埋め込まれたＣＭＰ用のダミーパターンとを有する半導体装置であって、
前記ダミーパターンを構成する単位パターンは、単位面積あたり１０〜２５％の密度で形成されている
ことを特徴とする半導体装置。
前記ダミーパターンを構成する単位パターンは、単位面積あたり１０〜２５％の密度で形成されている
ことを特徴とする半導体装置。
（付記１０） 付記９記載の半導体装置において、
前記銅配線及び前記ダミーパターンは、電解めっきにより形成されたものであり、
前記単位パターンは、前記銅配線及び前記ダミーパターンの形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、８０％以下又は１７０％以上の幅を有する
ことを特徴とする半導体装置。
前記銅配線及び前記ダミーパターンは、電解めっきにより形成されたものであり、
前記単位パターンは、前記銅配線及び前記ダミーパターンの形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、８０％以下又は１７０％以上の幅を有する
ことを特徴とする半導体装置。
（付記１１） 付記９記載の半導体装置において、
前記ダミーパターンを構成する前記単位パターンは、前記絶縁膜に埋め込まれた最小配線幅の他の銅配線に対して、８０％以下又は１７０％以上の幅を有する
ことを特徴とする半導体装置。
前記ダミーパターンを構成する前記単位パターンは、前記絶縁膜に埋め込まれた最小配線幅の他の銅配線に対して、８０％以下又は１７０％以上の幅を有する
ことを特徴とする半導体装置。
（付記１２） 付記９乃至１１のいずれか１項に記載の半導体装置において、
前記ダミーパターンは、前記配線から２０μｍの範囲内に敷設されている
ことを特徴とする半導体装置。
前記ダミーパターンは、前記配線から２０μｍの範囲内に敷設されている
ことを特徴とする半導体装置。
（付記１３） 付記９乃至１２のいずれか１項に記載の半導体装置において、
前記銅配線は、１μｍ以上の幅を有する
ことを特徴とする半導体装置。
前記銅配線は、１μｍ以上の幅を有する
ことを特徴とする半導体装置。
１０…基板
１２，１６…層間絶縁膜
１４ａ，２６ａ…細幅配線
１４ｂ，２６ｂ…太幅配線
１８ａ，１８ｂ…配線溝
１８ｃ…溝
２０…バリアメタル
２２…シード層
２４…Ｃｕ膜
２６ｃ…ダミーパターン
３０…層間絶縁膜
３２，３４，３６…配線溝
３８…Ｃｕ膜
４０…銅原子
１００…絶縁膜
１０２…溝
１０４…バリアメタル
１０６…シード層
１０８…銅膜
１２，１６…層間絶縁膜
１４ａ，２６ａ…細幅配線
１４ｂ，２６ｂ…太幅配線
１８ａ，１８ｂ…配線溝
１８ｃ…溝
２０…バリアメタル
２２…シード層
２４…Ｃｕ膜
２６ｃ…ダミーパターン
３０…層間絶縁膜
３２，３４，３６…配線溝
３８…Ｃｕ膜
４０…銅原子
１００…絶縁膜
１０２…溝
１０４…バリアメタル
１０６…シード層
１０８…銅膜
Claims (10)
- 絶縁膜に、配線を埋め込むための配線溝と、前記配線溝の近傍に配置されたＣＭＰ用のダミーパターンを埋め込むための複数の溝とを形成する工程と、
前記配線溝及び前記複数の溝が形成された前記絶縁膜上に、電解めっきにより銅膜を形成する工程と、
ＣＭＰにより前記絶縁膜上の前記銅膜を除去し、前記配線溝に埋め込まれた銅配線と、前記複数の溝に埋め込まれたダミーパターンとを形成する工程とを有する半導体装置の製造方法であって、
前記配線溝及び前記複数の溝を形成する工程では、前記複数の溝を、単位面積あたり１０〜２５％の密度で形成する
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記配線溝及び前記複数の溝を形成する工程では、前記銅膜の形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、８０％以下又は１７０％以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記配線溝及び前記複数の溝を形成する工程では、前記銅配線と同時に形成する最小配線幅の他の銅配線に対して、８０％以下又は１７０％以上の幅を有する前記複数の溝を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記銅膜を形成する工程では、前記配線溝の深さの２．５倍以下の膜厚の前記銅膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記銅膜を形成した直後における前記銅膜表面の段差は、前記配線溝の深さよりも低い
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記複数の溝は、前記銅配線から２０μｍの範囲内に敷設する
ことを特徴とする半導体装置の製造方法。 - 絶縁膜に埋め込まれた銅配線と、前記銅配線の近傍の前記絶縁膜に埋め込まれたＣＭＰ用のダミーパターンとを有する半導体装置であって、
前記ダミーパターンを構成する単位パターンは、単位面積あたり１０〜２５％の密度で形成されている
ことを特徴とする半導体装置。 - 請求項７記載の半導体装置において、
前記銅配線及び前記ダミーパターンは、電解めっきにより形成されたものであり、
前記単位パターンは、前記銅配線及び前記ダミーパターンの形成に使用する電解めっき液においてオーバープレート量が最大となる幅に対して、８０％以下又は１７０％以上の幅を有する
ことを特徴とする半導体装置。 - 請求項７記載の半導体装置において、
前記ダミーパターンを構成する前記単位パターンは、前記絶縁膜に埋め込まれた最小配線幅の他の銅配線に対して、８０％以下又は１７０％以上の幅を有する
ことを特徴とする半導体装置。 - 請求項７乃至９のいずれか１項に記載の半導体装置において、
前記ダミーパターンは、前記配線から２０μｍの範囲内に敷設されている
ことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004121428A JP4794135B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法 |
| US10/921,191 US7329952B2 (en) | 2004-04-16 | 2004-08-19 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004121428A JP4794135B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005310807A true JP2005310807A (ja) | 2005-11-04 |
| JP4794135B2 JP4794135B2 (ja) | 2011-10-19 |
Family
ID=35096816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004121428A Expired - Lifetime JP4794135B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7329952B2 (ja) |
| JP (1) | JP4794135B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294783A (ja) * | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置の設計支援システム |
| US7928539B2 (en) | 2007-01-29 | 2011-04-19 | Renesas Electronics Corporation | Semiconductor device |
| WO2016168079A1 (en) * | 2015-04-13 | 2016-10-20 | Tokyo Electron Limited | System and method for planarizing a substrate |
| WO2022158357A1 (ja) * | 2021-01-21 | 2022-07-28 | 富士フイルム株式会社 | マスター原盤及び金属成形物の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080096215A (ko) * | 2007-04-27 | 2008-10-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7763398B2 (en) * | 2007-05-02 | 2010-07-27 | Dongbu Hitek Co., Ltd. | Layout method for mask |
| JP5193582B2 (ja) | 2007-12-12 | 2013-05-08 | 株式会社東芝 | 半導体装置の製造方法 |
| KR101043870B1 (ko) * | 2008-12-19 | 2011-06-22 | 주식회사 하이닉스반도체 | Ｃｍｐ 더미 패턴을 갖는 반도체 소자 및 그 ｃｍｐ 더미 패턴 형성 방법 |
| US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
| US9558930B2 (en) * | 2014-08-13 | 2017-01-31 | International Business Machines Corporation | Mixed lithography approach for e-beam and optical exposure using HSQ |
| US11646268B2 (en) * | 2020-11-13 | 2023-05-09 | Nanya Technology Corporation | Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340568A (ja) * | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
| JP2001217208A (ja) * | 2000-02-01 | 2001-08-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001217248A (ja) * | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置の配線形成方法 |
| JP2002368103A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
| JP2003277985A (ja) * | 2002-03-20 | 2003-10-02 | Fujitsu Ltd | メッキ成膜方法及びメッキ成膜装置 |
| JP2003324102A (ja) * | 2002-04-26 | 2003-11-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
| JP2005167120A (ja) * | 2003-12-05 | 2005-06-23 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232231B1 (en) * | 1998-08-31 | 2001-05-15 | Cypress Semiconductor Corporation | Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect |
| JP3539337B2 (ja) * | 2000-03-17 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
-
2004
- 2004-04-16 JP JP2004121428A patent/JP4794135B2/ja not_active Expired - Lifetime
- 2004-08-19 US US10/921,191 patent/US7329952B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340568A (ja) * | 1999-03-19 | 2000-12-08 | Toshiba Corp | 半導体装置 |
| JP2001217208A (ja) * | 2000-02-01 | 2001-08-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001217248A (ja) * | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置の配線形成方法 |
| JP2002368103A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
| JP2003277985A (ja) * | 2002-03-20 | 2003-10-02 | Fujitsu Ltd | メッキ成膜方法及びメッキ成膜装置 |
| JP2003324102A (ja) * | 2002-04-26 | 2003-11-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
| JP2005167120A (ja) * | 2003-12-05 | 2005-06-23 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294783A (ja) * | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置の設計支援システム |
| US7928539B2 (en) | 2007-01-29 | 2011-04-19 | Renesas Electronics Corporation | Semiconductor device |
| US8415776B2 (en) | 2007-01-29 | 2013-04-09 | Renesas Electronics Corporation | Semiconductor device |
| JP2013084983A (ja) * | 2007-01-29 | 2013-05-09 | Renesas Electronics Corp | 半導体装置 |
| US8513783B2 (en) | 2007-01-29 | 2013-08-20 | Renesas Electronics Corporation | Semiconductor device |
| JP2014135506A (ja) * | 2007-01-29 | 2014-07-24 | Renesas Electronics Corp | 半導体装置 |
| WO2016168079A1 (en) * | 2015-04-13 | 2016-10-20 | Tokyo Electron Limited | System and method for planarizing a substrate |
| KR20170137166A (ko) * | 2015-04-13 | 2017-12-12 | 도쿄엘렉트론가부시키가이샤 | 기판을 평탄화하기 위한 시스템 및 방법 |
| US10338466B2 (en) | 2015-04-13 | 2019-07-02 | Tokyo Electron Limited | System and method for planarizing a substrate |
| KR102381824B1 (ko) | 2015-04-13 | 2022-03-31 | 도쿄엘렉트론가부시키가이샤 | 기판을 평탄화하기 위한 시스템 및 방법 |
| WO2022158357A1 (ja) * | 2021-01-21 | 2022-07-28 | 富士フイルム株式会社 | マスター原盤及び金属成形物の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4794135B2 (ja) | 2011-10-19 |
| US20050233564A1 (en) | 2005-10-20 |
| US7329952B2 (en) | 2008-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8080147B2 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
| KR20130127013A (ko) | 여분-테이퍼형 전이 비아들을 포함하는 반도체 디바이스의 금속화 시스템 | |
| JP4794135B2 (ja) | 半導体装置の製造方法 | |
| JP2008198933A (ja) | 半導体装置およびその製造方法 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| JP4309873B2 (ja) | 電子デバイスの製造方法 | |
| US7148140B2 (en) | Partial plate anneal plate process for deposition of conductive fill material | |
| US9087881B2 (en) | Electroless fill of trench in semiconductor structure | |
| TWI335621B (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process and method of determining an optimum surface roughness of a metal layer for a cmp process | |
| JP2010080525A (ja) | 半導体装置の製造方法 | |
| CA2456301A1 (en) | Dummy structures to reduce metal recess in electropolishing process | |
| KR100752174B1 (ko) | 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| JP5484691B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001060589A (ja) | 半導体装置の製造方法 | |
| KR100788352B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| US6903011B2 (en) | Displacement method to grow cu overburden | |
| JP4351595B2 (ja) | 銅の配線層を形成する方法 | |
| JP4335720B2 (ja) | データ出力装置および半導体装置の製造方法 | |
| KR100826784B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2006515467A (ja) | 後続の化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）プロセスのプロセス均一性が向上するようにパターン誘電層上に銅を電気メッキするための方法 | |
| KR100587657B1 (ko) | 이씨피공정에서의 터미날 효과 최소화 방법 | |
| KR100731082B1 (ko) | 반도체 소자 제조 방법 | |
| KR100472859B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100698743B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2014078588A (ja) | 配線層の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4794135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |