JP3690565B2 - 積層構造、配線構造、その製造方法、及び半導体装置 - Google Patents

積層構造、配線構造、その製造方法、及び半導体装置 Download PDF

Info

Publication number
JP3690565B2
JP3690565B2 JP18091898A JP18091898A JP3690565B2 JP 3690565 B2 JP3690565 B2 JP 3690565B2 JP 18091898 A JP18091898 A JP 18091898A JP 18091898 A JP18091898 A JP 18091898A JP 3690565 B2 JP3690565 B2 JP 3690565B2
Authority
JP
Japan
Prior art keywords
insulating film
adhesive layer
interlayer insulating
layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18091898A
Other languages
English (en)
Other versions
JP2000021873A (ja
Inventor
俊作 武石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18091898A priority Critical patent/JP3690565B2/ja
Priority to US09/227,527 priority patent/US6376048B1/en
Publication of JP2000021873A publication Critical patent/JP2000021873A/ja
Application granted granted Critical
Publication of JP3690565B2 publication Critical patent/JP3690565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、積層構造、配線構造、及びその製造方法に関し、特に無機材料を主成分とする層と有機層とが積層された積層構造、配線構造、及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化、高速化の観点から、多層配線構造における絶縁材料の見直しが検討されている。通常、半導体装置の絶縁材料にはＳｉＯ2 が用いられている。ＳｉＯ2 の１ＭＨｚにおける比誘電率は約４．１である。多層配線構造内を伝搬する信号の伝送遅延時間を短くするために、より比誘電率の小さな絶縁材料が求められている。
【０００３】
ＳｉＯ2 に代わる材料としてＳｉＯＦ等の低誘電率材料が着目されている。ＳｉＯＦの比誘電率は１ＭＨｚにおいて３．０程度であり、ＳｉＯ2 のそれよりも低い。しかし、ＳｉＯＦ等の低誘電率膜は、耐熱性の点でＳｉＯ2 膜よりも劣る。
【０００４】
ＳｉＯＦ以外の低誘電率材料として、有機絶縁材料が着目されている。
【０００５】
【発明が解決しようとする課題】
有機絶縁膜は、半導体装置に一般的に用いられる無機絶縁膜、金属膜等との密着性が悪い。
【０００６】
本発明の目的は、無機材料を主成分とする層と有機層との密着性を高めることができる積層構造、配線構造、及びその製造方法を提供することである。
【０００７】
本発明の一観点によると、主表面を有する基板と、前記主表面上に配置された第１の層と、前記第１の層の上に配置され、ＳｉＣＦで形成された接着層と、前記接着層の上に配置された第２の層とを有し、前記第１及び第２の層のうち一方の層が、Ｓｉを含む無機物を主成分とする材料、金属、及び無機金属化合物からなる群より選ばれた１つの材料で形成されており、他方の層が有機絶縁膜で形成されている積層構造が提供される。
【０００８】
第１の層と第２の層との間に接着層を配置することにより、第２の層とその下地表面との密着性を高めることができる。
【０００９】
本発明の他の観点によると、主表面を有し、該主表面の一部に導電性領域を有する基板と、前記基板の上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成され、ＳｉＣＦからなる第１の接着層と、前記第１の接着層及び前記第１の層間絶縁膜を貫通し、前記導電性領域の少なくとも一部を底面とするコンタクトホールと、前記第１の接着層の上に形成された有機絶縁材料からなる第２の層間絶縁膜と、前記第２の層間絶縁膜に形成され、一部が前記コンタクトホールに重なる配線用溝と、前記コンタクトホール及び配線用溝内を埋め尽くし、前記導電性領域に接続された配線とを有する配線構造が提供される。
【００１０】
第２の層間絶縁膜の下に第１の接着層を配置していることにより、第２の層間絶縁膜とその下地表面との密着性を高めることができる。また、配線が埋め込まれた第２の層間絶縁膜が有機絶縁材料で形成されている。この有機絶縁材料として低誘電率のものを使用すると、配線間の寄生容量を低減し、信号の伝搬遅延を短くすることができる。
【００１１】
本発明の他の観点によると、主表面を有し、該主表面の一部の領域が導電性領域とされている基板を準備する工程と、前記基板の上に第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜の上に、プラズマ励起型化学気相成長により、ＳｉＣＦからなる第１の接着層を形成する工程と、前記第１の接着層の、前記導電性領域に対応する領域に開口を形成する工程と、前記第１の接着層をエッチングマスクとして前記第１の層間絶縁膜をエッチングし、前記開口に対応するコンタクトホールを形成する工程と、前記コンタクトホール内を導電性材料で埋め込み、前記導電性領域に接続された導電性プラグを形成する工程と、前記第１の接着層の上に、有機絶縁材料からなる第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に配線用溝を形成し、該配線用溝内を導電性材料で埋め込んで配線を形成する工程とを有する配線構造の製造方法が提供される。
【００１２】
第２の層間絶縁膜の下に第１の接着層を配置していることにより、第２の層間絶縁膜とその下地表面との密着性を高めることができる。また、配線が埋め込まれた第２の層間絶縁膜が有機絶縁材料で形成されている。この有機絶縁材料として低誘電率のものを使用すると、配線間の寄生容量を低減し、信号の伝搬遅延を短くすることができる。
【００１３】
【発明の実施の形態】
図１（Ａ）は、本発明の第１の実施例による積層構造の断面図を示す。シリコン基板１の上に、無機絶縁膜２、接着層３、及び有機絶縁膜４がこの順番に積層されている。
【００１４】
無機絶縁膜２として、酸化シリコン（ＳｉＯ2 ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、フッ素ドープ酸化シリコン、ボロンドープ酸化シリコン（ＳｉＯＢ）、ボロンドープ窒化シリコン（ＳｉＮＢ）、リンドープ酸化シリコン（ＰＳＧ）、ボロンリンドープ酸化シリコン（ＢＰＳＧ）、ハイドロシルセスキオキサン（ＨＳＱ）、及び有機スピンオングラス（ＨＳＧ）を用いた。なお、ＨＳＧは、Ｓｉを含む無機物を主成分として含み、さらに有機成分をも含むが、ここでは、無機絶縁材料に含めることとする。
【００１５】
接着層３は、Ｓｉを含むフルオロカーボン（ＳｉＣＦ）で形成されている。接着層３は、原料ガスとしてＣ2 Ｈ2 、Ｃ4 Ｆ8 及びＳｉＨ4 を用いたプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成した。接着層３の成長条件は、Ｃ2 Ｈ2 流量８．６ｓｃｃｍ、Ｃ4 Ｆ8 流量６０ｓｃｃｍ、ＳｉＨ4 流量２０ｓｃｃｍ、基板温度２００〜４００℃、圧力０．３〜５．０Ｔｏｒｒ、及びプラズマ発生用の高周波電磁場の周波数１３．５６ＭＨｚ、その印加電力５０Ｗである。
【００１６】
有機絶縁膜４として、フルオロカーボン（ＣＦ）、フッ素化ベンゾシクロブテン（ダウケミカル社（Dow Chemical）製のＰＦＣＢ）、ベンゾシクロブテン（ダウケミカル社製のＢＣＢ）、フッ素化ポリアリルエーテル（アライドシグナル社（Allied Signal ）製のＦＬＡＲＥ１．０）、ポリアリルエーテル（アライドシグナル社製のＦＬＡＲＥ２．０、またはシューマシャ社（Shumacher ）製のＰＡＥ）、パリレン、ポリイミド、及びフッ素化ポリイミドを用いた。
【００１７】
図１（Ａ）に示す積層構造の有機絶縁膜４の密着性の評価を、セバスチャン試験により行った。図１（Ａ）に示す積層構造の有機絶縁膜４の表面上に、釘状のテスト棒の平坦な端部をエポキシ系接着剤で接着する。テスト棒を上方に引っ張り、どこで剥がれが生じたかを観察する。有機絶縁膜４とテスト棒との界面で剥がれが生ずるときの引っ張り力は、約６００ｋｇｗ／ｃｍ2 であった。
【００１８】
なお、無機絶縁膜２、接着層３、及び有機絶縁膜４の厚さは、それぞれ０．１〜２．０μｍ、０．０１μｍ、及び０．０５〜２．０μｍである。
【００１９】
以下、評価用試料の無機絶縁膜２及び有機絶縁膜４の成膜方法について説明する。
【００２０】
無機絶縁膜２としてＳｉＯ2 、ＳｉＮ、ＳｉＯＮ、ＳｉＯＦ、ＳｉＯＢ、ＳｉＮＢ、ＰＳＧ、ＢＰＳＧを用いる場合には、ＰＥ−ＣＶＤにより、基板温度３５０℃、圧力１．０Ｔｏｒｒの条件下で形成した。
【００２１】
ＳｉＯ2 を用いる場合の原料ガスはＳｉＨ4 とＮ2 Ｏであり、ＳｉＨ4 流量を５ｓｃｃｍ、Ｎ2 Ｏ流量を３００ｓｃｃｍ、プラズマ発生用の高周波電磁場の周波数を２００ｋＨｚ、その印加電力を３０Ｗとした。ＳｉＮを用いる場合の原料ガスはＳｉＨ4 とＮＨ3 であり、ＳｉＨ4 流量を１０ｓｃｃｍ、ＮＨ3 流量を３００ｓｃｃｍ、高周波電磁場の周波数を２００ｋＨｚ、その印加電力を３０Ｗとした。
【００２２】
ＳｉＯＮを用いる場合の原料ガスはＳｉＨ4 とＮ2 ＯとＮＨ3 であり、ＳｉＨ4 流量を１０ｓｃｃｍ、Ｎ2 Ｏ流量及びＮＨ3 流量を３００ｓｃｃｍ、高周波電磁場の周波数を２００ｋＨｚ、印加電力を３０Ｗとした。ＳｉＯＦを用いる場合の原料ガスはＴＥＯＳ（Ｈｅ）とＯ2 とＣ2 Ｆ6 であり、ＴＥＯＳ流量を４８０ｓｃｃｍ、Ｏ2 流量を７００ｓｃｃｍ、Ｃ2 Ｆ6 流量を３５０ｓｃｃｍ、高周波電磁場の周波数を１３．５６ＭＨｚ及び３５０ｋＨｚ、その印加電力をそれぞれ８０Ｗ及び９０Ｗとした。
【００２３】
ＳｉＯＢを用いる場合の原料ガスはＳｉＨ4 とＮ2 ＯとＢ2 Ｈ6 とＮ2 であり、ＳｉＨ4 流量を５ｓｃｃｍ、Ｎ2 Ｏ流量を３００ｓｃｃｍ、Ｂ2 Ｈ6 流量を５ｓｃｃｍ、Ｎ2 流量を９５ｓｃｃｍ、高周波電磁場の周波数を２００ｋＨｚ、印加電力を３０Ｗとした。ＳｉＮＢを用いる場合の原料ガスはＳｉＨ4 とＮＨ3 とＢ2 Ｈ6 とＮ2 であり、ＳｉＨ4 流量を１０ｓｃｃｍ、ＮＨ3 流量を３００ｓｃｃｍ、Ｂ2 Ｈ6 流量を５ｓｃｃｍ、Ｎ2 流量を９５ｓｃｃｍ、高周波電磁場の周波数を２００ｋＨｚ、印加電力を３０Ｗとした。
【００２４】
ＰＳＧを用いる場合の原料ガスはＳｉＨ4 とＮ2 ＯとＰＨ3 とＮ2 であり、ＳｉＨ4 流量を５ｓｃｃｍ、Ｎ2 Ｏ流量を３００ｓｃｃｍ、ＰＨ3 流量を１ｓｃｃｍ、Ｎ2 流量を９９ｓｃｃｍ、高周波電磁場の周波数を２００ｋＨｚ、印加電力を３０Ｗとした。ＢＰＳＧを用いる場合の原料ガスはＳｉＨ4 とＮ2 ＯとＰＨ3 とＢ2 Ｈ6 とＮ2 であり、ＳｉＨ4 流量を５ｓｃｃｍ、Ｎ2 Ｏ流量を３００ｓｃｃｍ、ＰＨ3 流量を１ｓｃｃｍ、Ｂ2 Ｈ6 流量を０．５ｓｃｃｍ、Ｎ2 流量を１４８．５ｓｃｃｍ、高周波電磁場の周波数を２００ｋＨｚ、印加電力を３０Ｗとした。
【００２５】
無機絶縁膜２としてＨＳＱを用いる場合には、スピン塗布により成膜した。
無機絶縁膜２としてＨＳＧを用いる場合には、スピン塗布により成膜した。スピン条件は、最初の８秒間が５００ｒｐｍであり、その後の３０秒間が４０００ｒｐｍである。ベーキング条件は、最初の３０秒間が１５０℃、その後の３０秒間が２５０℃である。キュア条件は、４５０℃、６０分である。
【００２６】
有機絶縁膜４としてＣＦを用いる場合は、ＰＥ−ＣＶＤにより成膜した。原料ガスはＣ2 Ｈ2 とＣ4 Ｆ8 であり、Ｃ2 Ｈ2 の流量が８．６ｓｃｃｍ、Ｃ4 Ｆ8 の流量が６０ｓｃｃｍである。基板温度は２００〜４００℃、圧力は０．３〜１．２Ｔｏｒｒ、高周波電磁場の周波数が１３．５６ＭＨｚ、その印加電力が５０〜４００Ｗである。
【００２７】
有機絶縁膜４としてＰＦＣＢ、ＢＣＢ、ＦＬＡＲＥ１．０、ＦＬＡＲＥ２．０、ポリイミド、ＰＡＥを用いる場合は、スピン塗布により成膜した。溶剤は、いずれの場合もシクロヘキサノンである。
【００２８】
ＰＦＣＢを用いる場合のスピン条件は、最初の５秒間が３００ｒｐｍ、その後の３０秒間が３０００ｒｐｍである。ベーキング条件は１００℃で４５秒間である。キュア条件は、最初の６０分間が１２０℃、その後の６０分間が３００℃である。
【００２９】
ＢＣＢを用いる場合のスピン条件は、最初の５秒間が３００ｒｐｍ、その後の３０秒間が３０００ｒｐｍである。ベーキング条件は１００℃で４５秒間である。キュア条件は、最初の６０分間が１５０℃、その後の６０分間が２５０℃である。
【００３０】
ＦＬＡＲＥを用いる場合のスピン条件は、最初の５秒間が５００ｒｐｍ、その後５秒間が回転停止、その後の６０秒間が２０００ｒｐｍである。ベーキング条件は、最初の１分間が１５０℃、その後の１分間が２００℃、その後の１分間が２５０℃である。キュア条件は４２５℃で６０分間である。
【００３１】
ポリイミドを用いる場合のスピン条件は、最初の８秒間が５００ｒｐｍ、その後の３０秒間が３４００ｒｐｍである。ベーキング条件は、最初の３０秒間が１１０℃、その後の３０秒間が１４０℃である。キュア条件は３５０℃で６０分間である。
【００３２】
ＰＡＥを用いる場合のスピン条件は、最初の５秒間が３００ｒｐｍ、その後の６０秒間が２０００ｒｐｍである。ベーキング条件は最初の１分間が６０℃、その後の１分間が２７５℃である。キュア条件は４２５℃で６０分間である。
【００３３】
有機絶縁膜４としてパリレンを用いる場合の成膜方法は、気相成長である。
有機絶縁膜４としてフッ素化ポリイミドを用いる場合の成膜方法は、スピン塗布であり、成膜条件はポリイミドの成膜条件と同一である。
【００３４】
無機絶縁膜２及び有機絶縁膜４としていずれの材料を用いた場合にも、セバスチャン試験において有機絶縁膜４の剥がれは生じなかった。比較のために、図１（Ａ）の接着層３を挿入しない試料について同様の試験を行った。さらに、接着層として、有機絶縁膜との接着性が高いを思われるアモルファスカーボンを用いた試料についても同様の試験を行った。接着層３を挿入しない場合には、テスト棒の端部の平坦な領域の全部もしくは一部で有機絶縁膜４に剥がれが生じた。接着層３としてアモルファスカーボンを用いた場合には、テスト棒の端部の平坦な領域の一部で有機絶縁膜４に剥がれが生じた。
【００３５】
無機絶縁膜２と有機絶縁膜４との間に、ＳｉＣＦからなる接着層を挿入することにより、両者の密着性を高めることができる。この理由は以下のように考察される。
【００３６】
有機絶縁膜４に含まれるカーボンと接着層３に含まれるカーボンとが結合し易いため、両者の密着性が高い。無機絶縁膜２のＳｉと接着層３のＳｉとが結合し易いため、両者の密着性が高い。このため、有機絶縁膜４の基板への密着性を高められると考えられる。接着層３内のＳｉの濃度に、有機絶縁膜４に近づくに従って低濃度になるような厚さ方向の分布を与えることにより、より高い密着性を得ることができるであろう。
【００３７】
無機絶縁膜２として、上記絶縁材料の他に、Ｓｉを含む無機材料、またはＳｉを含む無機材料を主成分とする材料を用いる場合にも同様の効果が期待できるであろう。また、有機絶縁膜４として、他の有機材料を用いる場合も同様の効果が期待できるであろう。
【００３８】
図１（Ａ）において、接着層３を形成する前に、無機絶縁膜２の表面層の薄い部分をＡｒでスパッタリングしてもよい。Ａｒスパッタリングにより、接着層３の下地表面を清浄化し、より密着性を高めることができる。
【００３９】
次に、第１の実施例の変形例について説明する。上記実施例では、無機絶縁膜の上に有機絶縁膜を形成する場合に、両者の間にＳｉＣＦ膜を挿入することにより、両者の接着性を高めることができることを示した。無機絶縁膜の代わりに、無機導電膜を用いた場合にも、接着性を高められることが期待される。他の実施例では金属膜若しくは無機金属化合物膜の上に有機絶縁膜を形成する。
【００４０】
図１（Ｂ）は、第１の実施例の変形例による積層構造の断面図を示す。シリコン基板１の上に、導電膜５、接着層３、及び有機絶縁膜４がこの順番に積層されている。接着層３及び有機絶縁膜４の材料及び成膜方法は、図１（Ａ）の第１の実施例の場合と同様である。
【００４１】
導電膜５として、アルミニウム（Ａｌ）、アルミニウムシリコン（ＡｌＳｉ）、銅含有アルミニウムシリコン（ＡｌＳｉＣｕ）、銅含有アルミニウム（ＡｌＣｕ）、タングステン（Ｗ）、タンタル（Ｔａ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）を用いた。いずれの場合も、ＤＣスパッタリングにより成膜した。なお、窒化物の成膜は、スパッタガスとしてＡｒとＮ2 を用いた反応性スパッタリングにより行った。
【００４２】
Ａｌ、ＡｌＳｉ、ＡｌＳｉＣｕ、及びＡｌＣｕを用いる場合には、Ａｒガス流量を１００ｓｃｃｍ、基板温度を３００℃、圧力を３ｍＴｏｒｒ、ＤＣ印加電力を１０ｋＷとした。なお、ＡｌＳｉターゲットは、Ａｌ：Ｓｉ＝９９：１のものであり、ＡｌＳｉＣｕターゲットは、Ａｌ：Ｓｉ：Ｃｕ＝９８．５：１：０．５のものであり、ＡｌＣｕターゲットは、Ａｌ：Ｃｕ＝９９：１のものである。
【００４３】
Ｗを用いる場合には、Ａｒ流量を１００ｓｃｃｍ、基板温度を１５０℃、圧力を４ｍＴｏｒｒ、ＤＣ印加電力を５ｋＷとした。Ｔａを用いる場合には、Ａｒ流量を１００ｓｃｃｍ、基板温度を１５０℃、圧力を４ｍＴｏｒｒ、ＤＣ印加電力を６ｋＷとした。
【００４４】
ＷＮを用いる場合には、Ａｒ流量を５０ｓｃｃｍ、Ｎ2 流量を５０ｓｃｃｍ、基板温度を１５０℃、圧力を４ｍＴｏｒｒ、ＤＣ印加電力を５ｋＷとした。ＴａＮを用いる場合には、Ａｒ流量を４５ｓｃｃｍ、Ｎ2 流量を５５ｓｃｃｍ、基板温度を１５０℃、圧力を４ｍＴｏｒｒ、ＤＣ印加電力を６ｋＷとした。
【００４５】
Ｃｕを用いる場合には、Ａｒ流量を２５ｓｃｃｍ、基板温度を室温、圧力を１．５Ｔｏｒｒ、ＤＣ印加電力を５ｋＷとした。Ｔｉを用いる場合には、Ａｒ流量を２５ｓｃｃｍ、基板温度を室温、圧力を３ｍＴｏｒｒ、ＤＣ印加電力を５ｋＷとした。ＴｉＮを用いる場合には、Ａｒ流量を２５ｓｃｃｍ、Ｎ2 流量を３５ｓｃｃｍ、基板温度を室温、圧力を３ｍＴｏｒｒ、ＤＣ印加電力を５ｋＷとした。
【００４６】
本変形例においても、図１（Ａ）の実施例の場合と同様の密着性の評価を行った。導電膜５及び有機絶縁膜４としていずれの材料を用いた場合にも、有機絶縁膜４の剥がれは生じなかった。これに対し、接着層３を挿入しない場合には、テスト棒の端部の平坦な領域の全部もしくは一部で有機絶縁膜４に剥がれが生じた。また、接着層３としてアモルファスカーボンを用いた場合には、テスト棒の端部の平坦な領域の一部で有機絶縁膜４に剥がれが生じた。
【００４７】
導電膜５と有機絶縁膜４との間にＳｉＣＦからなる接着層３を挿入することにより、両者の密着性を高めることができる。
【００４８】
導電膜５として、その他の金属または金属化合物を用いる場合にも、同様の効果が期待できるであろう。また、有機絶縁膜４として、他の有機材料を用いる場合にも同様の効果が期待できるであろう。
【００４９】
図２は、ＳｉＣＦ膜形成時のＳｉＨ4 流量とＳｉＣＦ膜の比誘電率との関係を示す。横軸はＳｉＨ4 流量を単位ｓｃｃｍで表し、縦軸は比誘電率を表す。なお、原料ガスとしてＳｉＨ4 とＣ4 Ｆ8 とＣ2 Ｈ2 を用い、Ｃ4 Ｆ8 の流量を６０ｓｃｃｍ、Ｃ2 Ｈ2 の流量を８．６ｓｃｃｍとした。また、高周波電磁場の周波数を１３．５６ＭＨｚ、その印加電力を１５０Ｗ、圧力を１．２Ｔｏｒｒ、基板温度を４００℃とした。
【００５０】
ＳｉＨ4 流量を増加させるに従って、比誘電率が増加している。比誘電率が２．８以下の場合には、成膜後４００℃で熱処理すると、ＳｉＣＦ膜上の有機絶縁膜に剥がれが生じた。ＳｉＣＦ膜の比誘電率を３．０以上とした場合には、剥がれは生じなかった。このことから、ＳｉＣＦ膜を接着層として使用する場合には、その比誘電率を３．０以上とすることが好ましいと考えられる。
【００５１】
図３は、ＳｉＣＦ膜形成時の基板へ与えるＤＣバイアス電力と、ＳｉＣＦ膜内の圧縮応力との関係を示す。横軸はＤＣバイアス電力を単位Ｗで表し、縦軸は圧縮応力を単位ｄｙｎｅ／ｃｍ2 で表す。圧縮応力は、光の反射によりウエハの反りを検出するストレス測定計により測定した。
【００５２】
ＤＣバイアス電力を変化させると、ＳｉＣＦ膜内の圧縮応力も変動する。すなわち、ＤＣバイアス電力によりＳｉＣＦ膜内の圧縮応力を制御することができる。図１（Ａ）及び図１（Ｂ）の積層構造を形成する場合には、接着層３の上下の膜の応力を考慮して接着層３の成膜時のＤＣバイアス電力を制御し、接着層３内の応力を調整することができる。
【００５３】
次に、図４及び図５を参照して、第２の実施例について説明する。第２の実施例は、上記第１の実施例による積層構造を、ダマシン（Damascene ）法で形成する半導体装置の多層配線に適用した例である。
【００５４】
図４（Ａ）に示すように、シリコン基板１０の表面層に素子分離構造体１１が形成され、活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ１２が形成されている。ＭＯＳＦＥＴ１２は、ソース領域１２Ｓ、ドレイン領域１２Ｄ、及びゲート電極１２Ｇを含んで構成される。
【００５５】
ＭＯＳＦＥＴ１２を覆うように、シリコン基板１０の上にＳｉＯ2 からなる厚さ１０００ｎｍの第１の層間絶縁膜１３を形成する。第１の層間絶縁膜１３は、例えば、原料ガスとしてＳｉＨ4 とＮ2 Ｏを用いたＣＶＤにより形成される。第１の層間絶縁膜１３の上に、Ｓｉを含むフルオロカーボンからなる厚さ１０ｎｍの第１の接着層１４を形成する。第１の接着層１４の形成は、図１（Ａ）に示す接着層３の形成と同様の方法で行う。
【００５６】
図４（Ｂ）に示すように、第１の接着層１４の、ソース領域１２Ｓ及びドレイン領域１２Ｄに対応する領域の各々に開口１４Ａを形成する。開口１４Ａの形成は、第１の接着層１４の表面をレジストパターンで覆い、ＣＦ4 とＣＨＦ3 を用いたＲＩＥを用いて第１の接着層１４及び層間絶縁膜１３をエッチングすることにより行う。開口１４Ａを形成した後、レジストパターンを除去する。第１の接着層１４及び第１の層間絶縁膜１３を貫通するコンタクトホール１５が形成される。
【００５７】
コンタクトホール１５内を埋め込むように、導電性プラグ１６を形成する。まず、基板表面及びコンタクトホール１５の内面を覆うＴｉＮ膜を堆積する。コンタクトホール１５内を埋め込むように、ＴｉＮ膜の上にＡｌ合金膜を堆積する。余分なＴｉＮ膜及びＡｌ合金膜をＣＭＰで除去することにより、導電性プラグ１６が形成される。
【００５８】
図４（Ｃ）に示すように、第１の接着層１４の上に有機絶縁材料からなる厚さ５００ｎｍの第２の層間絶縁膜２０を形成する。第２の層間絶縁膜２０は、例えば、図１（Ａ）に示す有機絶縁膜４と同様の材料により形成される。第２の層間絶縁膜２０の上に、厚さ１０ｎｍの第２の接着層２１を形成する。第２の接着層２１は、第１の接着層１４と同様の方法で形成される。
【００５９】
図５（Ａ）に示すように、第２の接着層２１及び第２の層間絶縁膜２０に配線用の配線溝２２を形成する。配線溝２２は、第２の接着層２１をパターニングし、パターニングされた第２の接着層２１をマスクとして第２の層間絶縁膜２０をエッチングすることにより形成される。第２の接着層２１のパターニングは、ＣＦ4 とＣＨＦ3 を用いたＲＩＥにより行う。第２の層間絶縁膜２０のエッチングは、Ｏ2 を用いたＲＩＥにより行う。
【００６０】
図５（Ｂ）に示すように、配線溝２２内を埋め込むように、配線２５を形成する。まず、配線溝２２の内面及び第２の接着層２１の上面を覆うＴｉＮ膜を堆積し、このＴｉＮ膜上に、溝２２内を埋め尽くすようにＡｌ合金膜を堆積する。余分なＴｉＮ膜とＡｌ合金膜をＣＭＰで除去することにより、配線２５が形成される。
【００６１】
図５（Ｃ）に示すように、第２の接着層２１の上に、第３の層間絶縁膜２５、第３の接着層３１を形成する。この２層を貫通するコンタクトホールを形成し、このコンタクトホール内を導電性プラグ３２で埋め込む。第３の接着層３１の上に、第４の層間絶縁膜３３及び第４の接着層３４を形成する。この２層に配線溝を形成し、この溝内を埋め込むように配線３５を形成する。第３の層間絶縁膜３０から第４の接着層３４までの配線構造は、第１の層間絶縁膜１３から第２の接着層２１までの配線構造と同様の方法で形成される。
【００６２】
ＳｉＯ2 からなる第１の層間絶縁膜１３と有機絶縁材料からなる第２の層間絶縁膜２０との間に第１の接着層１４が挿入されているため、第２の層間絶縁膜２０とその下地表面との密着性を高めることができる。第２の層間絶縁膜２０よりも上層の層間絶縁膜においても、同様に、各層間絶縁膜とその下地表面との密着性を高めることができる。
【００６３】
また、配線２５及び３５が配置されているは、有機絶縁膜で形成されている。第１の実施例で説明した有機絶縁材料を使用することにより、この膜の誘電率を低減することができる。このため、配線間の寄生容量が小さくなり、信号伝搬遅延を短くすることができる。なお、第３の層間絶縁膜３０を、第２及び第４の層間絶縁膜と同様に有機絶縁材料で形成してもよい。
【００６４】
また、第２の実施例では、各接着層は、その下の層間絶縁膜のエッチングマスクとしても使用される。Ｏ2 を用いたＲＩＥで層間絶縁膜のエッチングを行う際に、接着層の上のレジストパターンもアッシング除去される。
【００６５】
次に、図６を参照して第３の実施例について説明する。図４及び図５に示す第２の実施例では、ダマシン法による多層配線構造を説明した。第３の実施例では、図１（Ａ）に示す第１の実施例による配線構造を、デュアルダマシン法による多層配線構造に適用した例である。通常のダマシン法では、図５（Ｃ）に示す導電性プラグ１６を形成した後に、その上の配線２５を形成する。デュアルダマシン法では、導電性プラグ１６と配線２５とを同時に形成する。
【００６６】
図６は、第３の実施例による多層配線構造の断面図を示す。第１〜第４の層間絶縁膜１３、２０、３０、３３、及び第１〜第４の接着層１４、２１、３１、３４の積層構造は、図５（Ｃ）に示す積層構造と同様である。第１の層間絶縁膜１３及び第１の接着層１４に、コンタクトホール１５が形成され、第２の層間絶縁膜２０及び第２の接着層２１に配線溝２２が形成されている。コンタクトホール１５及び溝２２の内面をＴｉＮ膜が覆い、ＴｉＮ膜の上に、コンタクトホール１５及び溝２２を埋め込むように配線４０が形成されている。
【００６７】
第３の層間絶縁膜３０から第４の接着層３４までの積層構造内にも、配線４０と同様の構成の配線４１が形成されている。
【００６８】
次に、配線４０の形成方法を説明する。シリコン基板１０の上に、第１の層間絶縁膜１３から第２の接着層２１までを積層する。コンタクトホール１５を形成するための開口を有するレジストパターンを用いて、第２の接着層２１から第１の層間絶縁膜１３までをエッチングする。
【００６９】
コンタクトホール１５形成用のレジストパターンを除去する。配線溝２２に対応したレジストパターンを用いて第２の接着層２１及び第２の層間絶縁膜２０をエッチングし、配線溝２２を形成する。配線溝２２の形成後、レジストパターンを除去する。
【００７０】
コンタクトホール１５及び配線溝２２の内面及び第２の接着層２１の上面をＴｉＮ膜で覆う。このＴｉＮ膜上に、コンタクトホール１５及び配線溝２２内を埋め込むようにＡｌ合金膜を堆積する。余分なＡｌ合金膜とＴｉＮ膜をＣＭＰにより除去し、コンタクトホール１５及び配線溝２２内に配線４０を残す。
【００７１】
図６に示す構成の場合にも、無機材料からなる層間絶縁膜と有機材料からなる層間絶縁膜との間に接着層が配置されている。このため、各層間絶縁膜とその下地表面との密着性を高めることができる。
【００７２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７３】
【発明の効果】
以上説明したように、本発明によれば、Ｓｉを含む無機物を主成分とする材料、金属、及び金属化合物からなる群より選ばれた１つの材料からなる層と有機膜との間に、Ｓｉを含むフルオロカーボンからなる接着層を挿入することにより、２つの膜の密着性を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による配線構造の断面図である。
【図２】Ｓｉを含むフルオロカーボン膜をＰＥ−ＣＶＤで成長させる場合のＳｉＨ4 流量と比誘電率との関係を示すグラフである。
【図３】Ｓｉを含むフルオロカーボン膜をＰＥ−ＣＶＤで成長させる場合の、基板へ印加するＤＣバイアス電力とフルオロカーボン膜の圧縮応力との関係を示すグラフである。
【図４】本発明の第２の実施例による配線構造の製造方法を説明するための配線構造の断面図（その１）である。
【図５】本発明の第２の実施例による配線構造の製造方法を説明するための配線構造の断面図（その２）である。
【図６】本発明の第３の実施例による配線構造の断面図である。
【符号の説明】
１、１０ シリコン基板
２ 無機絶縁膜
３ 接着層
４ 有機絶縁膜
５ 導電膜
１１ 素子分離構造体
１２ ＭＯＳＦＥＴ
１３ 第１の層間絶縁膜
１４ 第１の接着層
１５ コンタクトホール
１６、３２ 導電性プラグ
２０ 第２の層間絶縁膜
２１ 第２の接着層
２２ 配線溝
２５、３５、４０、４１ 配線
３０ 第３の層間絶縁膜
３１ 第３の接着層
３３ 第４の層間絶縁膜
３４ 第４の接着層

Claims (8)

  1. 主表面を有する基板と、
    前記主表面上に配置された第１の層と、
    前記第１の層の上に配置され、ＳｉＣＦで形成された接着層と、
    前記接着層の上に配置された第２の層と
    を有し、
    前記第１及び第２の層のうち一方の層が、Ｓｉを含む無機物を主成分とする材料、金属、及び無機金属化合物からなる群より選ばれた１つの材料で形成されており、他方の層が有機絶縁膜で形成されている積層構造。
  2. 前記一方の層がＳｉを含む無機材料で形成されている請求項１に記載の積層構造。
  3. 主表面を有する基板と、
    前記主表面上に配置された第１の層と、
    前記第１の層の上に配置され、Ｓｉを含むフルオロカーボンで形成された接着層と、
    前記接着層の上に配置された第２の層と
    を有し、
    前記第１及び第２の層のうち一方の層が、Ｓｉを含む無機物を主成分とする材料、金属、及び無機金属化合物からなる群より選ばれた１つの材料で形成されており、他方の層が有機絶縁膜で形成されており、前記接着層内のＳｉの濃度に、前記有機絶縁膜に近づくに従って低濃度になるような厚さ方向の分布が与えられている積層構造。
  4. 主表面を有し、該主表面の一部に導電性領域を有する基板と、
    前記基板の上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に形成され、ＳｉＣＦからなる第１の接着層と、
    前記第１の接着層及び前記第１の層間絶縁膜を貫通し、前記導電性領域の少なくとも一部を底面とするコンタクトホールと、
    前記第１の接着層の上に形成された有機絶縁材料からなる第２の層間絶縁膜と、
    前記第２の層間絶縁膜に形成され、一部が前記コンタクトホールに重なる配線用溝と、
    前記コンタクトホール及び配線用溝内を埋め尽くし、前記導電性領域に接続された配線と
    を有する配線構造。
  5. さらに、前記第２の層間絶縁膜の上面のうち、前記配線用溝の形成されていない領域を覆い、ＳｉＣＦにより形成された第２の接着層と、
    前記第２の接着層の上に形成された第３の層間絶縁膜と
    を有する請求項４に記載の配線構造。
  6. 主表面を有し、該主表面の一部の領域が導電性領域とされている基板を準備する工程と、
    前記基板の上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜の上に、プラズマ励起型化学気相成長により、ＳｉＣＦからなる第１の接着層を形成する工程と、
    前記第１の接着層の、前記導電性領域に対応する領域に開口を形成する工程と、
    前記第１の接着層をエッチングマスクとして前記第１の層間絶縁膜をエッチングし、前記開口に対応するコンタクトホールを形成する工程と、
    前記コンタクトホール内を導電性材料で埋め込み、前記導電性領域に接続された導電性プラグを形成する工程と、
    前記第１の接着層の上に、有機絶縁材料からなる第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜に配線用溝を形成し、該配線用溝内を導電性材料で埋め込んで配線を形成する工程と
    を有する配線構造の製造方法。
  7. 主表面を有する半導体基板と、
    前記主表面上に配置された第１の層と、
    前記第１の層の上に配置され、ＳｉＣＦで形成された接着層と、
    前記接着層の上に配置された第２の層と
    を有し、
    前記第１及び第２の層のうち一方の層が、Ｓｉを含む無機物を主成分とする材料、金属、及び無機金属化合物からなる群より選ばれた１つの材料で形成されており、他方の層が有機絶縁膜で形成されている半導体装置。
  8. 主表面を有する基板の上に、Ｓｉを含む無機物を主成分とする材料、金属、及び無機金属化合物からなる群より選ばれた１つの材料からなる第１の層を形成する工程と、
    前記第１の層間絶縁膜の上に、プラズマ励起型化学気相成長により、Ｓｉを含むフルオロカーボンからなる接着層を形成する工程と、
    前記接着層の上に、有機絶縁膜からなる第２の層を形成する工程と
    を有する積層構造の製造方法。
JP18091898A 1998-06-26 1998-06-26 積層構造、配線構造、その製造方法、及び半導体装置 Expired - Fee Related JP3690565B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18091898A JP3690565B2 (ja) 1998-06-26 1998-06-26 積層構造、配線構造、その製造方法、及び半導体装置
US09/227,527 US6376048B1 (en) 1998-06-26 1999-01-08 Lamination structure, wiring structure, manufacture thereof, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18091898A JP3690565B2 (ja) 1998-06-26 1998-06-26 積層構造、配線構造、その製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000021873A JP2000021873A (ja) 2000-01-21
JP3690565B2 true JP3690565B2 (ja) 2005-08-31

Family

ID=16091568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18091898A Expired - Fee Related JP3690565B2 (ja) 1998-06-26 1998-06-26 積層構造、配線構造、その製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US6376048B1 (ja)
JP (1) JP3690565B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
DE60126906T2 (de) * 2000-06-30 2007-11-08 Tokyo Electron Ltd. Herstellungsverfahren für ein halbleiterbauelement
JP2002217287A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
TWI285938B (en) * 2003-08-28 2007-08-21 Fujitsu Ltd Semiconductor device
JP5201048B2 (ja) 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
FR2954918B1 (fr) * 2010-01-04 2012-01-27 Commissariat Energie Atomique Procede de realisation de trous a l'aide d'un jet d'eau
CN102333426A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业（深圳）有限公司 壳体及其制作方法
JP2012142528A (ja) * 2011-01-06 2012-07-26 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101462B2 (ja) 1991-04-30 1994-12-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 過フッ化炭化水素ポリマ膜を基板に接着する方法および 基板
US6037274A (en) * 1995-02-17 2000-03-14 Fujitsu Limited Method for forming insulating film
JP2901534B2 (ja) 1996-02-21 1999-06-07 山形日本電気株式会社 半導体装置の製造方法
US6071830A (en) * 1996-04-17 2000-06-06 Sony Corporation Method of forming insulating film

Also Published As

Publication number Publication date
US6376048B1 (en) 2002-04-23
JP2000021873A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
US6245665B1 (en) Semiconductor device and method of fabricating the same
US5759906A (en) Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
JP2910713B2 (ja) 半導体装置の製造方法
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
US6479380B2 (en) Semiconductor device and manufacturing method thereof
US20070202676A1 (en) Integration scheme for cu/low-k interconnects
KR20020014895A (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6424021B1 (en) Passivation method for copper process
US7244673B2 (en) Integration film scheme for copper / low-k interconnect
WO2004082017A1 (en) Method for manufacturing a semiconductor component having a barrier-lined opening
JPH1131745A (ja) 半導体装置のコンタクトプラグ形成方法
EP1296368A2 (en) Semiconductor device including porous insulating material and manufacturing method thereof
US6406992B1 (en) Fabrication method for a dual damascene structure
JP3690565B2 (ja) 積層構造、配線構造、その製造方法、及び半導体装置
US6284642B1 (en) Integrated method of damascene and borderless via process
JP3525788B2 (ja) 半導体装置の製造方法
WO1991010261A1 (en) Semiconductor interconnect structure utilizing a polyimide insulator
KR100626935B1 (ko) 금속배선 구조 및 그 제조 방법
JP2004128050A (ja) 半導体装置およびその製造方法
US7026225B1 (en) Semiconductor component and method for precluding stress-induced void formation in the semiconductor component
JP4538995B2 (ja) 半導体装置およびその製造方法
JP2001168191A (ja) 半導体装置及びその製造方法
JP2003086679A (ja) 集積回路装置およびその製造方法
US6753607B1 (en) Structure for improving interlevel conductor connections
JP3099813B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120624

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130624

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees