JP4037770B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4037770B2 JP4037770B2 JP2003032426A JP2003032426A JP4037770B2 JP 4037770 B2 JP4037770 B2 JP 4037770B2 JP 2003032426 A JP2003032426 A JP 2003032426A JP 2003032426 A JP2003032426 A JP 2003032426A JP 4037770 B2 JP4037770 B2 JP 4037770B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chamber
- sro
- ruo
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造工程における熱処理工程に係り、特に金属酸化物を用いてＦｅＲＡＭのキャパシタ素子の電極等を形成する際の加熱処理に適用する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
例えば、半導体装置の一種であるＦｅＲＡＭ（Ferroelectric Random Access read write Memory）では、１０12回以上の書き換え回数を達成するために、酸化物強誘電体膜を用いてキャパシタ素子の絶縁膜を形成している。酸化物強誘電体膜としては、例えばＰＺＴ（Ｐｂ−Ｚｒ−Ｔｉ−Ｏ）が挙げられる。また、ＦｅＲＡＭでは、酸化物強誘電体膜の電気的特性の劣化を抑制するために、金属酸化物からなる導電体を用いてキャパシタ素子の電極を形成している。金属酸化物の導電体としては、例えばＳＲＯ（ＳｒＲｕＯ3）が挙げられる。ＳＲＯは結晶化することにより、電気伝導性を有するようになる。ＳＲＯを結晶化させるためには、ＳＲＯ電極を形成する際に加熱処理工程が必要となる（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−９１５３９号公報
【０００４】
【発明が解決しようとする課題】
ところが、ＳＲＯの一成分であるＲｕは、ＳＲＯ電極の加熱処理工程において揮発性物質であるＲｕＯ4を発生し易い。発生したＲｕＯ4は、図４に示すように、ＳＲＯ電極（ＳＲＯ膜）の表面に付着して分解され、ＳＲＯ膜の表面上にＲｕＯxの結晶粒（異常粒）を生じさせる。このＲｕＯxの結晶粒は、その粒径がおおよそ０．５μｍ以上である。このため、その後の清浄処理によっても、ＲｕＯxの結晶粒をＳＲＯ電極上から取り除くことは殆ど不可能である。ＳＲＯ電極上のＲｕＯxの結晶粒は、キャパシタの動作不良などを引き起こすおそれがある。ひいては、半導体装置の性能、品質、および信頼性などを低下させるおそれがある。さらには、半導体装置の歩留まりを低下させて、半導体装置の製造コストを上昇させるおそれがある。
【０００５】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制して、清浄な導電膜を形成できる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、本発明に係る半導体装置の製造方法は、揮発性の金属化合物の成分となる金属元素としてルテニウム、オスミウム、ロジウム、イリジウム、パラジウム、およびプラチナのうちの少なくとも一つを含む膜を有する被処理基板が収容されるチャンバー内に、前記被処理基板を加熱することにより前記膜から発生する前記揮発性金属化合物を吸着する吸着剤を少なくとも前記被処理基板に対する１回目の加熱処理を行うのに先立って予め設けた後、前記チャンバー内に収容された前記被処理基板に前記加熱処理を施すことを特徴とするものである。
【０００９】
この半導体装置の製造方法においては、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板を加熱するのに先立って、被処理基板の加熱により膜から発生する揮発性金属化合物を吸着する吸着剤を被処理基板が収容されるチャンバー内に設ける。その後、被処理基板に加熱処理を施す。これにより、被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制できる。
【００１３】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１４】
先ず、本発明の一実施形態に係る半導体装置の製造装置を、図１を参照しつつ説明する。図１は、本実施形態に係る半導体装置の製造装置を示す断面図である。
【００１５】
図１に示すように、本実施形態に係る半導体装置の製造装置１は、チャンバー２、加熱装置３、および吸着剤４などを具備している。半導体装置の製造装置１は、いわゆる熱処理装置（アニール装置）である。
【００１６】
チャンバー２は、その内部に被処理基板（ウェーハ）５などが収容される。ウェーハ５は、揮発性の金属化合物の成分となる金属元素を含む膜３４などを有している。ウェーハ５は、チャンバー２の内部に収容された後、加熱処理が施される。チャンバー２は、少なくとも後述する加熱装置３と対向する部分が、加熱装置３から発せられる熱光線が透過可能な材料によって形成されている。チャンバー２の加熱装置３と対向する部分は、例えば石英によって形成されている。チャンバー２の内部には、ウェーハ５などを支持する支持台６が設けられている。
【００１７】
加熱装置３は、チャンバー２の外部に設けられている。加熱装置３は、チャンバー２の内部に収容されたウェーハ５を加熱する。加熱装置３は、複数個の加熱用ランプ７などから構成されている。各加熱用ランプ７は、チャンバー２の内部に収容されたウェーハ５の上下（表裏）両主面を同時に加熱可能に配置されている。各加熱用ランプ７としては、例えばキセノンランプやタングステン・ハロゲンランプなどを採用することが好ましい。これにより、急速熱アニール（ＲＴＡ：Rapid Thermal Anneal）、あるいは急速熱処理（ＲＴＰ：Rapid Thermal Process）と呼ばれる加熱方法によって、膜３４などに対して加熱処理を施すことができる。すなわち、膜３４などに対する加熱処理を、短時間で効率よく行うことができる。
【００１８】
吸着剤４は、ウェーハ５に加熱処理を施す際にウェーハ５が有する膜３４から発生する揮発性金属化合物を吸着させるために、チャンバー２の内部に出し入れ（着脱）自在に設けられる。膜３４から発生する揮発性金属化合物を吸着剤４に吸着させることにより、揮発性金属化合物が膜３４の表面に付着するのを抑制することができる。ひいては、揮発性金属化合物が膜３４の表面に付着して、揮発性金属化合物中の金属元素を含む結晶粒（異常粒）が膜３４の表面上に生成されるのを抑制することができる。したがって、吸着剤４は抑制剤とも称することができる。吸着剤４は、少なくとも膜３４（ウェーハ５）に加熱処理を施すのに先立って、予めチャンバー２の内部に設けられる。本実施形態では、膜３４から発生する揮発性金属化合物を原料として用いてチャンバー２の内部に設けられた結晶粒を、吸着剤４として用いる。吸着剤４は、例えば次に説明する方法によりチャンバー２の内部に設けられる。
【００１９】
製品となるウェーハ５（膜３４）に加熱処理を施すのに先立って、ウェーハ５が有する膜３４と同質の膜３４を有するダミー基板（ダミーウェーハ）８を、チャンバー２の内部で加熱処理する。この際、ダミーウェーハ８に対する加熱処理を、実際のウェーハ５に対する加熱処理と略同じ雰囲気下で行う。これにより、ダミーウェーハ８の膜３４からガス状の揮発性金属化合物を発生させて、チャンバー２の内壁面に付着させる。
【００２０】
揮発性金属化合物は、チャンバー２の内壁面に付着した後、気体成分と、揮発性金属化合物中の金属元素を含む固体成分とに分解される。そして、固体成分はチャンバー２の内壁面に付着した状態で結晶粒４として成長し、チャンバー２の内壁面上に残る。前述した分解反応は可逆反応ではあるが、その逆反応は生じ難い。すなわち、一旦結晶化（固化）した成分は気化し難い。したがって、一旦チャンバー２の内壁面に付着した結晶粒４は、揮発性金属化合物に戻り難い。また、揮発性金属化合物は同じ金属元素を含む結晶粒４に吸着され易い。このため、一旦結晶粒４が生成されると、膜３４から発生する揮発性金属化合物は結晶粒４に殆ど吸着される。結晶粒４に吸着された揮発性金属化合物は、結晶粒４の上で前述した分解反応および結晶成長を起こして、新たな結晶粒４となる。
【００２１】
このように、膜３４から揮発性金属化合物が発生している殆どの間、前述した分解反応および結晶成長が連続して生じる。これは、ウェーハ５に加熱処理を施す際に膜３４から発生する揮発性金属化合物についても同様である。すなわち、一旦ウェーハ５（膜３４）以外の箇所に結晶粒４が設けられると、それ以後に膜３４から発生する殆どの揮発性金属化合物がウェーハ５以外の箇所で成長する結晶粒４の原料として消費される。これにより、チャンバー２の内部でウェーハ５の加熱処理を繰り返しても、チャンバー２内で揮発性金属化合物が充満したり、飽和したりするおそれは殆ど無い。ひいては、チャンバー２の内壁面以外の箇所で、前述した可逆反応（分解反応）に基づいて結晶粒４が成長するおそれも殆ど無い。したがって、ウェーハ５に加熱処理を施す際に膜３４から発生する揮発性金属化合物が、膜３４の表面に付着するのを抑制される。この結果、揮発性金属化合物中の金属元素を含む結晶粒４が膜３４の表面上に生成されるのを抑制される。
【００２２】
ダミーウェーハ８に対する加熱処理は、チャンバー２の内壁面に付着する結晶粒４の量が所定量に達するまで行われる。この所定量とは、具体的には、所望の処理枚数のウェーハ５が有するそれぞれの膜３４から発生する揮発性金属化合物を、殆ど吸着して結晶化できる量である。また、前記所定量には、各ウェーハ５の膜３４から発生する揮発性金属化合物を原料として生成され、吸着剤として機能する結晶粒４の量も予め含まれていることが好ましいのはもちろんである。吸着剤としての結晶粒４の量が、１枚のダミーウェーハ８を加熱処理するだけでは所定量に足りない場合、結晶粒４の量が所定量に達するまで複数枚のダミーウェーハ８を加熱処理すればよい。このように、本実施形態では、吸着剤４として、ウェーハ５が有する膜３４から発生する揮発性金属化合物の成分となる金属元素を含んでおり、かつ、その揮発性金属化合物から生成される金属化合物（結晶粒）４を用いる。膜３４、揮発性金属化合物、および吸着剤４などの具体的な成分、ならびにウェーハ５およびダミーウェーハ８を加熱処理する際のチャンバー２内の具体的な化学反応などについては、次に述べる半導体装置の製造方法において詳しく説明する。
【００２３】
次に、本発明の一実施形態に係る半導体装置の製造方法を、図１〜図３を参照しつつ説明する。図２は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３は、ウェーハに加熱処理を施した際に発生したパーティクルの個数とウェーハの処理枚数との関係をプロットして示す図である。
【００２４】
本実施形態の半導体装置の製造方法は、具体的には前述したアニール装置１を用いたアニール処理に関する。特に、ＣＯＰ型ＦｅＲＡＭのメモリセルが有するキャパシタ素子の電極の一部を、金属酸化物からなる導電体を用いて形成する際のアニール処理に関する。また、キャパシタ素子の下方に位置するコンタクトプラグの形成材料としてタングステン（Ｗ）を用いる。それとともに、コンタクトプラグとキャパシタ素子の下部電極の一部を構成するイリジウム（Ｉｒ）膜との間に、薄膜形状の炭化珪素（ＳｉＣ）膜および同じく薄膜形状のチタン（Ｔｉ）膜からなる積層膜を配置する。
【００２５】
先ず、図２（ａ）に示すように、Ｐ型Ｓｉ基板本体９の表層部に素子分離領域（Shallow Trench Isolation）１０を形成する。この素子分離領域１０は、基板本体９の表層部に形成された素子分離用の図示しない溝内にＳｉＯ2を埋め込むことにより形成される。素子分離用の溝は、基板本体９の表層部に形成されるトランジスタ活性領域１１以外の領域に形成される。以下の説明において、後述するキャパシタ素子２８をはじめとする各種電子素子が設けられる基板本体９を、まとめて被処理基板（ウェーハ）５と称することとする。
【００２６】
続けて、基板本体９の表層部にスイッチ動作を行うためのトランジスタ１２を形成する。先ず、熱酸化により、ＳｉＯ2からなる酸化膜１３を、その膜厚が約６ｎｍとなるまで基板本体９の表面全面に形成する。続けて、このＳｉＯ2膜１３の表面全面に、砒素（Ａｓ）をドープしたｎ+型多結晶シリコン膜１４を形成する。さらに、この多結晶シリコン膜１４の表面上に、ＷＳｉx膜１５およびＳｉＮからなる窒化膜１６を連続して形成する。しかる後、これら多結晶シリコン膜１４、ＷＳｉx膜１５、およびＳｉＮ膜１６を、通常の光リソグラフィー法およびＲＩＥ法により加工する。これにより、基板本体９の表面上にゲート電極１７を形成する。続けて、基板本体９の表面上に、ゲート電極１７を覆ってＳｉＮからなる窒化膜１８を堆積させる。この後、ＲＩＥ法による一般的な側壁残しの手法によってＳｉＮ膜１８を加工し、ゲート電極１７の側壁にスペーサ部１８を設ける。また、詳細なプロセスの説明は省略するが、一般的なイオン注入法および熱処理によって、基板本体９の表層部にソース・ドレイン領域１９を形成する。これにより、基板本体９の表層部にトランジスタ１２が形成される。
【００２７】
次に、図２（ｂ）に示すように、トランジスタ１２が形成された基板本体９の表面上に、コンタクトプラグ２０，２１を形成する。先ず、トランジスタ１２を覆って、ＳｉＯ2からなる酸化膜（ｄ−ＴＥＯＳ膜）２２を、ＣＶＤ法により基板本体９の表面全面に堆積させる。この後、ＣＭＰ法により、ｄ−ＴＥＯＳ膜２２の表面を一旦平坦化する。続けて、ソース・ドレイン領域１９の一方の表面を露出するように、ｄ−ＴＥＯＳ膜２２を貫通して図示しないコンタクトホールを形成する。続けて、コンタクトホールの内部およびｄ−ＴＥＯＳ膜２２の表面上に、薄膜形状のチタン（Ｔｉ）からなる膜２３をスパッタリング法あるいはＣＶＤ法により堆積させる。この後、Ｔｉ膜２３に所定のフォーミングガス中で熱処理を施すことによって、ＴｉＮ膜２３を形成する。続けて、ＴｉＮ膜２３の表面全面に、タングステン（Ｗ）２４をＣＶＤ法により堆積させる。この後、ＣＭＰ法により、コンタクトホール外の余分なＴｉＮ膜２３およびタングステン２４をｄ−ＴＥＯＳ膜２２の表面上から除去し、コンタクトホールの内部にＴｉＮ膜２３およびタングステン２４を埋め込む。これにより、ソース・ドレイン領域１９の一方に電気的に接続される、一方のコンタクトプラグ２０を形成する。
【００２８】
続けて、コンタクトプラグ２０が形成されたｄ−ＴＥＯＳ膜２２の表面全面に、ＳｉＮからなる窒化膜２５をＣＶＤ法により堆積させる。この後、コンタクトプラグ２０を形成したのと同様の方法により、ソース・ドレイン領域１９の他方に電気的に接続される、他方のコンタクトプラグ２１を形成する。先ず、ソース・ドレイン領域１９の他方の表面を露出するように、ＳｉＮ膜２５およびｄ−ＴＥＯＳ膜２２を貫通して図示しないコンタクトホールを形成する。続けて、コンタクトホールの内部およびＳｉＮ膜２５の表面上に、薄膜形状のＴｉＮ膜２６を形成する。続けて、ＴｉＮ膜２６の表面全面に、タングステン（Ｗ）２７を堆積させる。この後、ＣＭＰ法により、コンタクトホールの内部にＴｉＮ膜２６およびタングステン２７を埋め込む。これにより、ソース・ドレイン領域１９の他方に電気的に接続される、他方のコンタクトプラグ２１を形成する。このコンタクトプラグ２１は、後述するキャパシタ素子２８に電気的に接続される。
【００２９】
次に、図２（ｃ）に示すように、コンタクトプラグ２１が形成されたＳｉＮ膜２５の上に、キャパシタ素子２８を形成する。この際、キャパシタ素子２８を形成するのに先立って、キャパシタ素子２８の下地層２９をコンタクトプラグ２１およびＳｉＮ膜２５の表面上に形成する。先ず、スパッタリング法により、炭化珪素（ＳｉＣ）膜３０を、その膜厚が約１０ｎｍとなるまでＳｉＮ膜２５の表面全面に堆積させる。続けて、スパッタリング法により、チタン（Ｔｉ）膜３１を、その膜厚が約３ｎｍとなるまでＳｉＣ膜３０の表面全面に堆積させる。これにより、ＳｉＣ膜３０およびＴｉ膜３１の積層膜からなるキャパシタ素子２８の下地層２９が形成される。
【００３０】
続けて、Ｔｉ膜３１の表面上に、キャパシタ素子２８の下部電極２８ａを形成する。先ず、スパッタリング法により、イリジウム（Ｉｒ）膜３２を、その膜厚が約３０ｎｍとなるまでＴｉ膜３１の表面全面に堆積させる。続けて、同じくスパッタリング法により、第１の白金（Ｐｔ）膜３３を、その膜厚が約２０ｎｍとなるまでＩｒ膜３２の表面全面に堆積させる。さらに、同じくスパッタリング法により、金属酸化物膜である第１のＳｒＲｕＯ3膜（ＳＲＯ膜）３４を、その膜厚が約１０ｎｍとなるまでＰｔ膜３３の表面上に形成する。この第１のＳＲＯ膜３４は、キャパシタ下部電極２８ａの後述するキャパシタ絶縁膜２８ｂと接触する部分（膜）となる。このＳＲＯ膜３４の形成は、室温から約６００℃までの温度範囲で行われる。
【００３１】
次に、ＳＲＯ膜３４に電気伝導性を発現させるために、ＳＲＯ膜３４を結晶化させる。具体的には、アニール装置１のチャンバー２の内部を酸素（Ｏ2）で満たした後、約５５０〜６５０℃の温度範囲でＳＲＯ膜３４に加熱処理を施す。これにより、ＳＲＯ膜３４を結晶化させる。以下、詳しく説明する。
【００３２】
ＳＲＯ膜３４の一成分であるＲｕ（ルテニウム）は、加熱処理工程において揮発性金属化合物であるＲｕＯ4を発生し易い。ＲｕＯ4は、従来技術で説明したように、ＳＲＯ膜３４上で分解されてＲｕＯxの結晶粒（異常粒）を生じさせる。具体的には、ＳＲＯ膜３４の表面上では、ＳＲＯ膜３４から発生したＲｕＯ4を基にして次の化学式で示される化学反応が起きる。
【００３３】
ＲｕＯ4 ←→ ＲｕＯ2 ＋ Ｏ2
ＲｕＯ2の結晶粒は、その粒径が小さいもので約０．５μｍ以上である。このため、ＳＲＯ膜３４の表面上に生じたＲｕＯ2の結晶粒を、後の清浄処理でＳＲＯ膜３４の表面上から除去することは殆ど不可能である。ＳＲＯ膜３４上のＲｕＯ2の結晶粒は、キャパシタ素子２８の動作不良などを引き起こすおそれがある。ひいては、半導体装置の性能、品質、および信頼性などを低下させるおそれがある。さらには、半導体装置の歩留まりを低下させて、半導体装置の製造コストを上昇させるおそれがある。
【００３４】
前記化学式で示すように、ＲｕＯ4の分解反応は可逆反応である。ところが、その分解反応の逆反応であるＲｕＯ4の生成反応は生じ難い。すなわち、ＲｕＯ2の結晶粒はＲｕＯ4に戻り難い。また、ＲｕＯ4は、同じくＲｕを含むＲｕＯ2の結晶粒に吸着され易い。このため、前記可逆反応が生じている雰囲気（反応系）内にＲｕＯ2の結晶粒が存在すると、ＲｕＯ4はＲｕＯ2の結晶粒に殆ど吸着される。ＲｕＯ2の結晶粒に吸着されたＲｕＯ4は、ＲｕＯ2の結晶粒の上で前述した分解反応および結晶成長を起こして、新たなＲｕＯ2の結晶粒となる。このような分解反応および結晶成長は、ＲｕＯ4が発生している殆どの間連続して生じる。すなわち、ウェーハ５（ＳＲＯ膜３４）以外の箇所にＲｕＯ2の結晶粒が存在すると、ＲｕＯ4がＳＲＯ膜３４の表面に付着するのを抑制される。この結果、ＲｕＯ2の結晶粒がＳＲＯ膜３４の表面上に生成されるのを抑制される。したがって、ＳＲＯ膜３４の加熱処理工程においては、前述したＲｕＯ4およびＲｕＯ2の性質を利用して、ＳＲＯ膜３４の表面上におけるＲｕＯ2の結晶粒の発生を抑制する。
【００３５】
具体的には、図１に示すように、製品となるウェーハ５に加熱処理を施すのに先立って、ウェーハ５と同様にＳＲＯ膜３４が設けられたダミーウェーハ８をチャンバー２の内部で加熱処理する。この際、チャンバー２の内部に酸素を予め供給しておくとともに、約５００℃以上の温度でダミーウェーハ８に加熱処理を施す。すなわち、実際にウェーハ５に加熱処理を施すのに先立って、ウェーハ５への加熱処理と略同じ酸素雰囲気下でダミーウェーハ８に加熱処理を施す。これにより、ダミーウェーハ８のＳＲＯ膜３４からＲｕＯ4を発生させて、チャンバー２の内壁面に付着させる。チャンバー２の内壁面に付着したＲｕＯ4は、ＲｕＯ2およびＯ2に分解される。そして、ＲｕＯ2はチャンバー２の内壁面に付着した状態で結晶粒として成長し、チャンバー２の内壁面上に残る。これにより、チャンバー２の内壁面上に吸着剤４としてのＲｕＯ2の結晶粒が設けられる。
【００３６】
チャンバー２の内壁面に付着したＲｕＯ2の結晶粒４の量が、所望の処理枚数のウェーハ５が有するそれぞれのＳＲＯ膜３４から発生するＲｕＯ4を殆ど吸着して結晶化できる量に達した後、ダミーウェーハ８の加熱処理を終了する。すなわち、チャンバー２内への吸着剤としてのＲｕＯ2の結晶粒４の供給が達成される。これにより、後のウェーハ５の加熱処理工程において、ＳＲＯ膜３４から発生するＲｕＯ4をＲｕＯ2の結晶粒４に吸着させて、ウェーハ５が有するＳＲＯ膜３４の表面上にＲｕＯ4が付着し難くできる。また、チャンバー２内でのＲｕＯ2のパーティクルの発生なども抑制できる。この結果、製品となるウェーハ５が有するＳＲＯ膜３４の表面上に、ＲｕＯ2の結晶粒（異常粒）を発生させ難くできる。
【００３７】
ここで、本発明者らが行った実験について、図３を参照しつつ説明する。本発明者らは、ＳＲＯ膜３４が設けられたダミーウェーハ８をチャンバー２内で加熱処理し、その処理枚数とＳＲＯ膜３４の表面上に発生したＲｕＯ2の結晶粒（パーティクル）の個数との関係について調べた。図３には、ダミーウェーハ８に加熱処理を施した際に発生したＲｕＯ2の結晶粒の個数と、ダミーウェーハ８の処理枚数との関係をプロットして示してある。なお、ＲｕＯ2の結晶粒は、その大きさが１０μｍよりも大きい結晶粒だけをカウントした。図３から明らかなように、本発明者らが行った実験結果によれば、ダミーウェーハ８の処理枚数が多くなるにつれて、発生したＲｕＯ2の結晶粒の個数が減っている。本発明者らが行った従来技術に係るアニール処理によれば、ウェーハ１枚につき約１０個のＲｕＯ2の結晶粒がＳＲＯ膜３４の表面上に恒常的に付着していた。これに対して、本実施形態に係るアニール処理によれば、ＳＲＯ膜３４の表面上に付着するＲｕＯ2の結晶粒の個数を、ウェーハ１枚につき１個ないしは２個程度まで低減できることが分かった。このように、本実施形態に係るアニール処理によれば、ＲｕＯ2の結晶粒の発生数を大幅に低減できることが分かった。ひいては、ウェーハに付着するＲｕＯ2の結晶粒の個数を大幅に低減できることが分かった。
【００３８】
チャンバー２の内壁面に前述した所定量のＲｕＯ2の結晶粒４を付着させた後、ウェーハ５の加熱処理を開始する。これにより、ウェーハ５のＳＲＯ膜３４は適正かつ清浄な状態で結晶化されて、電気伝導性を有するようになる。また、これまでの工程により、ＳｉＣ膜３０およびＴｉ膜３１の積層膜からなる下地層２９の上に、Ｉｒ膜３２、Ｐｔ膜３３、および第１のＳＲＯ膜（ＳＲＯ電極）３４の積層膜から構成されるキャパシタ下部電極２８ａが形成される。結晶化された第１のＳＲＯ膜３４は、その表面にＲｕＯ2の結晶粒が殆ど付着しておらず、清浄な状態である。したがって、ＳＲＯ膜３４は、その表面に接触して形成されるキャパシタ素子２８の絶縁膜２８ｂの電気的特性を劣化させるおそれが殆ど無い。それとともに、ＳＲＯ膜３４とキャパシタ絶縁膜２８ｂとの界面における電気的特性も劣化するおそれが殆ど無い。すなわち、第１のＳＲＯ膜３４は、キャパシタ下部電極２８ａの構成要素として良質である。ひいては、第１のＳＲＯ膜３４を有するキャパシタ下部電極２８ａは良質である。
【００３９】
なお、第１のＳＲＯ膜３４を結晶化させるための加熱処理は、急速加熱処理（ＲＴＡ）を採用することが好ましい。これにより、熱が第１のＳＲＯ膜３４に与えるダメージを低減できる。
【００４０】
次に、第１のＳＲＯ膜３４の表面上に、キャパシタ絶縁膜（キャパシタ強誘電体膜）２８ｂとなるＰＺＴ膜（Ｐｂ−Ｚｒ−Ｔｉ−Ｏ膜）をスパッタリング法により形成する。続けて、酸素雰囲気下においてＰＺＴ膜２８ｂに一旦ＲＴＡを施すことにより、ＰＺＴ膜２８ｂを結晶化させる。このＰＺＴ膜２８ｂの結晶化も、アニール装置１を用いて行われることが好ましい。
【００４１】
続けて、ＰＺＴ膜２８ｂの表面上に、キャパシタ素子２８の上部電極２８ｃを形成する。先ず、第１のＳＲＯ膜３４を形成したのと同様の方法により、膜厚が約１０ｎｍの第２のＳＲＯ膜３５をＰＺＴ膜２８ｂの表面上に形成する。この第２のＳＲＯ膜３５は、キャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）となる。この際、第２のＳＲＯ膜３５を結晶化させるための加熱処理もアニール装置１を用いて行われる。また、この加熱処理にもＲＴＡを採用することが好ましい。これにより、熱が第２のＳＲＯ膜３５に与えるダメージを低減できる。
【００４２】
なお、第１のＳＲＯ膜３４を加熱処理するのに先立って、前述した量のＲｕＯ2の結晶粒４をチャンバー２の内壁面に付着させた。その量の中には、所望の処理枚数のウェーハ５が有するそれぞれの第２のＳＲＯ膜３５から発生するＲｕＯ4を、殆ど吸着して結晶化できる量も含まれているのはもちろんである。ただし、実際の第２のＳＲＯ膜３５の加熱処理工程においては、予めチャンバー２の内壁面に付着させたＲｕＯ2の結晶粒４、および第１のＳＲＯ膜３４の加熱処理工程において新たに結晶粒４となったＲｕＯ2が共に吸着剤４として機能する。したがって、第１のＳＲＯ膜３４を加熱処理する前に予めチャンバー２の内壁面に付着させるＲｕＯ2の結晶粒４の量は、各ウェーハ５が有するそれぞれの第１のＳＲＯ膜３４から発生するＲｕＯ4を殆ど吸着して結晶化できる量であれば十分である。
【００４３】
続けて、スパッタリング法により、ＳＲＯ膜３５の表面上に第２の白金（Ｐｔ）膜３６を形成する。これにより、ＰＺＴ膜２８ｂの上に、第２のＳＲＯ膜（ＳＲＯ電極）３５および第２のＰｔ膜３６の積層膜から構成されるキャパシタ上部電極２８ｃが形成される。
【００４４】
しかる後、下地層２９、キャパシタ下部電極２８ａ、キャパシタ強誘電体膜２８ｂ、およびキャパシタ上部電極２８ｃを覆って、加工マスク材として図示しない酸化膜（ＳｉＯ2膜）を、ＣＶＤ法によりＳｉＮ膜２５の表面上に一旦堆積させる。続けて、このＳｉＯ2膜を通常の光リソグラフィー法およびＲＩＥ法によってパターンニングするとともに、図示しないフォトレジスト膜を除去する。この後、先ず、ＲＩＥ法により、第２のＰｔ膜３６、第２のＳＲＯ膜３５、ＰＺＴ膜２８ｂ、および第１のＳＲＯ膜３４にエッチング加工を施して成形する。続けて、光リソグラフィー法およびＲＩＥ法により、第１のＰｔ膜３３、Ｉｒ膜３２、Ｔｉ膜３１、およびＳｉＣ膜３０の順にパターニング加工を行い成形する。これまでの工程により、所望の大きさおよび形状を有するキャパシタ素子２８が下地層２９の上に形成される。
【００４５】
次に、図２（ｃ）に示すように、キャパシタ素子２８を覆って、ＳｉＯ2からなる酸化膜（ｄ−ＴＥＯＳ膜）３７を、ＣＶＤ法によりＳｉＮ膜２５の表面上に堆積させる。続けて、酸素雰囲気下において、ｄ−ＴＥＯＳ膜３７に約６００℃で加熱処理を施す。これにより、前述した加工成形の際にＰＺＴ膜２８ｂに生じたダメージを除去する。この加熱処理を終えて、キャパシタ素子２８の形成工程を終了とする。なお、この加熱処理も、アニール装置１を用いて行われることが好ましい。
【００４６】
この加熱処理において、酸素はキャパシタ素子２８の内部に浸透してＰＺＴ膜２８ｂのダメージ回復に寄与する。それとともに、一部の酸素はキャパシタ下部電極２８ａにも達する。ところが、Ｉｒ膜３２は、それ自体がある程度の酸素拡散抑止効果を有している。これに加えて、Ｔｉ膜３１およびＳｉＣ膜３０からなる積層膜（下地層）２９は拡散バリア性が高い。このため、キャパシタ素子２８の下方に設けられているコンタクトプラグ（タングステンプラグ）２１が酸化されるおそれは殆ど無い。さらに、Ｔｉ膜３１およびＳｉＣ膜３０からなる積層膜２９自体が、Ｉｒ膜３２や第１のＰｔ膜３３、あるいはタングステンプラグ２１と反応するおそれも殆ど無い。したがって、この加熱処理のみならず、前述したキャパシタ素子２８の製造工程における酸素雰囲気下での各加熱処理が、キャパシタ素子２８に何らかの障害をもたらすおそれは殆ど無い。
【００４７】
この後、図示および詳細な説明は省略するが、キャパシタ素子２８の上部電極２８ｃに電気的に接続されるコンタクトプラグの形成工程、ドライブ線およびビット線の形成工程、さらには上層メタル配線の形成工程などを経て、所望のＣＯＰ型ＦｅＲＡＭが形成される。すなわち、本実施形態に係る半導体装置の製造工程が終了する。
【００４８】
以上説明したように、この一実施形態によれば、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５を結晶化させるための加熱処理工程において、各ＳＲＯ膜３４，３５からのＲｕＯ4の発生を抑制できる。ひいては、各ＳＲＯ膜３４，３５の表面上に、ＲｕＯ4から生成されるＲｕＯ2の結晶粒（異常粒）を生じ難くさせることができる。すなわち、不要な物質（不純物）が殆ど付着していない清浄な表面を有する、良質な薄膜形状のＳＲＯ膜３４，３５を安定して作成することができる。
【００４９】
また、ウェーハ５の処理回数が増大するにつれて、チャンバー２の内壁面に付着するＲｕＯ2の結晶粒の量が増える。すなわち、ウェーハ５の処理回数が増大するにつれて、吸着剤（抑制剤）４の量が増える。したがって、ウェーハ５の処理回数が増大するにつれて、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５のそれぞれの表面はより清浄になる。すなわち、ウェーハ５の処理回数が増大するにつれて、より良質な薄膜形状のＳＲＯ膜３４，３５を安定して作成することができる。
【００５０】
一般に、強誘電体膜をキャパシタ絶縁体膜として用いるＦｅＲＡＭでは、キャパシタ電極のキャパシタ強誘電体膜と接触する部分にキャパシタ強誘電体膜の電気的特性を劣化させ難い材料を用いている。これにより、キャパシタ素子の信頼性を確保している。例えば、金属酸化物からなる強誘電体膜の一種であるＰＺＴ膜をキャパシタ強誘電体膜として用いる場合、キャパシタ電極のＰＺＴ膜と接触する箇所には、一般にＳＲＯ膜を用いている。したがって、良質なＳＲＯ膜３４，３５を安定して得ることができる本実施形態によれば、ＰＺＴ膜２８ｂの電気的特性の劣化を抑制して、キャパシタ素子２８の動作不良を起き難くすることができる。ひいては、キャパシタ素子２８の性能、品質、および信頼性などの向上を図ることができる。さらには、キャパシタ素子２８を有するＣＯＰ型ＦｅＲＡＭの性能、品質、および信頼性などを向上できる。また、ＦｅＲＡＭの歩留まりを向上させて、ＦｅＲＡＭの製造コストを下げることができる。
【００５１】
また、ＰＺＴ膜２８ｂの結晶化など全ての加熱処理工程にアニール装置１を用いることにより、ＣＯＰ型ＦｅＲＡＭの製造工程の簡略化および迅速化を図ることができる。それとともに、アニール装置１を含めたＦｅＲＡＭの製造システムも簡略化できる。これらの結果、ＦｅＲＡＭの生産効率をより向上させることができる。それとともに、ＦｅＲＡＭの製造コストをより下げることができる。
【００５２】
なお、本発明に係る半導体装置の製造装置および半導体装置の製造方法は、前述した一実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００５３】
例えば、キャパシタ素子２８の下地層２９では、ＳｉＣ膜３０上にＴｉ膜３１を形成しているが、Ｔｉ膜３１には限定されない。Ｔｉ膜３１の代わりに、例えばＺｒ膜、Ｈｆ膜、Ｖ膜、Ｎｂ膜、あるいはＴａ膜などをＳｉＣ膜３０上に形成しても構わない。すなわち、下地層２９のキャパシタ下部電極２８ａと接触する部分は、IＶ−Ａ族およびＶ−Ａ族のうちの少なくとも１種類の金属元素を含む材料により形成されればよい。
【００５４】
また、キャパシタ強誘電体膜２８ｂとしてＰＺＴ膜を採用しているが、ＰＺＴ膜には限定されない。ＰＺＴ膜の代わりに、例えば同じ強誘電体膜としてＳｒ−Ｂｉ−Ｔａ−Ｏ膜（ＳＢＴ膜）を用いても構わない。ＳＢＴ膜の結晶化温度は、ＰＺＴ膜の結晶化温度に比べて高い。このため、ＳＢＴ膜を適正に形成するためには、ＰＺＴ膜よりも高温での加熱処理が必要となる。しかし、本発明によれば、ＰＺＴ膜を採用する場合と同様の効果を得ることができる。
【００５５】
キャパシタ強誘電体膜２８ｂとしては、他にＢａやＳｒなどのアルカリ土類金属を構成元素として含んでいるＢａ−Ｓｒ−Ｔｉ−Ｏ膜（ＢＳＴ膜）や、Ｓｒ−Ｔｉ−Ｏ膜（ＳＴＯ膜）などを用いてもよい。ＰＺＴ、ＳＢＴ、ＢＳＴ、ＳＴＯは、いわゆるペロブスカイト型結晶構造を有する強誘電体である。これらのようなペロブスカイト型結晶構造を有する強誘電体膜を採用する場合、そのＡサイトを形成する金属元素として、II−Ａ族、III−Ｂ族、およびIＶ−Ａ族のうちの少なくとも１種類の金属元素を含ませることが好ましい。同様に、ペロブスカイト型結晶構造を有する強誘電体膜を採用する場合、そのＢサイトを形成する金属元素として、IＶ−Ｂ族およびＶ−Ｂ族のうちの少なくとも１種類の金属元素を含ませることが好ましい。例えば、前述した各金属元素以外にも、Ｚｒ、Ｌａ、Ｎｂ、あるいはＳｎなどが挙げられる。さらには、キャパシタ強誘電体膜２８ｂとして、Ｐｂ−Ｔｉ−Ｏ膜（ＰＴ膜）、ＢａＴｉＯ3膜、ＰｂＺｎＯ3膜、Ｔａ2Ｏ5膜、あるいはＢｉ4Ｔｉ3Ｏ12膜などを用いても構わない。
【００５６】
また、キャパシタ絶縁膜２８ｂは、強誘電体膜には限られない。通常の誘電体膜でも構わない。
【００５７】
また、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５を結晶化させるための加熱処理は、前述した約５５０〜６５０℃の温度範囲には限定されない。本発明者らが行った実験によれば、約４５０〜７００℃の温度範囲での加熱処理でも、前記温度範囲での加熱処理と同様のパーティクル抑制効果を得られることが分かった。
【００５８】
また、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃの一部に、第１のＰｔ膜３３および第２のＰｔ膜３６を採用しているが、Ｐｔ膜３３，３６には限定されない。Ｐｔ膜３３，３６の代わりに、例えばＩｒ膜やＲｕ膜などの金属単体からなる膜を採用しても構わない。あるいは、ストロンチウムルテニウム酸化物のような金属化合物（金属酸化物）の導電体からなる膜を採用しても構わない。すなわち、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのＰｔ膜３３，３６が設けられている部分は、II−Ａ族およびＶIII族のうちの少なくとも１種類の金属元素を含む材料によって形成されていればよい。
【００５９】
また、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）に、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５を採用しているが、ＳＲＯ膜３４，３５には限定されない。ＳＲＯ膜３４，３５以外にも、揮発性の金属化合物の成分となる所定の貴金属元素あるいは高融点金属元素を含む材料からなる膜を採用しても構わない。具体的には、ＳＲＯ膜３４，３５の代わりに、II−Ａ族、IＶ−Ａ族、ＶII−Ａ族、ＶIII族、Ｉ−Ｂ族のうちの少なくとも１種類の金属元素を含む材料からなる膜を採用すればよい。例えばＲｕ，Ｓｒ，Ｔｉ，Ｐｔ，Ｒｅ，Ｉｒ，Ｏｓ，Ｐｄ，Ｒｈ，Ａｕのうちの少なくとも１つの金属元素を含む材料からなる膜を採用すればよい。
【００６０】
本発明者らが行った実験によれば、ＳＲＯ膜３４，３５の代わりに、前記各金属元素のうちの少なくとも１つの金属元素を含む材料からなる膜を採用しても、ＳＲＯ膜３４，３５と同様の効果を得られることが分かった。また、ＳＲＯ膜３４，３５の代わりの膜は、前記各金属元素のうちの少なくとも１つの金属元素を含んでいれば、金属単体からなる膜であってもＳＲＯ膜３４，３５と同様の効果を得られることが分かった。さらに、ＳＲＯ膜３４，３５の代わりの膜が金属化合物の導電体からなる膜である場合、金属化合物は金属酸化物であることが好ましいことが分かった。
【００６１】
また、チャンバー２内に供給される吸着剤４は、前述したＲｕＯ2には限定されない。
吸着剤４は、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分に含まれている前記各金属元素のうちの少なくとも１種類の金属元素を含んでいればよい。本発明者らが行った実験によれば、吸着剤４は、金属単体または金属化合物のいずれでも同様の効果を得られることが確認されている。そして、吸着剤４が金属化合物である場合、金属化合物は金属酸化物であることが好ましいことが確認されている。また、本発明者らが行った実験によれば、吸着剤４は、前記各金属元素以外にも、I Ｖ−Ａ族のうちの少なくとも１種類の金属元素を含んでいればよいことが確認されている。このような金属元素としては、例えば、Ｔｉが挙げられる。いずれにしても、チャンバー２内に供給される吸着剤は、吸着剤４と同等の吸着作用および吸着効果を発揮できる吸着剤であればよい。
【００６２】
また、チャンバー２内に吸着剤４を設ける（供給する）方法は、前述したダミーウェーハ８を加熱処理する方法には限られない。例えば、吸着剤４を得ることができれば、ダミーウェーハ８に対する加熱処理を、実際のウェーハ５に対する加熱処理と略同じ雰囲気下で行う必要は無い。また、チャンバー２内に吸着剤４を設ける他の方法としては、例えばチャンバー２の内壁面に吸着剤４を直接塗布しても構わない。あるいは、スパッタリング法やＣＶＤ法により、チャンバー２の内壁面に吸着剤４を付着させても構わない。さらには、ガス状の揮発性金属化合物をチャンバー２内に送り込むことによりチャンバー２の内壁面に揮発性金属化合物を付着させて、吸着剤４として結晶化させても構わない。
【００６３】
また、吸着剤４が設けられる場所は、チャンバー２の内壁面に限られない。例えば、支持台６に吸着剤４を付着させても構わない。あるいは、チャンバー２内に図示しない吸着剤保持部を設けて、この吸着剤保持部に吸着剤４を保持させても構わない。また、チャンバー２の内壁面に吸着剤４が付着することにより、加熱装置３によってウェーハ５を適正に加熱処理できなくなるおそれがある場合には、チャンバー２の加熱装置３と対向する部分以外の箇所に吸着剤４を付着させることが好ましい。
【００６４】
また、吸着剤４は、常にチャンバー２の内部に設けられている必要は無い。少なくとも上下キャパシタ電極２８ａ，２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）３４，３５に加熱処理を施す際に、膜３４，３５から発生する揮発性金属化合物を吸着できる適正量の吸着剤４が、チャンバー（処理雰囲気）２内に供給されていればよい。すなわち、少なくとも揮発性の金属化合物の成分となる金属元素を含む膜に加熱処理を施す際に、膜から発生する揮発性金属化合物を吸着できる適正量の吸着剤が、チャンバー内に供給されていればよい。
【００６５】
また、ウェーハ５の処理回数が増大するにつれて、チャンバー２の内壁面に付着するＲｕＯ2の結晶粒４の量が増える。すなわち、ウェーハ５の処理回数が増大するにつれて、チャンバー２内の吸着剤（抑制剤）４の量が増える。したがって、ウェーハ５の処理回数が増大するにつれて、第１ＳＲＯ膜３４および第２ＳＲＯ膜３５のそれぞれの表面は、より清浄になる。すなわち、ウェーハ５の処理回数が増大するにつれて、より良質な薄膜形状のＳＲＯ膜３４，３５を安定して作成することができる。したがって、ウェーハ５に加熱処理を行う前に、所望の処理枚数のウェーハ５の全てのＳＲＯ膜３４，３５から発生するＲｕＯ4を吸着できる量の吸着剤４を、予めチャンバー２内に設けておく必要は無い。
【００６６】
また、チャンバー２の内壁面に多量のＲｕＯ2の結晶粒４を付着させる方法は、複数枚のダミーウェーハ８を加熱処理する方法に限られない。例えば、チャンバー２の内壁面に付着するＲｕＯ2の結晶粒４の量が、１回のダミーウェーハ８の加熱処理で前述した所定量に達するように、１枚のダミーウェーハ８に設ける膜３４の膜厚をウェーハ５に設ける膜３４の膜厚よりも厚くすればよい。これにより、チャンバー２内に吸着剤４を設ける工程を短時間化できる。ひいては、半導体装置の生産効率を向上できる。
【００６７】
また、所望の処理枚数のウェーハ５の加熱処理が終了した後は、チャンバー２内の吸着剤４を除去可能なエッチングガスなどをチャンバー２内に供給することが望ましい。この際、エッチングガスの成分、流量、温度、圧力などは、チャンバー２内に残留している吸着剤４を殆どすべて除去できる状態に設定する。これにより、使用後のチャンバー２の内部を洗浄して、非使用時のチャンバー２の内部を清浄な状態に保持できる。ひいては、使用時のチャンバー２の内部も適性かつ清浄な状態に設定できる。また、複数枚の被処理基板５が互いに異なる金属化合物からなる膜３４を有しており、それら各基板５に連続して加熱処理を施す場合、各基板５への加熱処理が終わる毎にエッチングガスでチャンバー２の内部を洗浄する。これにより、各基板５の膜３４を、適正かつ清浄な状態で連続して加熱処理できる。吸着剤４をチャンバー２内に出し入れ（着脱）自在な設定とするとともに、吸着する揮発性金属化合物に対応する材質からなる吸着剤４を用いる。これにより、様々な揮発性金属化合物に対して吸着剤４の吸着作用および吸着効果を有効に発揮させることができる。
【００６８】
また、キャパシタ素子２８の形状は、前述した平面型には限られない。キャパシタ素子２８を、いわゆるスタック型に形成しても構わない。具体的には、キャパシタ素子２８を、いわゆるCylinder型（シリンダ型）、Concave型（凹型）、Convex型（凸型）、あるいはPedestal型（箱型）などの様々な立体形状に形成してもよい。
【００６９】
また、本発明を適用可能な半導体装置の製造工程は、前述したキャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）に限られない。本発明は、前述した理由と同等の理由によりパーティクルの発生が予想され得る様々な部材の加熱処理に適用可能である。ひいては、本発明により形成される半導体装置は、前述したＣＯＰ型ＦｅＲＡＭには限られない。例えば、キャパシタ絶縁膜２８ｂが通常の誘電体膜からなるＤＲＡＭや、ＭＲＡＭなども本発明により製造可能なのはもちろんである。さらには、本発明により形成される半導体装置は、記憶型半導体装置には限られない。例えば、ＣＰＵなども本発明により製造可能なのはもちろんである。
【００７０】
さらに、前述した各加熱処理工程は、ＲＴＡ（ＲＴＰ）には限られない。より短時間で加熱処理可能な、いわゆるスパイクアニールでも構わない。また、半導体装置の製造装置１は、ＲＴＡ（ＲＴＰ）装置などのランプを用いた加熱装置には限られない。半導体装置の製造装置１は、例えばファーネスでも構わない。あるいは、半導体装置の製造装置１を、ＲＴＡ装置とファーネスとを組み合わせた加熱装置として構成しても構わない。さらに、半導体装置の製造装置１は、枚葉式およびバッチ式のいずれの処理方式に構成しても構わない。
【００７１】
以上説明したように、本発明に係る半導体装置の製造装置および半導体装置の半導体装置の製造方法によれば、前述した一実施形態に制約されること無く、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制して、清浄な導電膜を形成できる。また、本発明に係る半導体装置は、揮発性金属化合物の成分となる金属元素を含むとともに、表面に揮発性金属化合物が付着するのを抑制されて清浄な状態に形成された導電膜、を有する半導体基板を具備している。
【００７３】
本発明に係る半導体装置の製造方法は、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板の加熱により膜から発生する揮発性金属化合物を吸着する吸着剤を被処理基板が収容されるチャンバー内に設けた後、被処理基板に加熱処理を施す。これにより、被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制して、清浄な導電膜を形成できる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の製造装置を示す断面図。
【図２】一実施形態に係る半導体装置の製造方法を示す工程断面図。
【図３】ウェーハに加熱処理を施した際に発生したパーティクルの個数とウェーハの処理枚数との関係をプロットして示す図。
【図４】従来の技術に係る半導体装置の製造方法によりウェーハに加熱処理を施した際にウェーハの表面上に発生した異常粒を示す写真。
【符号の説明】
１…アニール装置（ＲＴＡ装置、ＲＴＰ装置、半導体装置の製造装置）、２…チャンバー、３…加熱装置、４…ＲｕＯ2の結晶粒（抑制剤、吸着剤）５…ウェーハ（半導体基板、被処理基板）、８…ダミーウェーハ（ダミー基板）、３４…第１のＳＲＯ膜（キャパシタ下部電極２８ａのキャパシタ絶縁膜２８ｂと接触する部分、所定の金属元素を含む膜）、３５…第２のＳＲＯ膜（キャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分、所定の金属元素を含む膜）
【発明の属する技術分野】
本発明は、半導体装置の製造工程における熱処理工程に係り、特に金属酸化物を用いてＦｅＲＡＭのキャパシタ素子の電極等を形成する際の加熱処理に適用する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
例えば、半導体装置の一種であるＦｅＲＡＭ（Ferroelectric Random Access read write Memory）では、１０12回以上の書き換え回数を達成するために、酸化物強誘電体膜を用いてキャパシタ素子の絶縁膜を形成している。酸化物強誘電体膜としては、例えばＰＺＴ（Ｐｂ−Ｚｒ−Ｔｉ−Ｏ）が挙げられる。また、ＦｅＲＡＭでは、酸化物強誘電体膜の電気的特性の劣化を抑制するために、金属酸化物からなる導電体を用いてキャパシタ素子の電極を形成している。金属酸化物の導電体としては、例えばＳＲＯ（ＳｒＲｕＯ3）が挙げられる。ＳＲＯは結晶化することにより、電気伝導性を有するようになる。ＳＲＯを結晶化させるためには、ＳＲＯ電極を形成する際に加熱処理工程が必要となる（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−９１５３９号公報
【０００４】
【発明が解決しようとする課題】
ところが、ＳＲＯの一成分であるＲｕは、ＳＲＯ電極の加熱処理工程において揮発性物質であるＲｕＯ4を発生し易い。発生したＲｕＯ4は、図４に示すように、ＳＲＯ電極（ＳＲＯ膜）の表面に付着して分解され、ＳＲＯ膜の表面上にＲｕＯxの結晶粒（異常粒）を生じさせる。このＲｕＯxの結晶粒は、その粒径がおおよそ０．５μｍ以上である。このため、その後の清浄処理によっても、ＲｕＯxの結晶粒をＳＲＯ電極上から取り除くことは殆ど不可能である。ＳＲＯ電極上のＲｕＯxの結晶粒は、キャパシタの動作不良などを引き起こすおそれがある。ひいては、半導体装置の性能、品質、および信頼性などを低下させるおそれがある。さらには、半導体装置の歩留まりを低下させて、半導体装置の製造コストを上昇させるおそれがある。
【０００５】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制して、清浄な導電膜を形成できる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、本発明に係る半導体装置の製造方法は、揮発性の金属化合物の成分となる金属元素としてルテニウム、オスミウム、ロジウム、イリジウム、パラジウム、およびプラチナのうちの少なくとも一つを含む膜を有する被処理基板が収容されるチャンバー内に、前記被処理基板を加熱することにより前記膜から発生する前記揮発性金属化合物を吸着する吸着剤を少なくとも前記被処理基板に対する１回目の加熱処理を行うのに先立って予め設けた後、前記チャンバー内に収容された前記被処理基板に前記加熱処理を施すことを特徴とするものである。
【０００９】
この半導体装置の製造方法においては、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板を加熱するのに先立って、被処理基板の加熱により膜から発生する揮発性金属化合物を吸着する吸着剤を被処理基板が収容されるチャンバー内に設ける。その後、被処理基板に加熱処理を施す。これにより、被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制できる。
【００１３】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１４】
先ず、本発明の一実施形態に係る半導体装置の製造装置を、図１を参照しつつ説明する。図１は、本実施形態に係る半導体装置の製造装置を示す断面図である。
【００１５】
図１に示すように、本実施形態に係る半導体装置の製造装置１は、チャンバー２、加熱装置３、および吸着剤４などを具備している。半導体装置の製造装置１は、いわゆる熱処理装置（アニール装置）である。
【００１６】
チャンバー２は、その内部に被処理基板（ウェーハ）５などが収容される。ウェーハ５は、揮発性の金属化合物の成分となる金属元素を含む膜３４などを有している。ウェーハ５は、チャンバー２の内部に収容された後、加熱処理が施される。チャンバー２は、少なくとも後述する加熱装置３と対向する部分が、加熱装置３から発せられる熱光線が透過可能な材料によって形成されている。チャンバー２の加熱装置３と対向する部分は、例えば石英によって形成されている。チャンバー２の内部には、ウェーハ５などを支持する支持台６が設けられている。
【００１７】
加熱装置３は、チャンバー２の外部に設けられている。加熱装置３は、チャンバー２の内部に収容されたウェーハ５を加熱する。加熱装置３は、複数個の加熱用ランプ７などから構成されている。各加熱用ランプ７は、チャンバー２の内部に収容されたウェーハ５の上下（表裏）両主面を同時に加熱可能に配置されている。各加熱用ランプ７としては、例えばキセノンランプやタングステン・ハロゲンランプなどを採用することが好ましい。これにより、急速熱アニール（ＲＴＡ：Rapid Thermal Anneal）、あるいは急速熱処理（ＲＴＰ：Rapid Thermal Process）と呼ばれる加熱方法によって、膜３４などに対して加熱処理を施すことができる。すなわち、膜３４などに対する加熱処理を、短時間で効率よく行うことができる。
【００１８】
吸着剤４は、ウェーハ５に加熱処理を施す際にウェーハ５が有する膜３４から発生する揮発性金属化合物を吸着させるために、チャンバー２の内部に出し入れ（着脱）自在に設けられる。膜３４から発生する揮発性金属化合物を吸着剤４に吸着させることにより、揮発性金属化合物が膜３４の表面に付着するのを抑制することができる。ひいては、揮発性金属化合物が膜３４の表面に付着して、揮発性金属化合物中の金属元素を含む結晶粒（異常粒）が膜３４の表面上に生成されるのを抑制することができる。したがって、吸着剤４は抑制剤とも称することができる。吸着剤４は、少なくとも膜３４（ウェーハ５）に加熱処理を施すのに先立って、予めチャンバー２の内部に設けられる。本実施形態では、膜３４から発生する揮発性金属化合物を原料として用いてチャンバー２の内部に設けられた結晶粒を、吸着剤４として用いる。吸着剤４は、例えば次に説明する方法によりチャンバー２の内部に設けられる。
【００１９】
製品となるウェーハ５（膜３４）に加熱処理を施すのに先立って、ウェーハ５が有する膜３４と同質の膜３４を有するダミー基板（ダミーウェーハ）８を、チャンバー２の内部で加熱処理する。この際、ダミーウェーハ８に対する加熱処理を、実際のウェーハ５に対する加熱処理と略同じ雰囲気下で行う。これにより、ダミーウェーハ８の膜３４からガス状の揮発性金属化合物を発生させて、チャンバー２の内壁面に付着させる。
【００２０】
揮発性金属化合物は、チャンバー２の内壁面に付着した後、気体成分と、揮発性金属化合物中の金属元素を含む固体成分とに分解される。そして、固体成分はチャンバー２の内壁面に付着した状態で結晶粒４として成長し、チャンバー２の内壁面上に残る。前述した分解反応は可逆反応ではあるが、その逆反応は生じ難い。すなわち、一旦結晶化（固化）した成分は気化し難い。したがって、一旦チャンバー２の内壁面に付着した結晶粒４は、揮発性金属化合物に戻り難い。また、揮発性金属化合物は同じ金属元素を含む結晶粒４に吸着され易い。このため、一旦結晶粒４が生成されると、膜３４から発生する揮発性金属化合物は結晶粒４に殆ど吸着される。結晶粒４に吸着された揮発性金属化合物は、結晶粒４の上で前述した分解反応および結晶成長を起こして、新たな結晶粒４となる。
【００２１】
このように、膜３４から揮発性金属化合物が発生している殆どの間、前述した分解反応および結晶成長が連続して生じる。これは、ウェーハ５に加熱処理を施す際に膜３４から発生する揮発性金属化合物についても同様である。すなわち、一旦ウェーハ５（膜３４）以外の箇所に結晶粒４が設けられると、それ以後に膜３４から発生する殆どの揮発性金属化合物がウェーハ５以外の箇所で成長する結晶粒４の原料として消費される。これにより、チャンバー２の内部でウェーハ５の加熱処理を繰り返しても、チャンバー２内で揮発性金属化合物が充満したり、飽和したりするおそれは殆ど無い。ひいては、チャンバー２の内壁面以外の箇所で、前述した可逆反応（分解反応）に基づいて結晶粒４が成長するおそれも殆ど無い。したがって、ウェーハ５に加熱処理を施す際に膜３４から発生する揮発性金属化合物が、膜３４の表面に付着するのを抑制される。この結果、揮発性金属化合物中の金属元素を含む結晶粒４が膜３４の表面上に生成されるのを抑制される。
【００２２】
ダミーウェーハ８に対する加熱処理は、チャンバー２の内壁面に付着する結晶粒４の量が所定量に達するまで行われる。この所定量とは、具体的には、所望の処理枚数のウェーハ５が有するそれぞれの膜３４から発生する揮発性金属化合物を、殆ど吸着して結晶化できる量である。また、前記所定量には、各ウェーハ５の膜３４から発生する揮発性金属化合物を原料として生成され、吸着剤として機能する結晶粒４の量も予め含まれていることが好ましいのはもちろんである。吸着剤としての結晶粒４の量が、１枚のダミーウェーハ８を加熱処理するだけでは所定量に足りない場合、結晶粒４の量が所定量に達するまで複数枚のダミーウェーハ８を加熱処理すればよい。このように、本実施形態では、吸着剤４として、ウェーハ５が有する膜３４から発生する揮発性金属化合物の成分となる金属元素を含んでおり、かつ、その揮発性金属化合物から生成される金属化合物（結晶粒）４を用いる。膜３４、揮発性金属化合物、および吸着剤４などの具体的な成分、ならびにウェーハ５およびダミーウェーハ８を加熱処理する際のチャンバー２内の具体的な化学反応などについては、次に述べる半導体装置の製造方法において詳しく説明する。
【００２３】
次に、本発明の一実施形態に係る半導体装置の製造方法を、図１〜図３を参照しつつ説明する。図２は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３は、ウェーハに加熱処理を施した際に発生したパーティクルの個数とウェーハの処理枚数との関係をプロットして示す図である。
【００２４】
本実施形態の半導体装置の製造方法は、具体的には前述したアニール装置１を用いたアニール処理に関する。特に、ＣＯＰ型ＦｅＲＡＭのメモリセルが有するキャパシタ素子の電極の一部を、金属酸化物からなる導電体を用いて形成する際のアニール処理に関する。また、キャパシタ素子の下方に位置するコンタクトプラグの形成材料としてタングステン（Ｗ）を用いる。それとともに、コンタクトプラグとキャパシタ素子の下部電極の一部を構成するイリジウム（Ｉｒ）膜との間に、薄膜形状の炭化珪素（ＳｉＣ）膜および同じく薄膜形状のチタン（Ｔｉ）膜からなる積層膜を配置する。
【００２５】
先ず、図２（ａ）に示すように、Ｐ型Ｓｉ基板本体９の表層部に素子分離領域（Shallow Trench Isolation）１０を形成する。この素子分離領域１０は、基板本体９の表層部に形成された素子分離用の図示しない溝内にＳｉＯ2を埋め込むことにより形成される。素子分離用の溝は、基板本体９の表層部に形成されるトランジスタ活性領域１１以外の領域に形成される。以下の説明において、後述するキャパシタ素子２８をはじめとする各種電子素子が設けられる基板本体９を、まとめて被処理基板（ウェーハ）５と称することとする。
【００２６】
続けて、基板本体９の表層部にスイッチ動作を行うためのトランジスタ１２を形成する。先ず、熱酸化により、ＳｉＯ2からなる酸化膜１３を、その膜厚が約６ｎｍとなるまで基板本体９の表面全面に形成する。続けて、このＳｉＯ2膜１３の表面全面に、砒素（Ａｓ）をドープしたｎ+型多結晶シリコン膜１４を形成する。さらに、この多結晶シリコン膜１４の表面上に、ＷＳｉx膜１５およびＳｉＮからなる窒化膜１６を連続して形成する。しかる後、これら多結晶シリコン膜１４、ＷＳｉx膜１５、およびＳｉＮ膜１６を、通常の光リソグラフィー法およびＲＩＥ法により加工する。これにより、基板本体９の表面上にゲート電極１７を形成する。続けて、基板本体９の表面上に、ゲート電極１７を覆ってＳｉＮからなる窒化膜１８を堆積させる。この後、ＲＩＥ法による一般的な側壁残しの手法によってＳｉＮ膜１８を加工し、ゲート電極１７の側壁にスペーサ部１８を設ける。また、詳細なプロセスの説明は省略するが、一般的なイオン注入法および熱処理によって、基板本体９の表層部にソース・ドレイン領域１９を形成する。これにより、基板本体９の表層部にトランジスタ１２が形成される。
【００２７】
次に、図２（ｂ）に示すように、トランジスタ１２が形成された基板本体９の表面上に、コンタクトプラグ２０，２１を形成する。先ず、トランジスタ１２を覆って、ＳｉＯ2からなる酸化膜（ｄ−ＴＥＯＳ膜）２２を、ＣＶＤ法により基板本体９の表面全面に堆積させる。この後、ＣＭＰ法により、ｄ−ＴＥＯＳ膜２２の表面を一旦平坦化する。続けて、ソース・ドレイン領域１９の一方の表面を露出するように、ｄ−ＴＥＯＳ膜２２を貫通して図示しないコンタクトホールを形成する。続けて、コンタクトホールの内部およびｄ−ＴＥＯＳ膜２２の表面上に、薄膜形状のチタン（Ｔｉ）からなる膜２３をスパッタリング法あるいはＣＶＤ法により堆積させる。この後、Ｔｉ膜２３に所定のフォーミングガス中で熱処理を施すことによって、ＴｉＮ膜２３を形成する。続けて、ＴｉＮ膜２３の表面全面に、タングステン（Ｗ）２４をＣＶＤ法により堆積させる。この後、ＣＭＰ法により、コンタクトホール外の余分なＴｉＮ膜２３およびタングステン２４をｄ−ＴＥＯＳ膜２２の表面上から除去し、コンタクトホールの内部にＴｉＮ膜２３およびタングステン２４を埋め込む。これにより、ソース・ドレイン領域１９の一方に電気的に接続される、一方のコンタクトプラグ２０を形成する。
【００２８】
続けて、コンタクトプラグ２０が形成されたｄ−ＴＥＯＳ膜２２の表面全面に、ＳｉＮからなる窒化膜２５をＣＶＤ法により堆積させる。この後、コンタクトプラグ２０を形成したのと同様の方法により、ソース・ドレイン領域１９の他方に電気的に接続される、他方のコンタクトプラグ２１を形成する。先ず、ソース・ドレイン領域１９の他方の表面を露出するように、ＳｉＮ膜２５およびｄ−ＴＥＯＳ膜２２を貫通して図示しないコンタクトホールを形成する。続けて、コンタクトホールの内部およびＳｉＮ膜２５の表面上に、薄膜形状のＴｉＮ膜２６を形成する。続けて、ＴｉＮ膜２６の表面全面に、タングステン（Ｗ）２７を堆積させる。この後、ＣＭＰ法により、コンタクトホールの内部にＴｉＮ膜２６およびタングステン２７を埋め込む。これにより、ソース・ドレイン領域１９の他方に電気的に接続される、他方のコンタクトプラグ２１を形成する。このコンタクトプラグ２１は、後述するキャパシタ素子２８に電気的に接続される。
【００２９】
次に、図２（ｃ）に示すように、コンタクトプラグ２１が形成されたＳｉＮ膜２５の上に、キャパシタ素子２８を形成する。この際、キャパシタ素子２８を形成するのに先立って、キャパシタ素子２８の下地層２９をコンタクトプラグ２１およびＳｉＮ膜２５の表面上に形成する。先ず、スパッタリング法により、炭化珪素（ＳｉＣ）膜３０を、その膜厚が約１０ｎｍとなるまでＳｉＮ膜２５の表面全面に堆積させる。続けて、スパッタリング法により、チタン（Ｔｉ）膜３１を、その膜厚が約３ｎｍとなるまでＳｉＣ膜３０の表面全面に堆積させる。これにより、ＳｉＣ膜３０およびＴｉ膜３１の積層膜からなるキャパシタ素子２８の下地層２９が形成される。
【００３０】
続けて、Ｔｉ膜３１の表面上に、キャパシタ素子２８の下部電極２８ａを形成する。先ず、スパッタリング法により、イリジウム（Ｉｒ）膜３２を、その膜厚が約３０ｎｍとなるまでＴｉ膜３１の表面全面に堆積させる。続けて、同じくスパッタリング法により、第１の白金（Ｐｔ）膜３３を、その膜厚が約２０ｎｍとなるまでＩｒ膜３２の表面全面に堆積させる。さらに、同じくスパッタリング法により、金属酸化物膜である第１のＳｒＲｕＯ3膜（ＳＲＯ膜）３４を、その膜厚が約１０ｎｍとなるまでＰｔ膜３３の表面上に形成する。この第１のＳＲＯ膜３４は、キャパシタ下部電極２８ａの後述するキャパシタ絶縁膜２８ｂと接触する部分（膜）となる。このＳＲＯ膜３４の形成は、室温から約６００℃までの温度範囲で行われる。
【００３１】
次に、ＳＲＯ膜３４に電気伝導性を発現させるために、ＳＲＯ膜３４を結晶化させる。具体的には、アニール装置１のチャンバー２の内部を酸素（Ｏ2）で満たした後、約５５０〜６５０℃の温度範囲でＳＲＯ膜３４に加熱処理を施す。これにより、ＳＲＯ膜３４を結晶化させる。以下、詳しく説明する。
【００３２】
ＳＲＯ膜３４の一成分であるＲｕ（ルテニウム）は、加熱処理工程において揮発性金属化合物であるＲｕＯ4を発生し易い。ＲｕＯ4は、従来技術で説明したように、ＳＲＯ膜３４上で分解されてＲｕＯxの結晶粒（異常粒）を生じさせる。具体的には、ＳＲＯ膜３４の表面上では、ＳＲＯ膜３４から発生したＲｕＯ4を基にして次の化学式で示される化学反応が起きる。
【００３３】
ＲｕＯ4 ←→ ＲｕＯ2 ＋ Ｏ2
ＲｕＯ2の結晶粒は、その粒径が小さいもので約０．５μｍ以上である。このため、ＳＲＯ膜３４の表面上に生じたＲｕＯ2の結晶粒を、後の清浄処理でＳＲＯ膜３４の表面上から除去することは殆ど不可能である。ＳＲＯ膜３４上のＲｕＯ2の結晶粒は、キャパシタ素子２８の動作不良などを引き起こすおそれがある。ひいては、半導体装置の性能、品質、および信頼性などを低下させるおそれがある。さらには、半導体装置の歩留まりを低下させて、半導体装置の製造コストを上昇させるおそれがある。
【００３４】
前記化学式で示すように、ＲｕＯ4の分解反応は可逆反応である。ところが、その分解反応の逆反応であるＲｕＯ4の生成反応は生じ難い。すなわち、ＲｕＯ2の結晶粒はＲｕＯ4に戻り難い。また、ＲｕＯ4は、同じくＲｕを含むＲｕＯ2の結晶粒に吸着され易い。このため、前記可逆反応が生じている雰囲気（反応系）内にＲｕＯ2の結晶粒が存在すると、ＲｕＯ4はＲｕＯ2の結晶粒に殆ど吸着される。ＲｕＯ2の結晶粒に吸着されたＲｕＯ4は、ＲｕＯ2の結晶粒の上で前述した分解反応および結晶成長を起こして、新たなＲｕＯ2の結晶粒となる。このような分解反応および結晶成長は、ＲｕＯ4が発生している殆どの間連続して生じる。すなわち、ウェーハ５（ＳＲＯ膜３４）以外の箇所にＲｕＯ2の結晶粒が存在すると、ＲｕＯ4がＳＲＯ膜３４の表面に付着するのを抑制される。この結果、ＲｕＯ2の結晶粒がＳＲＯ膜３４の表面上に生成されるのを抑制される。したがって、ＳＲＯ膜３４の加熱処理工程においては、前述したＲｕＯ4およびＲｕＯ2の性質を利用して、ＳＲＯ膜３４の表面上におけるＲｕＯ2の結晶粒の発生を抑制する。
【００３５】
具体的には、図１に示すように、製品となるウェーハ５に加熱処理を施すのに先立って、ウェーハ５と同様にＳＲＯ膜３４が設けられたダミーウェーハ８をチャンバー２の内部で加熱処理する。この際、チャンバー２の内部に酸素を予め供給しておくとともに、約５００℃以上の温度でダミーウェーハ８に加熱処理を施す。すなわち、実際にウェーハ５に加熱処理を施すのに先立って、ウェーハ５への加熱処理と略同じ酸素雰囲気下でダミーウェーハ８に加熱処理を施す。これにより、ダミーウェーハ８のＳＲＯ膜３４からＲｕＯ4を発生させて、チャンバー２の内壁面に付着させる。チャンバー２の内壁面に付着したＲｕＯ4は、ＲｕＯ2およびＯ2に分解される。そして、ＲｕＯ2はチャンバー２の内壁面に付着した状態で結晶粒として成長し、チャンバー２の内壁面上に残る。これにより、チャンバー２の内壁面上に吸着剤４としてのＲｕＯ2の結晶粒が設けられる。
【００３６】
チャンバー２の内壁面に付着したＲｕＯ2の結晶粒４の量が、所望の処理枚数のウェーハ５が有するそれぞれのＳＲＯ膜３４から発生するＲｕＯ4を殆ど吸着して結晶化できる量に達した後、ダミーウェーハ８の加熱処理を終了する。すなわち、チャンバー２内への吸着剤としてのＲｕＯ2の結晶粒４の供給が達成される。これにより、後のウェーハ５の加熱処理工程において、ＳＲＯ膜３４から発生するＲｕＯ4をＲｕＯ2の結晶粒４に吸着させて、ウェーハ５が有するＳＲＯ膜３４の表面上にＲｕＯ4が付着し難くできる。また、チャンバー２内でのＲｕＯ2のパーティクルの発生なども抑制できる。この結果、製品となるウェーハ５が有するＳＲＯ膜３４の表面上に、ＲｕＯ2の結晶粒（異常粒）を発生させ難くできる。
【００３７】
ここで、本発明者らが行った実験について、図３を参照しつつ説明する。本発明者らは、ＳＲＯ膜３４が設けられたダミーウェーハ８をチャンバー２内で加熱処理し、その処理枚数とＳＲＯ膜３４の表面上に発生したＲｕＯ2の結晶粒（パーティクル）の個数との関係について調べた。図３には、ダミーウェーハ８に加熱処理を施した際に発生したＲｕＯ2の結晶粒の個数と、ダミーウェーハ８の処理枚数との関係をプロットして示してある。なお、ＲｕＯ2の結晶粒は、その大きさが１０μｍよりも大きい結晶粒だけをカウントした。図３から明らかなように、本発明者らが行った実験結果によれば、ダミーウェーハ８の処理枚数が多くなるにつれて、発生したＲｕＯ2の結晶粒の個数が減っている。本発明者らが行った従来技術に係るアニール処理によれば、ウェーハ１枚につき約１０個のＲｕＯ2の結晶粒がＳＲＯ膜３４の表面上に恒常的に付着していた。これに対して、本実施形態に係るアニール処理によれば、ＳＲＯ膜３４の表面上に付着するＲｕＯ2の結晶粒の個数を、ウェーハ１枚につき１個ないしは２個程度まで低減できることが分かった。このように、本実施形態に係るアニール処理によれば、ＲｕＯ2の結晶粒の発生数を大幅に低減できることが分かった。ひいては、ウェーハに付着するＲｕＯ2の結晶粒の個数を大幅に低減できることが分かった。
【００３８】
チャンバー２の内壁面に前述した所定量のＲｕＯ2の結晶粒４を付着させた後、ウェーハ５の加熱処理を開始する。これにより、ウェーハ５のＳＲＯ膜３４は適正かつ清浄な状態で結晶化されて、電気伝導性を有するようになる。また、これまでの工程により、ＳｉＣ膜３０およびＴｉ膜３１の積層膜からなる下地層２９の上に、Ｉｒ膜３２、Ｐｔ膜３３、および第１のＳＲＯ膜（ＳＲＯ電極）３４の積層膜から構成されるキャパシタ下部電極２８ａが形成される。結晶化された第１のＳＲＯ膜３４は、その表面にＲｕＯ2の結晶粒が殆ど付着しておらず、清浄な状態である。したがって、ＳＲＯ膜３４は、その表面に接触して形成されるキャパシタ素子２８の絶縁膜２８ｂの電気的特性を劣化させるおそれが殆ど無い。それとともに、ＳＲＯ膜３４とキャパシタ絶縁膜２８ｂとの界面における電気的特性も劣化するおそれが殆ど無い。すなわち、第１のＳＲＯ膜３４は、キャパシタ下部電極２８ａの構成要素として良質である。ひいては、第１のＳＲＯ膜３４を有するキャパシタ下部電極２８ａは良質である。
【００３９】
なお、第１のＳＲＯ膜３４を結晶化させるための加熱処理は、急速加熱処理（ＲＴＡ）を採用することが好ましい。これにより、熱が第１のＳＲＯ膜３４に与えるダメージを低減できる。
【００４０】
次に、第１のＳＲＯ膜３４の表面上に、キャパシタ絶縁膜（キャパシタ強誘電体膜）２８ｂとなるＰＺＴ膜（Ｐｂ−Ｚｒ−Ｔｉ−Ｏ膜）をスパッタリング法により形成する。続けて、酸素雰囲気下においてＰＺＴ膜２８ｂに一旦ＲＴＡを施すことにより、ＰＺＴ膜２８ｂを結晶化させる。このＰＺＴ膜２８ｂの結晶化も、アニール装置１を用いて行われることが好ましい。
【００４１】
続けて、ＰＺＴ膜２８ｂの表面上に、キャパシタ素子２８の上部電極２８ｃを形成する。先ず、第１のＳＲＯ膜３４を形成したのと同様の方法により、膜厚が約１０ｎｍの第２のＳＲＯ膜３５をＰＺＴ膜２８ｂの表面上に形成する。この第２のＳＲＯ膜３５は、キャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）となる。この際、第２のＳＲＯ膜３５を結晶化させるための加熱処理もアニール装置１を用いて行われる。また、この加熱処理にもＲＴＡを採用することが好ましい。これにより、熱が第２のＳＲＯ膜３５に与えるダメージを低減できる。
【００４２】
なお、第１のＳＲＯ膜３４を加熱処理するのに先立って、前述した量のＲｕＯ2の結晶粒４をチャンバー２の内壁面に付着させた。その量の中には、所望の処理枚数のウェーハ５が有するそれぞれの第２のＳＲＯ膜３５から発生するＲｕＯ4を、殆ど吸着して結晶化できる量も含まれているのはもちろんである。ただし、実際の第２のＳＲＯ膜３５の加熱処理工程においては、予めチャンバー２の内壁面に付着させたＲｕＯ2の結晶粒４、および第１のＳＲＯ膜３４の加熱処理工程において新たに結晶粒４となったＲｕＯ2が共に吸着剤４として機能する。したがって、第１のＳＲＯ膜３４を加熱処理する前に予めチャンバー２の内壁面に付着させるＲｕＯ2の結晶粒４の量は、各ウェーハ５が有するそれぞれの第１のＳＲＯ膜３４から発生するＲｕＯ4を殆ど吸着して結晶化できる量であれば十分である。
【００４３】
続けて、スパッタリング法により、ＳＲＯ膜３５の表面上に第２の白金（Ｐｔ）膜３６を形成する。これにより、ＰＺＴ膜２８ｂの上に、第２のＳＲＯ膜（ＳＲＯ電極）３５および第２のＰｔ膜３６の積層膜から構成されるキャパシタ上部電極２８ｃが形成される。
【００４４】
しかる後、下地層２９、キャパシタ下部電極２８ａ、キャパシタ強誘電体膜２８ｂ、およびキャパシタ上部電極２８ｃを覆って、加工マスク材として図示しない酸化膜（ＳｉＯ2膜）を、ＣＶＤ法によりＳｉＮ膜２５の表面上に一旦堆積させる。続けて、このＳｉＯ2膜を通常の光リソグラフィー法およびＲＩＥ法によってパターンニングするとともに、図示しないフォトレジスト膜を除去する。この後、先ず、ＲＩＥ法により、第２のＰｔ膜３６、第２のＳＲＯ膜３５、ＰＺＴ膜２８ｂ、および第１のＳＲＯ膜３４にエッチング加工を施して成形する。続けて、光リソグラフィー法およびＲＩＥ法により、第１のＰｔ膜３３、Ｉｒ膜３２、Ｔｉ膜３１、およびＳｉＣ膜３０の順にパターニング加工を行い成形する。これまでの工程により、所望の大きさおよび形状を有するキャパシタ素子２８が下地層２９の上に形成される。
【００４５】
次に、図２（ｃ）に示すように、キャパシタ素子２８を覆って、ＳｉＯ2からなる酸化膜（ｄ−ＴＥＯＳ膜）３７を、ＣＶＤ法によりＳｉＮ膜２５の表面上に堆積させる。続けて、酸素雰囲気下において、ｄ−ＴＥＯＳ膜３７に約６００℃で加熱処理を施す。これにより、前述した加工成形の際にＰＺＴ膜２８ｂに生じたダメージを除去する。この加熱処理を終えて、キャパシタ素子２８の形成工程を終了とする。なお、この加熱処理も、アニール装置１を用いて行われることが好ましい。
【００４６】
この加熱処理において、酸素はキャパシタ素子２８の内部に浸透してＰＺＴ膜２８ｂのダメージ回復に寄与する。それとともに、一部の酸素はキャパシタ下部電極２８ａにも達する。ところが、Ｉｒ膜３２は、それ自体がある程度の酸素拡散抑止効果を有している。これに加えて、Ｔｉ膜３１およびＳｉＣ膜３０からなる積層膜（下地層）２９は拡散バリア性が高い。このため、キャパシタ素子２８の下方に設けられているコンタクトプラグ（タングステンプラグ）２１が酸化されるおそれは殆ど無い。さらに、Ｔｉ膜３１およびＳｉＣ膜３０からなる積層膜２９自体が、Ｉｒ膜３２や第１のＰｔ膜３３、あるいはタングステンプラグ２１と反応するおそれも殆ど無い。したがって、この加熱処理のみならず、前述したキャパシタ素子２８の製造工程における酸素雰囲気下での各加熱処理が、キャパシタ素子２８に何らかの障害をもたらすおそれは殆ど無い。
【００４７】
この後、図示および詳細な説明は省略するが、キャパシタ素子２８の上部電極２８ｃに電気的に接続されるコンタクトプラグの形成工程、ドライブ線およびビット線の形成工程、さらには上層メタル配線の形成工程などを経て、所望のＣＯＰ型ＦｅＲＡＭが形成される。すなわち、本実施形態に係る半導体装置の製造工程が終了する。
【００４８】
以上説明したように、この一実施形態によれば、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５を結晶化させるための加熱処理工程において、各ＳＲＯ膜３４，３５からのＲｕＯ4の発生を抑制できる。ひいては、各ＳＲＯ膜３４，３５の表面上に、ＲｕＯ4から生成されるＲｕＯ2の結晶粒（異常粒）を生じ難くさせることができる。すなわち、不要な物質（不純物）が殆ど付着していない清浄な表面を有する、良質な薄膜形状のＳＲＯ膜３４，３５を安定して作成することができる。
【００４９】
また、ウェーハ５の処理回数が増大するにつれて、チャンバー２の内壁面に付着するＲｕＯ2の結晶粒の量が増える。すなわち、ウェーハ５の処理回数が増大するにつれて、吸着剤（抑制剤）４の量が増える。したがって、ウェーハ５の処理回数が増大するにつれて、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５のそれぞれの表面はより清浄になる。すなわち、ウェーハ５の処理回数が増大するにつれて、より良質な薄膜形状のＳＲＯ膜３４，３５を安定して作成することができる。
【００５０】
一般に、強誘電体膜をキャパシタ絶縁体膜として用いるＦｅＲＡＭでは、キャパシタ電極のキャパシタ強誘電体膜と接触する部分にキャパシタ強誘電体膜の電気的特性を劣化させ難い材料を用いている。これにより、キャパシタ素子の信頼性を確保している。例えば、金属酸化物からなる強誘電体膜の一種であるＰＺＴ膜をキャパシタ強誘電体膜として用いる場合、キャパシタ電極のＰＺＴ膜と接触する箇所には、一般にＳＲＯ膜を用いている。したがって、良質なＳＲＯ膜３４，３５を安定して得ることができる本実施形態によれば、ＰＺＴ膜２８ｂの電気的特性の劣化を抑制して、キャパシタ素子２８の動作不良を起き難くすることができる。ひいては、キャパシタ素子２８の性能、品質、および信頼性などの向上を図ることができる。さらには、キャパシタ素子２８を有するＣＯＰ型ＦｅＲＡＭの性能、品質、および信頼性などを向上できる。また、ＦｅＲＡＭの歩留まりを向上させて、ＦｅＲＡＭの製造コストを下げることができる。
【００５１】
また、ＰＺＴ膜２８ｂの結晶化など全ての加熱処理工程にアニール装置１を用いることにより、ＣＯＰ型ＦｅＲＡＭの製造工程の簡略化および迅速化を図ることができる。それとともに、アニール装置１を含めたＦｅＲＡＭの製造システムも簡略化できる。これらの結果、ＦｅＲＡＭの生産効率をより向上させることができる。それとともに、ＦｅＲＡＭの製造コストをより下げることができる。
【００５２】
なお、本発明に係る半導体装置の製造装置および半導体装置の製造方法は、前述した一実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００５３】
例えば、キャパシタ素子２８の下地層２９では、ＳｉＣ膜３０上にＴｉ膜３１を形成しているが、Ｔｉ膜３１には限定されない。Ｔｉ膜３１の代わりに、例えばＺｒ膜、Ｈｆ膜、Ｖ膜、Ｎｂ膜、あるいはＴａ膜などをＳｉＣ膜３０上に形成しても構わない。すなわち、下地層２９のキャパシタ下部電極２８ａと接触する部分は、IＶ−Ａ族およびＶ−Ａ族のうちの少なくとも１種類の金属元素を含む材料により形成されればよい。
【００５４】
また、キャパシタ強誘電体膜２８ｂとしてＰＺＴ膜を採用しているが、ＰＺＴ膜には限定されない。ＰＺＴ膜の代わりに、例えば同じ強誘電体膜としてＳｒ−Ｂｉ−Ｔａ−Ｏ膜（ＳＢＴ膜）を用いても構わない。ＳＢＴ膜の結晶化温度は、ＰＺＴ膜の結晶化温度に比べて高い。このため、ＳＢＴ膜を適正に形成するためには、ＰＺＴ膜よりも高温での加熱処理が必要となる。しかし、本発明によれば、ＰＺＴ膜を採用する場合と同様の効果を得ることができる。
【００５５】
キャパシタ強誘電体膜２８ｂとしては、他にＢａやＳｒなどのアルカリ土類金属を構成元素として含んでいるＢａ−Ｓｒ−Ｔｉ−Ｏ膜（ＢＳＴ膜）や、Ｓｒ−Ｔｉ−Ｏ膜（ＳＴＯ膜）などを用いてもよい。ＰＺＴ、ＳＢＴ、ＢＳＴ、ＳＴＯは、いわゆるペロブスカイト型結晶構造を有する強誘電体である。これらのようなペロブスカイト型結晶構造を有する強誘電体膜を採用する場合、そのＡサイトを形成する金属元素として、II−Ａ族、III−Ｂ族、およびIＶ−Ａ族のうちの少なくとも１種類の金属元素を含ませることが好ましい。同様に、ペロブスカイト型結晶構造を有する強誘電体膜を採用する場合、そのＢサイトを形成する金属元素として、IＶ−Ｂ族およびＶ−Ｂ族のうちの少なくとも１種類の金属元素を含ませることが好ましい。例えば、前述した各金属元素以外にも、Ｚｒ、Ｌａ、Ｎｂ、あるいはＳｎなどが挙げられる。さらには、キャパシタ強誘電体膜２８ｂとして、Ｐｂ−Ｔｉ−Ｏ膜（ＰＴ膜）、ＢａＴｉＯ3膜、ＰｂＺｎＯ3膜、Ｔａ2Ｏ5膜、あるいはＢｉ4Ｔｉ3Ｏ12膜などを用いても構わない。
【００５６】
また、キャパシタ絶縁膜２８ｂは、強誘電体膜には限られない。通常の誘電体膜でも構わない。
【００５７】
また、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５を結晶化させるための加熱処理は、前述した約５５０〜６５０℃の温度範囲には限定されない。本発明者らが行った実験によれば、約４５０〜７００℃の温度範囲での加熱処理でも、前記温度範囲での加熱処理と同様のパーティクル抑制効果を得られることが分かった。
【００５８】
また、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃの一部に、第１のＰｔ膜３３および第２のＰｔ膜３６を採用しているが、Ｐｔ膜３３，３６には限定されない。Ｐｔ膜３３，３６の代わりに、例えばＩｒ膜やＲｕ膜などの金属単体からなる膜を採用しても構わない。あるいは、ストロンチウムルテニウム酸化物のような金属化合物（金属酸化物）の導電体からなる膜を採用しても構わない。すなわち、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのＰｔ膜３３，３６が設けられている部分は、II−Ａ族およびＶIII族のうちの少なくとも１種類の金属元素を含む材料によって形成されていればよい。
【００５９】
また、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）に、第１のＳＲＯ膜３４および第２のＳＲＯ膜３５を採用しているが、ＳＲＯ膜３４，３５には限定されない。ＳＲＯ膜３４，３５以外にも、揮発性の金属化合物の成分となる所定の貴金属元素あるいは高融点金属元素を含む材料からなる膜を採用しても構わない。具体的には、ＳＲＯ膜３４，３５の代わりに、II−Ａ族、IＶ−Ａ族、ＶII−Ａ族、ＶIII族、Ｉ−Ｂ族のうちの少なくとも１種類の金属元素を含む材料からなる膜を採用すればよい。例えばＲｕ，Ｓｒ，Ｔｉ，Ｐｔ，Ｒｅ，Ｉｒ，Ｏｓ，Ｐｄ，Ｒｈ，Ａｕのうちの少なくとも１つの金属元素を含む材料からなる膜を採用すればよい。
【００６０】
本発明者らが行った実験によれば、ＳＲＯ膜３４，３５の代わりに、前記各金属元素のうちの少なくとも１つの金属元素を含む材料からなる膜を採用しても、ＳＲＯ膜３４，３５と同様の効果を得られることが分かった。また、ＳＲＯ膜３４，３５の代わりの膜は、前記各金属元素のうちの少なくとも１つの金属元素を含んでいれば、金属単体からなる膜であってもＳＲＯ膜３４，３５と同様の効果を得られることが分かった。さらに、ＳＲＯ膜３４，３５の代わりの膜が金属化合物の導電体からなる膜である場合、金属化合物は金属酸化物であることが好ましいことが分かった。
【００６１】
また、チャンバー２内に供給される吸着剤４は、前述したＲｕＯ2には限定されない。
吸着剤４は、キャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分に含まれている前記各金属元素のうちの少なくとも１種類の金属元素を含んでいればよい。本発明者らが行った実験によれば、吸着剤４は、金属単体または金属化合物のいずれでも同様の効果を得られることが確認されている。そして、吸着剤４が金属化合物である場合、金属化合物は金属酸化物であることが好ましいことが確認されている。また、本発明者らが行った実験によれば、吸着剤４は、前記各金属元素以外にも、I Ｖ−Ａ族のうちの少なくとも１種類の金属元素を含んでいればよいことが確認されている。このような金属元素としては、例えば、Ｔｉが挙げられる。いずれにしても、チャンバー２内に供給される吸着剤は、吸着剤４と同等の吸着作用および吸着効果を発揮できる吸着剤であればよい。
【００６２】
また、チャンバー２内に吸着剤４を設ける（供給する）方法は、前述したダミーウェーハ８を加熱処理する方法には限られない。例えば、吸着剤４を得ることができれば、ダミーウェーハ８に対する加熱処理を、実際のウェーハ５に対する加熱処理と略同じ雰囲気下で行う必要は無い。また、チャンバー２内に吸着剤４を設ける他の方法としては、例えばチャンバー２の内壁面に吸着剤４を直接塗布しても構わない。あるいは、スパッタリング法やＣＶＤ法により、チャンバー２の内壁面に吸着剤４を付着させても構わない。さらには、ガス状の揮発性金属化合物をチャンバー２内に送り込むことによりチャンバー２の内壁面に揮発性金属化合物を付着させて、吸着剤４として結晶化させても構わない。
【００６３】
また、吸着剤４が設けられる場所は、チャンバー２の内壁面に限られない。例えば、支持台６に吸着剤４を付着させても構わない。あるいは、チャンバー２内に図示しない吸着剤保持部を設けて、この吸着剤保持部に吸着剤４を保持させても構わない。また、チャンバー２の内壁面に吸着剤４が付着することにより、加熱装置３によってウェーハ５を適正に加熱処理できなくなるおそれがある場合には、チャンバー２の加熱装置３と対向する部分以外の箇所に吸着剤４を付着させることが好ましい。
【００６４】
また、吸着剤４は、常にチャンバー２の内部に設けられている必要は無い。少なくとも上下キャパシタ電極２８ａ，２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）３４，３５に加熱処理を施す際に、膜３４，３５から発生する揮発性金属化合物を吸着できる適正量の吸着剤４が、チャンバー（処理雰囲気）２内に供給されていればよい。すなわち、少なくとも揮発性の金属化合物の成分となる金属元素を含む膜に加熱処理を施す際に、膜から発生する揮発性金属化合物を吸着できる適正量の吸着剤が、チャンバー内に供給されていればよい。
【００６５】
また、ウェーハ５の処理回数が増大するにつれて、チャンバー２の内壁面に付着するＲｕＯ2の結晶粒４の量が増える。すなわち、ウェーハ５の処理回数が増大するにつれて、チャンバー２内の吸着剤（抑制剤）４の量が増える。したがって、ウェーハ５の処理回数が増大するにつれて、第１ＳＲＯ膜３４および第２ＳＲＯ膜３５のそれぞれの表面は、より清浄になる。すなわち、ウェーハ５の処理回数が増大するにつれて、より良質な薄膜形状のＳＲＯ膜３４，３５を安定して作成することができる。したがって、ウェーハ５に加熱処理を行う前に、所望の処理枚数のウェーハ５の全てのＳＲＯ膜３４，３５から発生するＲｕＯ4を吸着できる量の吸着剤４を、予めチャンバー２内に設けておく必要は無い。
【００６６】
また、チャンバー２の内壁面に多量のＲｕＯ2の結晶粒４を付着させる方法は、複数枚のダミーウェーハ８を加熱処理する方法に限られない。例えば、チャンバー２の内壁面に付着するＲｕＯ2の結晶粒４の量が、１回のダミーウェーハ８の加熱処理で前述した所定量に達するように、１枚のダミーウェーハ８に設ける膜３４の膜厚をウェーハ５に設ける膜３４の膜厚よりも厚くすればよい。これにより、チャンバー２内に吸着剤４を設ける工程を短時間化できる。ひいては、半導体装置の生産効率を向上できる。
【００６７】
また、所望の処理枚数のウェーハ５の加熱処理が終了した後は、チャンバー２内の吸着剤４を除去可能なエッチングガスなどをチャンバー２内に供給することが望ましい。この際、エッチングガスの成分、流量、温度、圧力などは、チャンバー２内に残留している吸着剤４を殆どすべて除去できる状態に設定する。これにより、使用後のチャンバー２の内部を洗浄して、非使用時のチャンバー２の内部を清浄な状態に保持できる。ひいては、使用時のチャンバー２の内部も適性かつ清浄な状態に設定できる。また、複数枚の被処理基板５が互いに異なる金属化合物からなる膜３４を有しており、それら各基板５に連続して加熱処理を施す場合、各基板５への加熱処理が終わる毎にエッチングガスでチャンバー２の内部を洗浄する。これにより、各基板５の膜３４を、適正かつ清浄な状態で連続して加熱処理できる。吸着剤４をチャンバー２内に出し入れ（着脱）自在な設定とするとともに、吸着する揮発性金属化合物に対応する材質からなる吸着剤４を用いる。これにより、様々な揮発性金属化合物に対して吸着剤４の吸着作用および吸着効果を有効に発揮させることができる。
【００６８】
また、キャパシタ素子２８の形状は、前述した平面型には限られない。キャパシタ素子２８を、いわゆるスタック型に形成しても構わない。具体的には、キャパシタ素子２８を、いわゆるCylinder型（シリンダ型）、Concave型（凹型）、Convex型（凸型）、あるいはPedestal型（箱型）などの様々な立体形状に形成してもよい。
【００６９】
また、本発明を適用可能な半導体装置の製造工程は、前述したキャパシタ下部電極２８ａおよびキャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分（膜）に限られない。本発明は、前述した理由と同等の理由によりパーティクルの発生が予想され得る様々な部材の加熱処理に適用可能である。ひいては、本発明により形成される半導体装置は、前述したＣＯＰ型ＦｅＲＡＭには限られない。例えば、キャパシタ絶縁膜２８ｂが通常の誘電体膜からなるＤＲＡＭや、ＭＲＡＭなども本発明により製造可能なのはもちろんである。さらには、本発明により形成される半導体装置は、記憶型半導体装置には限られない。例えば、ＣＰＵなども本発明により製造可能なのはもちろんである。
【００７０】
さらに、前述した各加熱処理工程は、ＲＴＡ（ＲＴＰ）には限られない。より短時間で加熱処理可能な、いわゆるスパイクアニールでも構わない。また、半導体装置の製造装置１は、ＲＴＡ（ＲＴＰ）装置などのランプを用いた加熱装置には限られない。半導体装置の製造装置１は、例えばファーネスでも構わない。あるいは、半導体装置の製造装置１を、ＲＴＡ装置とファーネスとを組み合わせた加熱装置として構成しても構わない。さらに、半導体装置の製造装置１は、枚葉式およびバッチ式のいずれの処理方式に構成しても構わない。
【００７１】
以上説明したように、本発明に係る半導体装置の製造装置および半導体装置の半導体装置の製造方法によれば、前述した一実施形態に制約されること無く、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制して、清浄な導電膜を形成できる。また、本発明に係る半導体装置は、揮発性金属化合物の成分となる金属元素を含むとともに、表面に揮発性金属化合物が付着するのを抑制されて清浄な状態に形成された導電膜、を有する半導体基板を具備している。
【００７３】
本発明に係る半導体装置の製造方法は、揮発性の金属化合物の成分となる金属元素を含む膜を有する被処理基板の加熱により膜から発生する揮発性金属化合物を吸着する吸着剤を被処理基板が収容されるチャンバー内に設けた後、被処理基板に加熱処理を施す。これにより、被処理基板に加熱処理を施す際に、膜から発生する揮発性金属化合物が膜の表面に付着するのを抑制して、清浄な導電膜を形成できる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の製造装置を示す断面図。
【図２】一実施形態に係る半導体装置の製造方法を示す工程断面図。
【図３】ウェーハに加熱処理を施した際に発生したパーティクルの個数とウェーハの処理枚数との関係をプロットして示す図。
【図４】従来の技術に係る半導体装置の製造方法によりウェーハに加熱処理を施した際にウェーハの表面上に発生した異常粒を示す写真。
【符号の説明】
１…アニール装置（ＲＴＡ装置、ＲＴＰ装置、半導体装置の製造装置）、２…チャンバー、３…加熱装置、４…ＲｕＯ2の結晶粒（抑制剤、吸着剤）５…ウェーハ（半導体基板、被処理基板）、８…ダミーウェーハ（ダミー基板）、３４…第１のＳＲＯ膜（キャパシタ下部電極２８ａのキャパシタ絶縁膜２８ｂと接触する部分、所定の金属元素を含む膜）、３５…第２のＳＲＯ膜（キャパシタ上部電極２８ｃのキャパシタ絶縁膜２８ｂと接触する部分、所定の金属元素を含む膜）
Claims (4)
- 揮発性の金属化合物の成分となる金属元素としてルテニウム、オスミウム、ロジウム、イリジウム、パラジウム、およびプラチナのうちの少なくとも一つを含む膜を有する被処理基板が収容されるチャンバー内に、前記被処理基板を加熱することにより前記膜から発生する前記揮発性金属化合物を吸着する吸着剤を少なくとも前記被処理基板に対する１回目の加熱処理を行うのに先立って予め設けた後、前記チャンバー内に収容された前記被処理基板に前記加熱処理を施すことを特徴とする半導体装置の製造方法。
- 前記吸着剤を、前記膜が設けられているダミー基板を前記チャンバー内で加熱処理することにより前記チャンバーの内壁面に付着させることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記吸着剤を、前記チャンバーの内壁面に直接塗布して付着させることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記吸着剤を、スパッタリング法またはＣＶＤ法により前記チャンバーの内壁面に付着させることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032426A JP4037770B2 (ja) | 2003-02-10 | 2003-02-10 | 半導体装置の製造方法 |
| US10/410,153 US20040155278A1 (en) | 2003-02-10 | 2003-04-10 | Semiconductor device, apparatus and method for manufacturing the same |
| US11/110,933 US7259094B2 (en) | 2003-02-10 | 2005-04-21 | Apparatus and method for heat treating thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003032426A JP4037770B2 (ja) | 2003-02-10 | 2003-02-10 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007186273A Division JP4163742B2 (ja) | 2007-07-17 | 2007-07-17 | 半導体装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247333A JP2004247333A (ja) | 2004-09-02 |
| JP4037770B2 true JP4037770B2 (ja) | 2008-01-23 |
Family
ID=32820927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003032426A Expired - Fee Related JP4037770B2 (ja) | 2003-02-10 | 2003-02-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20040155278A1 (ja) |
| JP (1) | JP4037770B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4005873B2 (ja) * | 2002-08-15 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| JP4220459B2 (ja) * | 2004-11-22 | 2009-02-04 | 株式会社東芝 | 半導体装置 |
| JP4711063B2 (ja) * | 2005-09-21 | 2011-06-29 | セイコーエプソン株式会社 | 半導体装置 |
| JP4952148B2 (ja) | 2006-08-29 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8124490B2 (en) * | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| JP2012151398A (ja) * | 2011-01-21 | 2012-08-09 | Toshiba Corp | 超臨界乾燥装置及び方法 |
| US9405089B2 (en) * | 2014-05-22 | 2016-08-02 | Texas Instruments Incorporated | High-temperature isotropic plasma etching process to prevent electrical shorts |
| JP7199888B2 (ja) * | 2018-09-20 | 2023-01-06 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4425143A (en) * | 1978-12-29 | 1984-01-10 | Shin Tohoku Chemical Industries Inc. | Adsorption by zeolitic composition |
| US5413866A (en) * | 1990-10-23 | 1995-05-09 | Baker; R. Terry K. | High performance carbon filament structures |
| GB2322235B (en) | 1995-10-19 | 2000-09-27 | Massachusetts Inst Technology | Metals removal process |
| US5866263A (en) * | 1996-04-26 | 1999-02-02 | Semi-Alloys Company | Adsorbent lid construction |
| US5954884A (en) * | 1997-03-17 | 1999-09-21 | Fsi International Inc. | UV/halogen metals removal process |
| JPH1140748A (ja) | 1997-07-17 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 薄膜キャパシタの製造方法 |
| US20020013487A1 (en) * | 2000-04-03 | 2002-01-31 | Norman John Anthony Thomas | Volatile precursors for deposition of metals and metal-containing films |
| JP4399096B2 (ja) | 2000-09-14 | 2010-01-13 | 本田技研工業株式会社 | 加工機械の稼働管理方法および金型製造用加工機械の稼働管理方法 |
-
2003
- 2003-02-10 JP JP2003032426A patent/JP4037770B2/ja not_active Expired - Fee Related
- 2003-04-10 US US10/410,153 patent/US20040155278A1/en not_active Abandoned
-
2005
- 2005-04-21 US US11/110,933 patent/US7259094B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004247333A (ja) | 2004-09-02 |
| US20050186767A1 (en) | 2005-08-25 |
| US20040155278A1 (en) | 2004-08-12 |
| US7259094B2 (en) | 2007-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755125B2 (en) | Semiconductor device including ferroelectric capacitor | |
| US7927890B2 (en) | Method of manufacturing a semiconductor device | |
| US7259094B2 (en) | Apparatus and method for heat treating thin film | |
| JP5347381B2 (ja) | 半導体装置の製造方法 | |
| JP2011096818A (ja) | 半導体装置及びその製造方法 | |
| JP5018772B2 (ja) | 半導体装置の製造方法 | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| KR20090012666A (ko) | 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JP2004193280A (ja) | 半導体装置及びその製造方法 | |
| JP4163742B2 (ja) | 半導体装置の製造装置 | |
| JP5412754B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100677765B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP5556059B2 (ja) | 半導体装置の製造方法 | |
| JP4971740B2 (ja) | 半導体装置の製造方法 | |
| JP2009105223A (ja) | 半導体装置及びその製造方法 | |
| JP2009071142A (ja) | 強誘電体メモリ装置の製造方法 | |
| JP5994466B2 (ja) | 半導体装置とその製造方法 | |
| JP5347344B2 (ja) | 半導体装置の製造方法 | |
| JP5326256B2 (ja) | 半導体装置の製造方法 | |
| JP2004023041A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009170696A (ja) | 強誘電体メモリ装置とその製造方法 | |
| JP5493326B2 (ja) | 半導体装置の製造方法 | |
| JP2008010774A (ja) | 半導体装置及びその製造方法 | |
| JP2007149952A (ja) | 強誘電体キャパシタの形成方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071101 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |