KR20230104908A - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20230104908A
KR20230104908A KR1020237018586A KR20237018586A KR20230104908A KR 20230104908 A KR20230104908 A KR 20230104908A KR 1020237018586 A KR1020237018586 A KR 1020237018586A KR 20237018586 A KR20237018586 A KR 20237018586A KR 20230104908 A KR20230104908 A KR 20230104908A
Authority
KR
South Korea
Prior art keywords
layer
carrier
metal
device layer
peeling
Prior art date
Application number
KR1020237018586A
Other languages
English (en)
Inventor
유키코 기타바타케
다케노리 야나이
요시노리 마츠우라
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20230104908A publication Critical patent/KR20230104908A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

캐리어 박리 시의 디바이스층에 대한 대미지를 억제할 수 있고, 또한, 캐리어 박리 후의 디바이스층에 대하여 포토리소그래피 프로세스를 고정밀도로 실시 가능한, 배선 기판의 제조 방법이 제공된다. 이 배선 기판의 제조 방법은, 캐리어 상에 박리층, 금속층 및 디바이스층을 순서대로 구비한 적층 시트를 준비하는 공정과, 평면에서 본 경우에 디바이스층의 윤곽보다도 내측을 통하여 그 양단이 적층 시트의 단부에 달하도록, 또한, 단면에서 본 경우에 캐리어, 박리층 및 금속층을 관통하도록, 적층 시트의 캐리어 측의 표면으로부터 커팅 선을 넣는 공정과, 캐리어, 박리층 및 금속층에 있어서의, 커팅 선으로부터 외측의 외연 부분을 제거하고, 그에 따라 디바이스층의 금속층 측의 표면의 일부를 노출시켜서 캐리어의 박리를 촉진하기 위한 가압 가능 노출부로 하는 공정을 포함한다.

Description

배선 기판의 제조 방법
본 발명은, 배선 기판의 제조 방법에 관한 것이다.
근년, 프린트 배선판의 실장 밀도를 높여서 소형화하기 위해서, 프린트 배선판의 다층화가 널리 행해져 오고 있다. 이러한 다층 프린트 배선판은, 휴대용 전자 기기의 대부분으로, 경량화나 소형화를 목적으로 하여 이용되고 있다. 그리고, 이 다층 프린트 배선판에는, 층간 절연층의 더한층의 두께의 저감 및 배선판으로서의 보다 한층의 경량화가 요구되고 있다.
이러한 요구를 만족시키는 기술로서, 코어리스 빌드업법을 사용한 다층 프린트 배선판의 제조 방법이 채용되고 있다. 코어리스 빌드업법이란, 소위 코어 기판을 사용하지 않고, 절연층과 배선층을 교호로 적층(빌드업)하여 다층화하는 방법이다. 코어리스 빌드업법에 있어서는, 지지체와 다층 프린트 배선판의 박리를 용이하게 행할 수 있도록, 캐리어를 구비한 금속박을 사용하는 것이 제안되고 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2005-101137호 공보)에는, 캐리어를 구비한 구리박의 캐리어면에 절연 수지층을 첩부하여 지지체로 하고, 캐리어를 구비한 구리박의 극박 구리층 측에 포토레지스트 가공, 패턴 전해 구리 도금, 레지스트 제거 등의 공정에 의해 제1 배선 도체를 형성한 후, 빌드업 배선층을 형성하고, 캐리어를 구비한 지지 기판을 박리하고, 극박 구리층을 제거하는 것을 포함하는, 반도체 소자 탑재용 패키지 기판의 제조 방법이 개시되어 있다.
또한, 특허문헌 1에 개시되는 것과 같은 매립 회로의 미세화를 위해, 금속층의 두께를 1㎛ 이하로 한 캐리어를 구비한 금속박이 요망된다. 그래서, 금속층의 두께 저감을 실현하기 위해서, 스퍼터링 등의 기상법에 의해 금속층을 형성하는 것이 제안되고 있다. 예를 들어, 특허문헌 2(국제 공개 제2017/150283호)에는, 유리 시트 등의 캐리어 상에, 박리층, 반사 방지층 및 극박 구리층(예를 들어 막 두께 300nm)이 스퍼터링에 의해 형성된 캐리어를 구비한 구리박이 개시되어 있다. 또한, 특허문헌 3(국제 공개 제2017/150284호)에는, 유리 시트 등의 캐리어 상에 중간층(예를 들어 밀착 금속층 및 박리 보조층), 박리층 및 극박 구리층(예를 들어 막 두께 300nm)이 스퍼터링에 의해 형성된 캐리어를 구비한 구리박이 개시되어 있다. 특허문헌 2 및 3에는, 소정의 금속으로 구성되는 중간층을 개재시킴으로써 캐리어의 기계적 박리 강도가 우수한 안정성을 초래하는 것이나, 반사 방지층이 바람직한 암색을 나타냄으로써, 화상 검사(예를 들어 자동 화상 검사(AOI))에 있어서의 시인성을 향상시키는 것도 교시되어 있다.
특히, 전자 디바이스의 보다 한층의 소형화 및 절전화에 수반하여, 반도체 칩 및 프린트 배선판의 고집적화 및 박형화에 대한 요구가 높아지고 있다. 이러한 요구를 만족시키는 차세대 패키징 기술로서, FO-WLP(Fan-Out Wafer Level Packaging)나 PLP(Panel Level Packaging)의 채용이 근년 검토되고 있다. 그리고, FO-WLP나 PLP에 있어서도, 코어리스 빌드업법의 채용이 검토되고 있다. 그러한 공법의 하나로서, 코어리스 지지체 표면에 배선층 및 필요에 따라 빌드업 배선층을 형성한 후에 칩의 실장 및 밀봉을 행하고, 그 후에 지지체를 박리하는, RDL-First(Redistribution Layer-First)법이라고 불리는 공법이 있다. 예를 들어, 특허문헌 4(일본 특허 공개 제2015-35551호 공보)에는, 유리 또는 실리콘 웨이퍼로 이루어지는 지지체의 주면으로의 금속 박리층의 형성, 그 위로의 절연 수지층의 형성, 그 위로의 빌드업층을 포함하는 재배선층(Redistribution Layer)의 형성, 그 위로의 반도체 집적 회로의 실장 및 밀봉, 지지체의 제거에 의한 박리층의 노출, 박리층의 제거에 의한 2차 실장 패드의 노출, 그리고 2차 실장 패드의 표면으로의 땜납 범프의 형성, 그리고 2차 실장을 포함하는, 반도체 장치의 제조 방법이 개시되어 있다.
그런데, 코어리스 빌드업법 등을 사용하여 제작한 배선층을 구비하는 캐리어로부터, 캐리어를 박리할 때, 배선층이 크게 만곡하여 단선이나 박리를 야기하는 결과, 배선층의 접속 신뢰성이 저하되는 것이 일어날 수 있다. 그래서, 이러한 문제에 대처한 캐리어의 제거 방법이 제안되고 있다. 예를 들어, 특허문헌 5(일본 특허 공개 제2020-119952호 공보)에는, 캐리어의 표면에 가접착층을 통해 마련된 워크(예를 들어, 가접착층에 접하는 배선층과, 배선층에 접합된 복수의 칩과, 각 칩을 밀봉하는 몰드층을 포함함)로부터 캐리어를 제거하는 방법이 개시되어 있다. 특허문헌 5에 개시되는 방법에서는, 워크가 마련된 캐리어의 표면측에 비하여 캐리어의 이면측이 측방으로 돌출된 단차부를 형성하고, 워크를 상방에서 보유 지지한 상태에서, 단차부에 하향의 힘을 가함으로써, 워크로부터 캐리어를 용이하게 제거할 수 있다고 되어 있다. 또한, 특허문헌 6(일본 특허 공개 제2020-27888호 공보)에는, 캐리어의 표면에 가접착층을 통해 마련된 워크로부터 캐리어를 제거하는 방법에 대해서, 워크측에서 캐리어의 외주연을 따라서 캐리어의 이면에까지 달하지 않는 깊이까지 절삭 블레이드를 커팅하게 하여, 캐리어의 이면측이 표면측보다 외측 방향으로 돌출된 단차부를 형성하는 것이 개시되어 있다.
일본 특허 공개 제2005-101137호 공보 국제 공개 제2017/150283호 국제 공개 제2017/150284호 일본 특허 공개 제2015-35551호 공보 일본 특허 공개 제2020-119952호 공보 일본 특허 공개 제2020-27888호 공보
캐리어를 박리한 후의 배선층의 표면에 대하여, 회로 패턴의 노광 전사를 포함하는 포토리소그래피 프로세스를 행하는 경우가 있다. 여기서, 일반적인 노광 장치에서는, 노광이 행해지는 웨이퍼나 패널 등의 대응 사이즈가 정해져 있고, 이 대응 사이즈에 일치한 웨이퍼 등을 준비하는 것이 요구된다. 즉, 웨이퍼 등의 크기가 소정의 대응 사이즈에서 벗어나는 경우(예를 들어 대응 사이즈보다 작은 경우), 노광 전의 위치 정렬 기준이 되는 얼라인먼트 마크의 어긋남이 발생하는 결과, 위치 정렬이 적절하게 행해지지 않고, 그 후의 노광에 지장을 초래할 우려가 있다. 이 점, 특허문헌 5 및 6에 개시되는 캐리어의 박리 방법은, 캐리어 박리 시의 디바이스층(예를 들어, 배선층, 전자 소자(칩) 및 몰드층을 포함함)에 대한 대미지는 억제되지만, 디바이스층 자체의 가공을 수반하는 결과, 사이즈가 필연적으로 작아져 버리기 때문에, 가공 후의 디바이스층에 대하여 포토리소그래피 프로세스를 고정밀도로 행하는 것은 곤란하다.
본 발명자들은, 금번, 캐리어, 박리층, 금속층 및 디바이스층을 순서대로 구비한 적층 시트의 디바이스층 이외의 부분에 대하여 소정의 커팅 선을 넣고, 이 커팅 선으로부터 외측의 외연 부분을 제거하여 디바이스층에 가압 가능 노출부를 형성시킴으로써, 캐리어 박리 시의 디바이스층에 대한 대미지를 억제할 수 있고, 또한, 캐리어 박리 후의 디바이스층에 대하여 포토리소그래피 프로세스를 고정밀도로 실시 가능한 배선 기판을 제조할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 캐리어 박리 시의 디바이스층에 대한 대미지를 억제할 수 있고, 또한, 캐리어 박리 후의 디바이스층에 대하여 포토리소그래피 프로세스를 고정밀도로 실시 가능한, 배선 기판의 제조 방법을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 배선 기판의 제조 방법이며,
캐리어 상에 박리층, 금속층 및 디바이스층을 순서대로 구비한 적층 시트를 준비하는 공정과,
평면에서 본 경우에 상기 디바이스층의 윤곽보다도 내측을 통하여 그 양단이 상기 적층 시트의 단부에 달하도록, 또한, 단면에서 본 경우에 상기 캐리어, 상기 박리층 및 상기 금속층을 관통하도록, 상기 적층 시트의 상기 캐리어 측의 표면으로부터 커팅 선을 넣는 공정과,
상기 캐리어, 상기 박리층 및 상기 금속층에 있어서의, 상기 커팅 선으로부터 외측의 외연 부분을 제거하고, 그에 따라 상기 디바이스층의 상기 금속층 측의 표면의 일부를 노출시켜서 상기 캐리어의 박리를 촉진하기 위한 가압 가능 노출부로 하는 공정을
포함하는, 방법이 제공된다.
본 발명의 다른 일 양태에 의하면, 캐리어 상에 박리층, 금속층 및 디바이스층을 순서대로 구비한, 배선 기판 재료이며,
평면에서 본 경우에 상기 디바이스층의 윤곽보다도 내측을 통과하는 적어도 1개의 선을 따라, 상기 캐리어, 상기 박리층 및 상기 금속층의 외연 부분이 적어도 1군데 결락되어 있고, 그에 따라 상기 디바이스층의 상기 금속층 측의 표면의 일부가 노출되어 있는, 배선 기판 재료가 제공된다.
도 1a는, 본 발명의 배선 기판의 제조 방법의 일 예를 모식 단면도에서 도시하는 공정 흐름도이다.
도 1b는, 도 1a와 대응하는 공정을, 적층 시트를 캐리어 측에서 본 모식 상면도에서 도시하는 공정 흐름도이다.
도 2는, 금속층의 연장 돌출 부분을 디바이스층의 윤곽을 따라 미리 절단하는 공정의 일 예를 도시하는 도면이고, 도 1a의 (ii)에 도시되는 공정보다도 전의 공정에 상당한다.
도 3a는, 직사각 형상의 적층 시트에 있어서의, (i) 커팅 선의 위치의 일 예와, (ii) 당해 커팅 선으로부터 외측의 외연 부분을 제거한 후의 상태를 나타내는 상면도이다.
도 3b는, 원판상의 적층 시트에 있어서의, (i) 커팅 선의 위치의 일 예와, (ii) 당해 커팅 선으로부터 외측의 외연 부분을 제거한 후의 상태를 나타내는 상면도이다.
도 4는, 적층 시트로부터 캐리어를 박리하는 공정의 일 예를 도시하는 도면이고, 도 1a의 (iii)에 도시되는 공정 이후의 공정에 상당한다.
도 5는, 종래의 배선 기판의 제조 방법의 일 예를 모식 단면도에서 도시하는 공정 흐름도이고, 전반의 공정(공정 (i) 및 (ii))에 상당한다.
도 6은, 종래의 배선 기판의 제조 방법의 일 예를 모식 단면도에서 도시하는 공정 흐름도이고, 도 5에 도시되는 공정에 이어지는 후반의 공정(공정 (iii) 및 (iv))에 상당한다.
도 7a는, 캐리어가 실리콘 웨이퍼인 경우에, 박리에 의한 외부 응력이 진전하는 방향과 벽개 방위가 일치하고, 실리콘 웨이퍼에 크랙이 생기는 경우를 상면도에서 도시하는 공정 흐름도이고, 전반의 공정(공정 (i) 및 (ii))에 상당한다.
도 7b는, 캐리어가 실리콘 웨이퍼인 경우에, 박리에 의한 외부 응력이 진전하는 방향과 벽개 방위가 일치하고, 실리콘 웨이퍼에 크랙이 생기는 경우를 상면도에서 도시하는 공정 흐름도이고, 도 7a에 도시되는 공정에 이어지는 후반의 공정(공정 (iii) 및 (iv))에 상당한다.
도 8a는, 캐리어가 실리콘 웨이퍼인 경우에, 박리에 의한 외부 응력이 진전하는 방향과 벽개 방위가 불일치하고, 실리콘 웨이퍼의 크랙이 억제되는 경우를 상면도에서 도시하는 공정 흐름도이고, 전반의 공정(공정 (i) 및 (ii))에 상당한다.
도 8b는, 캐리어가 실리콘 웨이퍼인 경우에, 박리에 의한 외부 응력이 진전하는 방향과 벽개 방위가 불일치하고, 실리콘 웨이퍼의 크랙이 억제되는 경우를 상면도에서 도시하는 공정 흐름도이고, 도 8a에 도시되는 공정에 이어지는 후반의 공정(공정 (iii) 및 (iv))에 상당한다.
배선 기판의 제조 방법
본 발명은 배선 기판의 제조 방법에 관한 것이다. 본 발명의 방법은, (1) 적층 시트의 준비, (2) 커팅 선의 형성, (3) 가압 가능 노출부의 형성, (4) 원하는 바에 따라 행해지는 캐리어의 박리 및 (5) 원하는 바에 따라 행해지는 금속층의 제거의 각 공정을 포함한다.
이하, 도면을 참조하면서, 공정 (1) 내지 (5)의 각각에 대하여 설명한다.
(1) 적층 시트의 준비
본 발명의 배선 기판의 제조 방법의 일 예가 도 1a 및 1b에 도시된다. 먼저, 도 1a의 (i)에 도시되는 바와 같이, 캐리어(12) 상에 박리층(15), 금속층(16) 및 디바이스층(20)을 순서대로 구비한 적층 시트(10)를 준비한다. 박리층(15)은, 캐리어(12) 상에 마련되고, 캐리어(12)와 금속층(16)의 박리에 기여하는 층이다. 금속층(16)은, 박리층(15) 상에 마련되는 금속으로 구성되는 층이다. 디바이스층(20)은, 금속층(16) 상에 마련되는, 디바이스 기능을 갖는 층이다.
적층 시트(10)는, 캐리어(12)와 박리층(15) 사이에 중간층(14)을 더 갖고 있어도 된다. 중간층(14), 박리층(15) 및 금속층(16)의 각각은, 1층으로 구성되는 단층이어도 되고, 2층 이상으로 구성되는 복층이어도 된다.
캐리어(12)는, 유리, 세라믹스, 실리콘, 수지 및 금속의 어느 것으로 구성되는 것이어도 되지만, 바람직하게는 유리 캐리어, 단결정 실리콘 캐리어 또는 다결정 실리콘 캐리어이다. 본 발명의 바람직한 양태에 의하면, 캐리어(12)는, 직경 100mm 이상의 원판상이고, 보다 바람직하게는 직경 200mm 이상 450mm 이하의 원판상이다. 본 발명의 다른 바람직한 양태에 의하면, 캐리어(12)는, 짧은 변이 100mm 이상의 직사각 형상이고, 보다 바람직하게는 짧은 변이 150mm 이상 600mm 이하이고, 또한, 긴 변이 200mm 이상 650mm 이하의 직사각 형상이다.
디바이스층(20)은, 배선층(20a), 배선층(20a) 상에 마련된 전자 소자(20b) 및 적어도 전자 소자(20b)를 포위하는 몰드층(20c)을 포함하는 것이 바람직하고, 보다 바람직하게는, 몰드층(20c)은 배선층(20a) 및 전자 소자(20b)를 포위한다. 무엇보다, 디바이스층(20)은, 주로 배선층(20a)로 구성되고, 전자 소자(20b) 및/또는 몰드층(20c)을 포함하지 않는 것이어도 된다.
바람직하게는, 적층 시트(10)는, 다음과 같이 하여 준비할 수 있다. 먼저, 캐리어(12) 상에, 원하는 바에 따라 마련되는 중간층(14)(즉 임의의 층), 박리층(15) 및 금속층(16)을 구비한 캐리어를 구비한 금속박(18)을 준비한다. 이어서, 금속층(16)의 표면에 제1 배선층을 형성한다. 그 후, 제1 배선층을 기초로 하여 디바이스층(20)을 구축한다. 제1 배선층의 형성 및 디바이스층(20)의 구축은, 공지된 방법에 의해 행하면 되고, 예를 들어 상술한 코어리스 빌드업법을 바람직하게 채용할 수 있다. 이하의 설명에 있어서, 캐리어(12), 중간층(14)(존재하는 경우), 박리층(15) 및 금속층(16)을 「캐리어를 구비한 금속박(18)」으로 총칭하는 경우가 있다. 또한, 캐리어를 구비한 금속박(18)의 바람직한 양태에 대해서는 후술하는 것으로 한다.
적층 시트(10)는, 평면에서 본 경우에 금속층(16)이 디바이스층(20)의 단부로부터 비어져 나온 연장 돌출 부분 E를 갖고 있어도 된다. 이 경우, 도 2의 (i) 및 (ii)에 도시되는 바와 같이, 후술하는 커팅 선 C를 넣기 전에, 연장 돌출 부분 E에 있어서 금속층(16)(원하는 바에 따라, 또한 박리층(15) 및 중간층(14)(존재하는 경우))을 디바이스층(20)의 윤곽을 따라 미리 절단해 두는 것이 바람직하다. 이렇게 함으로써, 캐리어를 구비한 금속박(18)을, 디바이스층(20)으로부터 보다 한층 용이하면서도 확실하게 박리할 수 있다.
(2) 커팅 선의 형성
준비한 적층 시트(10)의 캐리어(12) 측의 표면으로부터 커팅 선 C를 넣는다. 이 커팅 선 C는, 도 1a의 (ii)에 도시되는 바와 같이, 단면에서 본 경우에 캐리어(12), 중간층(14)(존재하는 경우), 박리층(15) 및 금속층(16)을 관통하도록 적층 시트(10)에 넣어진다. 이때, 커팅 선 C는, 도 1b의 (ii)에 도시되는 바와 같이, 평면에서 본 경우에 디바이스층(20)의 윤곽보다도 내측을 통하여 그 양단(즉 커팅 선 C의 양단)이 적층 시트(10)의 단부에 달하도록 넣어진다. 이러한 커팅 선 C를 적층 시트(10)에 넣음으로써, 캐리어를 구비한 금속박(18)에 있어서의, 커팅 선 C로부터 외측의 외연 부분이, 커팅 선 C로부터 내측의 부분과는 분리된 상태로 된다. 그 결과, 후술하는 가압 가능 노출부 P의 형성 공정에 있어서, 캐리어를 구비한 금속박(18)의 커팅 선 C로부터 외측의 외연 부분을 제거하는 것이 가능하게 된다. 커팅 선 C의 형성 방법은, 공지된 방법을 채용하면 되고, 특별히 한정되지는 않는다. 예를 들어, 커터 등의 절삭 공구, 또는 절삭 블레이드 등의 공작 기계를 사용하여 적층 시트(10)에 커팅 선 C를 넣을 수 있다.
적층 시트(10)에는, 후술하는 가압 가능 노출부 P가 다각 형상 또는 원호 형상을 갖도록, 커팅 선 C가 마련되는 것이 바람직하다. 여기서, 도 3a 및 3b에, 직사각 형상(직사각형 또는 정사각형의 형상)의 적층 시트(도 3a) 및 원판상(웨이퍼 형상)의 적층 시트(도 3b)에 있어서의, (i) 커팅 선 C의 위치의 일 예와, (ii) 커팅 선 C로부터 외측의 외연 부분을 제거한 후의 상태를 각각 나타낸다. 적층 시트(10)가 직사각 형상인 경우, 예를 들어 도 3a의 (i)에 도시되는 점선을 따라 캐리어(12) 측으로부터 절삭 블레이드를 사용하여 캐리어를 구비한 금속박(18)에 커팅 선 C를 넣음으로써, 삼각 형상을 갖는 가압 가능 노출부 P를 형성할 수 있다(도 3a의 (ii)). 또한, 적층 시트(10)가 원판상인 경우, 예를 들어 도 3b의 (i)에 도시되는 점선을 따라 캐리어(12) 측으로부터 절삭 블레이드를 사용하여 캐리어를 구비한 금속박(18)에 커팅 선 C를 넣음으로써, 원호 형상을 갖는 가압 가능 노출부 P를 형성할 수 있다(도 3b의 (ii)).
적층 시트(10)에는, 커팅 선 C가 적어도 2군데 마련됨으로써, 디바이스층(20)에 후술하는 가압 가능 노출부 P가 적어도 2군데 형성되는 것이, 캐리어(12)의 박리 시에 있어서의 배선층(20a) 및 전자 소자(20b)에 대한 대미지를 효과적으로 억제할 수 있는 관점에서 바람직하다. 예를 들어, 적층 시트(10)가 직사각 형상인 경우, 도 3a의 (i)에 도시되는 바와 같이, 캐리어를 구비한 금속박(18) 및 디바이스층(20)에 있어서의 대각선 상의 2개의 모퉁이(혹은 네 코너)를 잘라서 떨어지도록 커팅 선 C를 마련하는 것이 바람직하다. 또한, 적층 시트(10)가 원판상인 경우, 도 3b의 (i)에 도시되는 바와 같이, 캐리어를 구비한 금속박(18) 및 디바이스층(20)의 양쪽을 통하는 서로 평행한 2개의 직선(혹은 또한 당해 2개의 직선과 수직인 2개의 직선)을 따라 커팅 선 C를 마련하는 것이 바람직하다. 적층 시트(10)에 있어서, 커팅 선 C(및 가압 가능 노출부 P)가 마련되는 개소의 수의 상한은 특별히 한정되는 것은 아니지만, 전형적으로는 4군데 이하이다.
디바이스층(20)이, 배선층(20a), 배선층(20a) 상에 마련된 전자 소자(20b), 그리고 배선층(20a) 및 전자 소자(20b)를 포위하는 몰드층(20c)을 포함하는 경우, 커팅 선 C는, 평면에서 본 경우에, 배선층(20a) 및 전자 소자(20b)를 가로지르지 않고, 몰드층(20c)을 가로지르도록 마련되는 것이 바람직하다. 이렇게 함으로써, 몰드층(20c)만으로 이루어지는 부분에 후술하는 가압 가능 노출부 P를 형성할 수 있기 때문에, 캐리어(12)의 박리 시에 있어서의 배선층(20a) 및 전자 소자(20b)에 대한 대미지를 효과적으로 억제할 수 있다. 이러한 관점에서, 커팅 선 C는, 평면에서 본 경우에 디바이스층(20)의 윤곽으로부터 0.5mm 이상 30.0mm 이하 내측의 영역을 통과하도록 마련되는 것이 바람직하고, 보다 바람직하게는 1.0mm 이상 15.0mm 이하, 더욱 바람직하게는 1.5mm 이상 5.0mm 이하 내측의 영역을 통과하도록 마련된다.
(3) 가압 가능 노출부의 형성
커팅 선 C를 형성한 적층 시트(10)로부터, 캐리어(12), 중간층(14)(존재하는 경우), 박리층(15) 및 금속층(16)에 있어서의, 커팅 선 C로부터 외측의 외연 부분을 제거한다. 이에 의해, 도 1a의 (iii) 및 도 1b의 (iii)에 도시되는 바와 같이, 디바이스층(20)의 금속층(16) 측의 표면의 일부를 노출시켜서 가압 가능 노출부 P로 할 수 있다. 가압 가능 노출부 P는, 캐리어(12)의 박리를 촉진하기 때문에, 디바이스층(20)에 대하여 직접적으로 힘을 가하는 것이 가능한 부위이다. 본 명세서에 있어서 「가압」이란, 물질(대상)에 힘을 가하는 것을 의미하고, 물질(대상)을 「누르는 것」 및 「당기는 것」의 양쪽의 의미를 포함한다. 이하의 설명에 있어서, 디바이스층(20)에 가압 가능 노출부 P가 마련된 적층 시트(10)를 「배선 기판(22)」 또는 「배선 기판 재료」라고 칭하는 경우가 있다.
상술한 바와 같이, 캐리어(12)를 박리한 후의 디바이스층(20)(예를 들어 배선층(20a)을 포함함)의 표면에 대하여, 회로 패턴의 노광 전사를 포함하는 포토리소그래피 프로세스를 행하는 경우가 있다. 여기서, 일반적인 노광 장치에서는, 노광이 행해지는 웨이퍼나 패널 등의 대응 사이즈가 정해져 있고, 이 대응 사이즈에 일치한 웨이퍼 등을 준비하는 것이 요구된다. 즉, 웨이퍼 등의 크기가 소정의 대응 사이즈에서 벗어나는 경우(예를 들어 대응 사이즈보다 작은 경우), 노광 전의 위치 정렬 기준이 되는 얼라인먼트 마크의 어긋남이 발생하는 결과, 위치 정렬이 적절하게 행해지지 않고, 그 후의 노광에 지장을 초래할 우려가 있다.
이 점, 특허문헌 5 및 6에 개시된 바와 같은 종래의 방법은, 캐리어 박리 후의 배선층 등을 포함하는 디바이스층에 대하여 포토리소그래피 프로세스를 고정밀도로 행하는 것은 곤란하였다. 여기서, 도 5 및 6에는, 종래의 배선 기판의 제조 방법의 일 예가 도시된다. 도 5 및 6에 도시되는 종래 공정에서는, 먼저, 캐리어를 구비한 금속박(118) 상에 디바이스층(120)이 마련된 적층 시트(110)를 준비한다(도 5의 공정 (i)). 이 예에 있어서, 캐리어를 구비한 금속박(118)은, 캐리어(112) 상에 중간층(114), 박리층(115) 및 금속층(116)을 순서대로 구비한다. 또한, 디바이스층(120)은, 배선층(120a), 전자 소자(120b) 및 몰드층(120c)을 포함한다. 이어서, 준비한 적층 시트(110)의 디바이스층(120) 측으로부터, 절삭 블레이드 B를 사용하여 캐리어를 구비한 금속박(118)에 도달하는 커팅을 내고, 디바이스층(120)에 있어서의 커팅으로부터 외측의 외연 부분을 제거하여 연장 돌출 부분 E를 형성한다(도 5의 공정 (ii)). 그 후, 흡인 장치 S에 의해 디바이스층(120)을 고정한 상태에서, 형성된 연장 돌출 부분 E에 대하여 디바이스층(120)으로부터 캐리어(112)를 떼어놓는 방향으로 힘을 가한다(도 6의 공정 (iii)). 이렇게 해서, 캐리어(112) 및 중간층(114)을, 디바이스층(120)으로부터 박리층(115)의 위치에서 박리한다(도 6의 공정 (iv)).
이와 같이, 종래의 배선 기판의 제조 방법은, 디바이스층(120)의 외연 부분(예를 들어, 디바이스층(120)의 윤곽으로부터 0.2mm 이상 5mm 이하의 위치에서 외측 부분)을 제거하는 것이었다. 이 때문에, 가공 전의 디바이스층(120)이 노광 장치의 대응 사이즈와 일치하고 있어도(예를 들어, 직경 300mm의 원판상), 가공 후의 디바이스층(120)의 사이즈(예를 들어, 직경 295mm의 원판상)는 노광 장치의 대응 사이즈보다도 작은 것으로 되어 있었다. 따라서, 캐리어(112) 박리 후의 디바이스층(120)에 대하여 포토리소그래피 프로세스를 행하는 경우, 디바이스층(120)과 노광 장치의 사이즈의 차에 기인하여 얼라인먼트 마크의 어긋남이 발생하는 결과, 노광 전의 위치 정렬이 적절하게 행해지지 않을 우려가 있다. 따라서, 종래의 배선 기판의 제조 방법은, 캐리어 박리 후의 디바이스층에 대하여 포토리소그래피 프로세스를 고정밀도로 행하는 것이 곤란하다.
이에 비해, 본 발명의 방법은, 적층 시트(10)에 있어서의 캐리어(12), 중간층(14)(존재하는 경우), 박리층(15) 및 금속층(16)을 가공함으로써 가압 가능 노출부 P를 형성하기 위해서, 디바이스층(20)의 사이즈가 유지된다. 따라서, 캐리어(12)를 박리한 후의 디바이스층(20)에 대하여 얼라인먼트 마크에 기초하는 노광 전의 위치 정렬이 적절하게 행해지는 결과, 포토리소그래피 프로세스를 고정밀도로 실시할 수 있다. 게다가, 캐리어(12)의 박리 시는, 가압 가능 노출부 P에 대하여 적당한 힘을 가함으로써, 용이하게 캐리어(12)를 박리할 수 있기 때문에, 디바이스층(20)에 대한 대미지를 억제할 수 있다. 또한, 캐리어(12)의 박리 제거는 물리적인 박리에 의해 간편하게 행할 수 있기 때문에, 박리층을 용해하는 용액의 액침이나 레이저 조사 등의 공정을 수반하는 박리 방법을 채용하지 않아도 된다는 이점도 있다.
(4) 캐리어의 박리(임의 공정)
원하는 바에 따라, 캐리어를 구비한 금속박(18)의 외연 부분을 제거한 후, 캐리어(12) 및 중간층(14)(존재하는 경우)을 배선 기판(22)으로부터 박리층(15)의 위치에서 박리한다. 이때, 배선 기판(22)이 가압 가능 노출부 P를 가짐으로써, 용이하게 캐리어(12)를 박리하는 것이 가능하게 된다. 여기서, 도 4에는, 캐리어(12)를 박리하는 공정의 일 예가 도시된다. 도 4의 (i) 및 (ii)에 도시되는 바와 같이, 캐리어(12) 등의 박리는, 캐리어(12)를 고정한 상태에서, 디바이스층(20)의 가압 가능 노출부 P를 캐리어(12)로부터 디바이스층(20)을 떼어놓는 방향(도 4의 (i)의 화살표로 나타내는 방향)으로 힘을 가함으로써 행해지는 것이 바람직하다. 가압 가능 노출부 P에 대한 가압 방법은 특별히 한정되지는 않고, 손이나 치공구, 기계 등을 사용할 수 있다. 예를 들어, 압박 부재를 사용하여 가압 가능 노출부 P를 압박하는, 또는 훅 부재를 가압 가능 노출부 P에 걸려들게 하여, 캐리어(12)로부터 디바이스층(20)을 떼어놓는 방향으로 인장함으로써, 캐리어(12)를 박리할 수 있다.
이 박리 공정에서 캐리어가 단결정 실리콘 캐리어인 경우, 박리의 진전 방향에 유의하는 것이 바람직하다. 여기서, 캐리어를 구비한 금속박(18)의 캐리어(12)가 단결정 실리콘 캐리어인 경우에 있어서의, 캐리어(12)의 박리 공정을 도 7a, 7b, 8a 및 8b에 각각 도시한다. 도 7a 내지 8b에 도시되는 공정에서는, 캐리어(12)가 단결정 실리콘 캐리어인 캐리어를 구비한 금속박(18)을 준비하고(도 7a의 (i) 및 도 8a의 (i)), 캐리어를 구비한 금속박(18)의 금속층(16) 상에 디바이스층(20)을 형성한 후(도 7a의 (ii) 및 도 8a의 (ii)), 캐리어(12)의 박리를 행한다(도 7b의 (iii) 및 (iv) 그리고 도 8b의 (iii) 및 (iv)).
도 7b의 (iii) 및 (iv)에 도시하는 바와 같이, 외부 응력 ST가 진전하는 방향과 벽개 방위 CL이 일치하는 방향으로 박리를 한 경우, 최초의 박리에 의한 외부 응력 ST가 가해진 점을 기점으로 하여, 벽개 방위 CL을 따라 크랙 CR이 발생하는 등, 실리콘 캐리어가 파괴되어 버릴 가능성이 있다. 이러한 실리콘 캐리어의 벽개에 의한 파괴를 억제하기 위해서, 캐리어(12)가 단결정 실리콘 캐리어일 때는, 도 8b의 (iii) 및 (iv)에 도시하는 바와 같이, 실리콘 캐리어 상의 x축(도면 중의 좌우 방향) 및 y축(도면 중의 상하 방향)의 벽개 방위 CL의 어느 방향과도 불일치가 되도록, 외부 응력 ST를 가하여 캐리어(12)의 박리를 행하는 것이 바람직하다.
보다 구체적으로 설명한다. 도 7a의 (i) 및 도 8의 (i)에 도시하는 바와 같이, 캐리어(12)의 중심으로부터 노치 N까지의 반직선 L을 기점으로 하여, 우회전(시계 방향)으로 각도 θ를 규정하면, θ=0°, 90°, 180° 및 270°가 벽개 방위 CL에 해당한다. 이 때문에, 박리에 의한 외부 응력 ST의 진전 방향 θr에 대해서는, 도 8b의 (iii)에 도시하는 바와 같이, θr이 1°<θr<89°의 범위 내가 되도록, 외부 응력 ST의 진전 방향을 유지하면서 박리를 행하는 것이 바람직하고, 5°<θr<85°의 범위 내로 하는 것이 보다 바람직하다. 이러한 θr의 범위를 만족시키는 박리 방법에 의해 실리콘 웨이퍼로 구성되는 캐리어(12)의 파괴 억제가 가능하게 된다. 이 박리 시의 특히 바람직한 θr의 범위는, 반직선 L을 기점으로 하여 우회전으로 θr=45±5°, 135±5°, 225±5° 및 315±5°이다. 이들의 각도는 실리콘 웨이퍼의 결정 방위 <100> 방향으로 가장 웨이퍼가 벽개하기 어렵기 때문에, 이들의 각도로 외부 응력을 진전시킴으로써, 웨이퍼의 파괴를 효과적으로 억제하면서 캐리어의 제거를 행하는 것이 가능하게 된다. 또한, 외부 응력 ST의 진전 방향 θr을 상기 각도로 하기 위해, 가압 가능 노출부 P를 θr=45±10°, 135±10°, 225±10° 및/또는 315±10°로 형성한 후에, 캐리어(12)의 박리를 행하는 것이 바람직하다.
가압 가능 노출부 P가 적어도 2군데 형성되는 경우, 캐리어(12)의 박리는, 상기 적어도 2군데의 가압 가능 노출부 P를 캐리어(12)로부터 디바이스층(20)을 떼어놓는 방향으로 힘을 가함으로써 행해지는 것이 바람직하다. 이렇게 함으로써, 가압 가능 노출부 P가 1군데만인 경우에 비하여, 가압 가능 노출부 P에 가해지는 힘을 분산시킬 수 있고, 결과적으로 디바이스층(20)의 대미지를 보다 한층 효과적으로 억제하는 것이 가능하게 된다. 이 효과를 더 높이기 위해서, 캐리어(12)의 박리는, 디바이스층(20)을 캐리어(12)에 의해 규정되는 면(캐리어면)에 대하여 수직 방향으로 떼어놓는 방향으로 힘을 가함으로써 행해지는 것이 바람직하다.
전형적으로는, 디바이스층(20)의 탄성률이 캐리어(12)의 탄성률보다도 낮은 것일 수 있다. 예를 들어, 디바이스층(20)의 탄성률이 캐리어(12)의 탄성률의 1배 미만, 보다전형적으로는 0.7배 미만, 보다 바람직하게는 0.5배 미만이다. 이 양태의 예로서는, 디바이스층(20)(예를 들어 몰드층(20c))이 수지를 포함하는 경우를 들 수 있다. 이 경우, 캐리어(12) 등을 박리하기 전에, 디바이스층(20)의 금속층(16)과 반대 측의 면, 및/또는 노출된 디바이스층(20)의 단부에 보강재를 맞닿게 하는 것이 바람직하다. 이렇게 함으로써, 캐리어(12)의 박리를 보다 원활하게 행할 수 있고, 또한, 캐리어(12) 박리 시의 디바이스층(20)에 대한 대미지를 보다 한층 저감할 수 있다. 보강재의 맞닿음은, 디바이스층(20)에 보강재를 접착(예를 들어 접착제나 점착 테이프를 사용한 접착)시킴으로써 행해져도 되고, 접착제 등을 사용하지 않고 디바이스층(20)에 보강재를 단순히 밀착시킴으로써 행해져도 된다. 보강재는 금속, 고무(예를 들어 실리콘 고무), 수지(예를 들어 에폭시 수지), 또는 그것들의 조합으로 구성되는 것이 바람직하다. 디바이스층(20)의 금속층(16)과 반대 측의 면에 보강재를 맞닿게 하는 경우, 당해 면 전체를 보강재(예를 들어 실리콘 고무와 같은 강성을 갖지 않는 보강재)에 맞닿게 해도 되고, 평면에서 본 경우에 적어도 배선층(20a) 및 전자 소자(20b)가 덮이도록 상기 면의 일부를 보강재(예를 들어 금속판과 같은 강성을 갖는 보강재)에 맞닿게 해도 된다.
또는, 디바이스층(20)의 탄성률이 캐리어(12)의 탄성률보다도 높은 것이어도 된다. 예를 들어, 디바이스층(20)의 탄성률이 캐리어(12)의 탄성률의 1배 초과, 보다 전형적으로는 2배 초과, 보다 바람직하게는 4배 초과이다. 이 양태의 예로서는, 디바이스층(20)(예를 들어 몰드층(20c))이 세라믹스를 포함하는 경우를 들 수 있다. 이 경우, 상술한 보강재를 디바이스층(20)에 맞닿게 하지 않고 캐리어(12)의 박리를 바람직하게 행할 수 있다. 단, 본 양태에 있어서도, 보강재를 디바이스층(20)에 맞닿게 한 후에, 캐리어(12)를 박리해도 되는 것은 말할 필요도 없다.
(5) 금속층의 제거(임의 공정)
원하는 바에 따라, 캐리어(12)의 박리 후에 노출된 금속층(16)을 에칭에 의해 제거한다. 이렇게 함으로써 매립 배선이 노출되기 때문에, 그 위에 포토리소그래피 프로세스에 의한 더한층의 회로를 형성하는데 보다 적합한 것이 된다. 금속층(16)의 에칭은 공지된 방법에 기초하여 행하면 되고, 특별히 한정되지는 않는다.
배선 기판 재료
본 발명의 바람직한 양태에 의하면, 캐리어를 구비한 금속박(18)과, 캐리어를 구비한 금속박(18) 상에 마련한 디바이스층(20)을 구비한, 배선 기판(22)(배선 기판 재료)이 제공된다. 이 배선 기판(22)은, 평면에서 본 경우에 디바이스층(20)의 윤곽보다도 내측을 통과하는 적어도 1개의 선을 따라, 캐리어를 구비한 금속박(18)의 외연 부분이 적어도 1군데 결락되어 있다(도 1b의 (iii) 참조). 이에 의해, 배선 기판(22)은, 디바이스층(20)의 캐리어를 구비한 금속박(18) 측의 표면의 일부가 노출되고, 캐리어(12)(및 존재하는 경우에는 중간층(14))의 박리를 촉진하기 위한 가압 가능 노출부 P를 이루고 있다(도 1a의 (iii) 참조). 이러한 배선 기판(22)에 의하면, 캐리어(12)(및 존재하는 경우에는 중간층(14))의 박리 시의 디바이스층(20)에 대한 대미지를 억제할 수 있고, 또한, 박리 후의 디바이스층(20)에 대하여 포토리소그래피 프로세스를 고정밀도로 실시할 수 있다.
배선 기판(22)(배선 기판 재료)은, 모든 방법에 의해 제조된 것이어도 된다. 전형적으로는, 배선 기판(22)은, 상술한 배선 기판의 제조 방법에 있어서, 디바이스층(20)에 가압 가능 노출부 P를 형성한 후이고, 또한, 캐리어(12)를 박리하기 전의 적층 시트(10)에 상당하는 것이다. 따라서, 배선 기판(22)은, 예를 들어 도 1a의 (iii) 및 도 1b의 (iii)에 도시되는 바와 같은 구성을 채용할 수 있다. 배선 기판(22)에 포함되는 디바이스층(20)에 대해서는 전술한 바와 같다.
캐리어를 구비한 금속박
도 1a를 참조하면서 전술한 바와 같이, 본 발명의 방법에 있어서 원하는 바에 따라 사용되는 캐리어를 구비한 금속박(18)은, 캐리어(12), 원하는 바에 따라 중간층(14), 박리층(15) 및 금속층(16)을 순서대로 구비한다.
상술한 바와 같이, 캐리어(12)의 재질은 유리, 세라믹스, 실리콘, 수지 및 금속의 어느 것이어도 된다. 바람직하게는, 캐리어(12)는 유리, 단결정 실리콘, 다결정 실리콘 또는 세라믹스로 구성된다. 캐리어(12)의 형태는 시트, 필름 및 판의 어느 것이어도 된다. 또한, 캐리어(12)는 이들 시트, 필름 및 판 등이 적층된 것이어도 된다. 예를 들어, 캐리어(12)는 유리판, 세라믹스판, 실리콘 웨이퍼, 금속판 등과 같은 강성을 갖는 지지체로서 기능할 수 있는 것이어도 되고, 금속박이나 수지 필름 등과 같은 강성을 갖지 않는 형태여도 된다. 캐리어(12)를 구성하는 금속의 바람직한 예로서는, 구리, 티타늄, 니켈, 스테인레스 스틸, 알루미늄 등을 들 수 있다. 세라믹스의 바람직한 예로서는, 알루미나, 지르코니아, 질화규소, 질화알루미늄, 그 밖의 각종 파인 세라믹스 등을 들 수 있다. 수지의 바람직한 예로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리아미드, 폴리이미드, 나일론, 액정 폴리머, 폴리에테르에테르케톤(PEEK(등록 상표)), 폴리아미드이미드, 폴리에테르술폰, 폴리페닐렌술피드, 폴리테트라플루오로에틸렌(PTFE), 에틸렌테트라플루오로에틸렌(ETFE) 등을 들 수 있다. 보다 바람직하게는, 전자 소자를 탑재할 때의 가열에 수반하는 코어리스 지지체의 휨 방지의 관점에서, 열팽창 계수(CTE)가 25ppm/K 미만(전형적으로는 1.0ppm/K 이상 23ppm/K 이하)의 재료이고, 그러한 재료의 예로서는, 상술한 바와 같은 각종 수지(특히 폴리이미드, 액정 폴리머 등의 저열팽창 수지), 유리, 단결정 실리콘, 다결정 실리콘 및 세라믹스 등을 들 수 있다. 또한, 핸들링성이나 칩 실장 시의 평탄성 확보의 관점에서, 캐리어(12)는 비커스 경도가 100HV 이상인 것이 바람직하고, 보다 바람직하게는 150HV 이상 2500HV 이하이다. 이들의 특성을 만족시키는 재료로서, 캐리어(12)는 유리, 실리콘 또는 세라믹스로 구성되는 것이 바람직하고, 보다 바람직하게는 유리 또는 세라믹스로 구성되고, 특히 바람직하게는 유리로 구성된다. 유리로 구성되는 캐리어(12)로서는, 예를 들어 유리판을 들 수 있다. 유리를 캐리어(12)로서 사용한 경우, 경량으로, 열팽창 계수가 낮고, 절연성이 높고, 강직으로 표면이 평탄하기 때문에, 금속층(16)의 표면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 캐리어(12)가 유리인 경우, 미세 회로 형성에 유리한 표면 평탄성(코플래너리티)을 갖고 있는 점, 배선 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내약품성을 갖고 있는 점, 캐리어를 구비한 금속박(18)으로부터 캐리어(12)를 박리할 때에 화학적 분리법을 채용할 수 있는 점 등의 이점이 있다. 캐리어(12)를 구성하는 유리의 바람직한 예로서는, 석영 유리, 붕규산 유리, 무알칼리 유리, 소다석회 유리, 알루미노실리케이트 유리, 및 그것들의 조합을 들 수 있고, 보다 바람직하게는 무알칼리 유리, 소다석회 유리, 및 그것들의 조합이고, 특히 바람직하게는 무알칼리 유리이다. 무알칼리 유리는, 이산화규소, 산화알루미늄, 산화붕소 및 산화칼슘이나 산화바륨 등의 알칼리 토류 금속 산화물을 주성분으로 하고, 또한 붕산을 함유하는, 알칼리 금속을 실질적으로 함유하지 않는 유리이다. 이 무알칼리 유리는, 0℃에서 350℃까지의 넓은 온도 대역에 있어서 열팽창 계수가 3ppm/K 이상 5ppm/K 이하의 범위에서 낮게 안정되어 있기 때문에, 가열을 수반하는 프로세스에 있어서의 유리의 휨을 최소한으로 할 수 있다는 이점이 있다. 캐리어(12)의 두께는 100㎛ 이상 2000㎛ 이하가 바람직하고, 보다 바람직하게는 300㎛ 이상 1800㎛ 이하, 더욱 바람직하게는 400㎛ 이상 1100㎛ 이하이다. 캐리어(12)가 이러한 범위 내의 두께이면, 핸들링에 지장을 초래하지 않는 적절한 강도를 확보하면서 배선의 박형화 및 전자 부품 탑재 시에 발생하는 휨의 저감을 실현할 수 있다.
원하는 바에 따라 마련되는 중간층(14)은, 1층 구성이어도 되고, 2층 이상의 구성이어도 된다. 중간층(14)이 2층 이상의 층으로 구성되는 경우에는, 중간층(14)은, 캐리어(12) 바로 위에 마련된 제1 중간층과, 박리층(15)에 인접하여 마련된 제2 중간층을 포함한다. 제1 중간층은, 캐리어(12)와의 밀착성을 확보하는 점에서, Ti, Cr, Al 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층인 것이 바람직하다. 제1 중간층은 순금속이어도 되고, 합금이어도 된다. 제1 중간층의 두께는 5nm 이상 500nm 이하인 것이 바람직하고, 보다 바람직하게는 10nm 이상 300nm 이하, 더욱 바람직하게는 18nm 이상 200nm 이하, 특히 바람직하게는 20nm 이상 100nm 이하이다. 제2 중간층은, 박리층(15)과의 박리 강도를 원하는 값으로 제어하는 점에서, Cu로 구성되는 층인 것이 바람직하다. 제2 중간층의 두께는 5nm 이상 500nm 이하인 것이 바람직하고, 보다 바람직하게는 10nm 이상 400nm 이하, 더욱 바람직하게는 15nm 이상 300nm 이하, 특히 바람직하게는 20nm 이상 200nm 이하이다. 제1 중간층과 제2 중간층 사이에는, 다른 개재층이 존재하고 있어도 되고, 개재층의 구성 재료의 예로서는, Ti, Cr, Mo, Mn, W 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속과 Cu의 합금 등을 들 수 있다. 한편, 중간층(14)이 1층 구성인 경우에는, 상술한 제1 중간층을 중간층으로서 그대로 채용해도 되고, 제1 중간층 및 제2 중간층을, 1층의 중간 합금층으로 치환해도 된다. 이 중간 합금층은 Ti, Cr, Mo, Mn, W, Al 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속의 함유량이 1.0at％ 이상이고, 또한, Cu 함유량이 30at％ 이상인 구리 합금으로 구성되는 것이 바람직하다. 중간 합금층의 두께는 5nm 이상 500nm 이하인 것이 바람직하고, 보다 바람직하게는 10nm 이상 400nm 이하, 더욱 바람직하게는 15nm 이상 300nm 이하, 특히 바람직하게는 20nm 이상 200nm 이하이다. 또한, 상술한 각 층의 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다. 중간층(14)을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 특별히 제한되는 것은 아니지만, 중간층(14)의 성막 후에 대기에 폭로되는 경우, 거기에 기인하여 혼입되는 산소의 존재는 허용된다. 중간층(14)은, 어떠한 방법으로 제조된 것이어도 되지만, 금속 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 구비할 수 있는 점에서 특히 바람직하다.
박리층(15)은, 캐리어(12) 및 존재하는 경우에는 중간층(14)의 박리를 가능 내지 용이하게 하는 층이다. 박리층(15)은, 유기 박리층 및 무기 박리층의 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는 Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, Mo의 적어도 1종 이상을 포함하는 금속 산화물 혹은 금속 산질화물, 또는 탄소 등을 들 수 있다. 이들 중에서도, 박리층(15)은 주로 하여 탄소를 포함하여 이루어지는 층인 것이 박리 용이성이나 막 형성성의 점 등에서 바람직하고, 보다 바람직하게는 주로 탄소 또는 탄화수소로 이루어지는 층이고, 더욱 바람직하게는 경질 탄소막인 아몰퍼스 카본으로 이루어지는 층이다. 이 경우, 박리층(15)(즉 탄소 함유층)은 XPS에 의해 측정되는 탄소 농도가 60원자％ 이상인 것이 바람직하고, 보다 바람직하게는 70원자％ 이상, 더욱 바람직하게는 80원자％ 이상, 특히 바람직하게는 85원자％ 이상이다. 탄소 농도의 상한값은 특별히 한정되지는 않고 100원자％여도 되지만, 98원자％ 이하가 현실적이다. 박리층(15)은 불가피 불순물(예를 들어 분위기 등의 주위 환경에서 유래되는 산소, 탄소, 수소 등)을 포함할 수 있다. 또한, 박리층(15)에는 후에 적층되는 금속층(16) 등의 성막 방법에 기인하여, 박리층(15)으로서 함유된 금속 이외의 종류의 금속 원자가 혼입될 수 있다. 박리층(15)으로서 탄소 함유층을 사용한 경우에는 캐리어와의 상호 확산성 및 반응성이 작고, 300℃를 초과하는 온도에서의 프레스 가공 등을 받아도, 금속층과 접합 계면 사이에서의 고온 가열에 의한 금속 결합의 형성을 방지하여, 캐리어의 박리 제거가 용이한 상태를 유지할 수 있다. 박리층(15)은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 박리층(15) 중의 과도한 불순물을 억제하는 점, 다른 층의 연속 생산성의 점 등에서 바람직하다. 박리층(15)으로서 탄소 함유층을 사용한 경우의 두께는 1nm 이상 20nm 이하가 바람직하고, 보다 바람직하게는 1nm 이상 10nm 이하이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
박리층(15)은, 금속 산화물층 및 탄소 함유층의 각각의 층을 포함하거나, 또는 금속 산화물 및 탄소의 양쪽을 포함하는 층이어도 된다. 특히, 캐리어를 구비한 금속박(18)이 중간층(14)을 포함하는 경우, 탄소 함유층이 캐리어(12)의 안정적인 박리에 기여함과 함께, 금속 산화물층이 중간층(14) 및 금속층(16)에서 유래되는 금속 원소의 가열에 수반하는 확산을 억제할 수 있고, 결과적으로 예를 들어 350℃ 이상이나 되는 고온에서 가열된 후에 있어서도, 안정된 박리성을 유지하는 것이 가능하게 된다. 금속 산화물층은 Cu, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, In, Sn, Zn, Ga, Mo 및 그것들의 조합으로 구성되는 금속의 산화물을 포함하는 층인 것이 바람직하다. 금속 산화물층은 금속 타깃을 사용하고, 산화성 분위기 하에서 스퍼터링을 행하는 반응성 스퍼터링법에 의해 형성된 층인 것이, 성막 시간의 조정에 의해 막 두께를 용이하게 제어 가능한 점에서 특히 바람직하다. 금속 산화물층의 두께는 0.1nm 이상 100nm 이하인 것이 바람직하다. 금속 산화물층의 두께의 상한값으로서는, 보다 바람직하게는 60nm 이하, 더욱 바람직하게는 30nm 이하, 특히 바람직하게는 10nm 이하이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다. 이때, 박리층(15)으로서 금속 산화물층 및 탄소층이 적층되는 순서는 특별히 한정되지는 않는다. 또한, 박리층(15)은, 금속 산화물층 및 탄소 함유층의 경계가 명료하게는 특정되지 않는 혼상(즉 금속 산화물 및 탄소의 양쪽을 포함하는 층)의 상태에서 존재하고 있어도 된다.
마찬가지로, 고온에서의 열처리 후에 있어서도 안정된 박리성을 유지하는 관점에서, 박리층(15)은, 금속층(16)에 인접하는 측의 면이 불화 처리면 및/또는 질화 처리면인 금속 함유층이어도 된다. 금속 함유층에는 불소의 함유량 및 질소의 함유량 합이 1.0 원자％ 이상인 영역(이하, 「(F+N) 영역」이라고 칭함)이 10nm 이상의 두께에 걸쳐 존재하는 것이 바람직하고, (F+N) 영역은 금속 함유층의 금속층(16) 측에 존재하는 것이 바람직하다. (F+N) 영역의 두께(SiO2 환산)는, XPS를 사용하여 캐리어를 구비한 금속박(18)의 깊이 방향 원소 분석을 행함으로써 특정되는 값으로 한다. 불화 처리면 내지 질화 처리면은, 반응성 이온 에칭(RIE: Reactive ion etching), 또는 반응성 스퍼터링법에 의해 바람직하게 형성할 수 있다. 한편, 금속 함유층에 포함되는 금속 원소는, 음의 표준 전극 전위를 갖는 것이 바람직하다. 금속 함유층에 포함되는 금속 원소의 바람직한 예로서는, Cu, Ag, Sn, Zn, Ti, Al, Nb, Zr, W, Ta, Mo 및 그것들의 조합(예를 들어 합금이나 금속간 화합물)을 들 수 있다. 금속 함유층에 있어서의 금속 원소의 함유율은 50원자％ 이상 100원자％ 이하인 것이 바람직하다. 금속 함유층은 1층으로 구성되는 단층이어도 되고, 2층 이상으로 구성되는 다층이어도 된다. 금속 함유층 전체의 두께는, 10nm 이상 1000nm 이하인 것이 바람직하고, 보다 바람직하게는 30nm 이상 500nm 이하, 더욱 바람직하게는 50nm 이상 400nm 이하, 특히 바람직하게는 100nm 이상 300nm 이하이다. 금속 함유층 자체의 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
혹은, 박리층(15)은, 탄소층 등 대신에, 금속 산질화물 함유층이어도 된다. 금속 산질화물 함유층의 캐리어(12)와 반대 측(즉 금속층(16) 측)의 표면은, TaON, NiON, TiON, NiWON 및 MoON으로 이루어지는 군에서 선택되는 적어도 1종의 금속 산질화물을 포함하는 것이 바람직하다. 또한, 캐리어(12)와 금속층(16)의 밀착성을 확보하는 점에서, 금속 산질화물 함유층의 캐리어(12) 측의 표면은 Cu, Ti, Ta, Cr, Ni, Al, Mo, Zn, W, TiN 및 TaN으로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 것이 바람직하다. 이렇게 함으로써, 금속층(16) 표면의 이물 입자수를 억제하여 회로 형성성을 향상시키고, 또한, 고온에서 장시간 가열된 후에 있어서도, 안정된 박리 강도를 유지하는 것이 가능하게 된다. 금속 산질화물 함유층의 두께는 5nm 이상 500nm 이하인 것이 바람직하고, 보다 바람직하게는 10nm 이상 400nm 이하, 더욱 바람직하게는 20nm 이상 200nm 이하, 특히 바람직하게는 30nm 이상 100nm 이하이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
금속층(16)은 금속으로 구성되는 층이다. 금속층(16)은, 1층 구성이어도 되고, 2층 이상의 구성이어도 된다. 금속층(16)이 2층 이상의 층으로 구성되는 경우에는, 금속층(16)은, 박리층(15)의 캐리어(12)와 반대의 면측에, 제1 금속층으로부터 제m 금속층(m은 2 이상의 정수)까지의 각 금속층이 순서대로 적층한 구성으로 할 수 있다. 금속층(16) 전체의 두께는 1nm 이상 2000nm 이하인 것이 바람직하고, 바람직하게는 100nm 이상 1500nm 이하, 보다 바람직하게는 200nm 이상 1000nm 이하, 더욱 바람직하게는 300nm 이상 800nm 이하, 특히 바람직하게는 350nm 이상 500nm 이하이다. 금속층(16)의 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다. 이하, 금속층(16)이 제1 금속층 및 제2 금속층의 2층으로 구성되는 예에 대하여 설명한다.
제1 금속층은, 캐리어를 구비한 금속박(18)에 대하여 에칭 스토퍼 기능이나 반사 방지 기능 등의 원하는 기능을 부여하는 것인 것이 바람직하다. 제1 금속층을 구성하는 금속의 바람직한 예로서는, Ti, Al, Nb, Zr, Cr, W, Ta, Co, Ag, Ni, Mo 및 그것들의 조합을 들 수 있고, 보다 바람직하게는 Ti, Zr, Al, Cr, W, Ni, Mo 및 그것들의 조합, 더욱 바람직하게는 Ti, Al, Cr, Ni, Mo 및 그것들의 조합, 특히 바람직하게는 Ti, Mo 및 그것들의 조합이다. 이들의 원소는, 플래시 에칭액(예를 들어 구리 플래시 에칭액)에 대하여 용해되지 않는다고 하는 성질을 갖고, 그 결과, 플래시 에칭액에 대하여 우수한 내약품성을 나타낼 수 있다. 따라서, 제1 금속층은, 후술하는 제2 금속층보다도 플래시 에칭액에 의해 에칭되기 어려운 층이 되고, 그 때문에 에칭 스토퍼층으로서 기능할 수 있다. 또한, 제1 금속층을 구성하는 상술한 금속은 광의 반사를 방지하는 기능도 갖기 때문에, 제1 금속층은, 화상 검사(예를 들어 자동 화상 검사(AOI))에 있어서 시인성을 향상시키기 위한 반사 방지층으로서도 기능할 수 있다. 제1 금속층은 순금속이어도 되고, 합금이어도 된다. 제1 금속층을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 상기 금속의 함유율의 상한은 특별히 한정되지는 않고, 100원자％여도 된다. 제1 금속층은 물리 기상 퇴적(PVD)법에 의해 형성된 층인 것이 바람직하고, 보다 바람직하게는 스퍼터링에 의해 형성된 층이다. 제1 금속층의 두께는, 1nm 이상 500nm 이하인 것이 바람직하고, 보다 바람직하게는 10nm 이상 400nm 이하, 더욱 바람직하게는 30nm 이상 300nm 이하, 특히 바람직하게는 50nm 이상 200nm 이하이다.
제2 금속층을 구성하는 금속의 바람직한 예로서는, 제4족, 제5족, 제6족, 제9족, 제10족 및 제11족의 전이 원소, Al, 그리고 그것들의 조합(예를 들어 합금이나 금속간 화합물)을 들 수 있고, 보다 바람직하게는 제4족 및 제11족의 전이 원소, Al, Nb, Co, Ni, Mo, 그리고 그것들의 조합, 더욱 바람직하게는 제11족의 전이 원소, Ti, Al, Mo, 및 그것들의 조합, 특히 바람직하게는 Cu, Ti, Mo, 및 그것들의 조합, 가장 바람직하게는 Cu이다. 제2 금속층은, 어떠한 방법으로 제조된 것이어도 되고, 예를 들어 무전해 금속 도금법 및 전해 금속 도금법 등의 습식 성막법, 스퍼터링 및 진공 증착 등의 물리 기상 퇴적(PVD)법, 화학 기상 성막, 또는 그것들의 조합에 의해 형성한 금속박이면 된다. 특히 바람직한 제2 금속층은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 스퍼터링법이나 진공 증착 등의 물리 기상 퇴적(PVD)법에 의해 형성된 금속층이고, 가장 바람직하게는 스퍼터링법에 의해 제조된 금속층이다. 또한, 제2 금속층은, 무조화의 금속층인 것이 바람직하지만, 배선 패턴 형성에 지장을 초래하지 않는 한 예비적 조화나 소프트 에칭 처리나 세정 처리, 산화 환원 처리에 의해 이차적인 조화가 발생한 것이어도 된다. 파인 피치화에 대응하는 관점에서, 제2 금속층의 두께는 10nm 이상 1000nm 이하인 것이 바람직하고, 보다 바람직하게는 20nm 이상 900nm 이하, 더욱 바람직하게는 30nm 이상 700nm 이하, 더욱 보다 바람직하게는 50nm 이상 600nm 이하, 특히 바람직하게는 70nm 이상 500nm 이하, 가장 바람직하게는 100nm 이상 400nm 이하이다. 이러한 범위 내의 두께의 금속층은 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트상이나 롤상에서의 생산성의 관점에서 바람직하다.
금속층(16)이 1층 구성인 경우에는, 상술한 제2 금속층을 금속층(16)으로서 그대로 채용하는 것이 바람직하다. 한편, 금속층(16)이 n층(n은 3 이상의 정수) 구성인 경우에는, 금속층(16)의 제1 금속층으로부터 제(n-1) 금속층까지를 상술한 제1 금속층의 구성으로 하는 것이 바람직하고, 금속층(16)의 최외층, 즉 제n 금속층을 상술한 제2 금속층의 구성으로 하는 것이 바람직하다.
금속층(16), 원하는 바에 따라 중간층(14) 및 원하는 바에 따라 박리층(15)(즉 적어도 금속층(16), 예를 들어 금속층(16) 및 중간층(14))이, 캐리어(12)의 단부면에까지 연장 돌출됨으로써, 당해 단부면이 피복되는 것이 바람직하다. 즉, 캐리어(12)의 표면뿐만 아니라 단부면도 적어도 금속층(16)으로 피복되어 있는 것이 바람직하다. 단부면도 피복함으로써, 배선 기판의 제조 공정에 있어서의 캐리어(12)에 대한 약액의 침입을 방지할 수 있는 것 이외, 캐리어를 구비한 금속박(18) 또는 적층 시트(10)를 핸들링할 때의 측단부에 있어서의 박리에 의한 칩핑, 즉 박리층(15) 상의 피막(즉 금속층(16))의 결락을 강고하게 방지시킬 수 있다. 캐리어(12)의 단부면에 있어서의 피복 영역은, 캐리어(12)의 표면으로부터 두께 방향(즉 캐리어 표면에 대하여 수직인 방향)을 향하고, 바람직하게는 0.1mm 이상의 영역, 보다 바람직하게는 0.2mm 이상의 영역, 더욱 바람직하게는 캐리어(12)의 단부면 전역에 걸친 것으로 한다.

Claims (18)

  1. 배선 기판의 제조 방법이며,
    캐리어 상에 박리층, 금속층 및 디바이스층을 순서대로 구비한 적층 시트를 준비하는 공정과,
    평면에서 본 경우에 상기 디바이스층의 윤곽보다도 내측을 통하여 그 양단이 상기 적층 시트의 단부에 달하도록, 또한, 단면에서 본 경우에 상기 캐리어, 상기 박리층 및 상기 금속층을 관통하도록, 상기 적층 시트의 상기 캐리어 측의 표면으로부터 커팅 선을 넣는 공정과,
    상기 캐리어, 상기 박리층 및 상기 금속층에 있어서의, 상기 커팅 선으로부터 외측의 외연 부분을 제거하고, 그에 따라 상기 디바이스층의 상기 금속층 측의 표면의 일부를 노출시켜서 상기 캐리어의 박리를 촉진하기 위한 가압 가능 노출부로 하는 공정을
    포함하는, 방법.
  2. 제1항에 있어서, 상기 적층 시트가, 평면에서 본 경우에 상기 금속층이 상기 디바이스층의 단부로부터 비어져 나온 연장 돌출 부분을 갖고 있고,
    상기 방법이, 상기 커팅 선을 넣기 전에, 상기 연장 돌출 부분에 있어서 상기 금속층을 상기 디바이스층의 윤곽을 따라 미리 절단해 두는 공정을 더 포함하는, 방법.
  3. 제1항 또는 제2항에 있어서, 상기 외연 부분의 제거 후, 상기 캐리어를 상기 적층 시트로부터 상기 박리층의 위치에서 박리하는 공정을 더 포함하는, 방법.
  4. 제3항에 있어서, 상기 캐리어의 박리가, 상기 캐리어를 고정한 상태에서, 상기 디바이스층의 상기 가압 가능 노출부를 상기 캐리어로부터 상기 디바이스층을 떼어놓는 방향으로 힘을 가하는 것을 포함하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 커팅 선이, 평면에서 본 경우에 상기 디바이스층의 윤곽으로부터 0.5mm 이상 30.0mm 이하 내측의 영역을 통과하도록 마련되는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 가압 가능 노출부가, 다각 형상 또는 원호 형상을 갖도록, 상기 커팅 선이 마련되는, 방법.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 커팅 선이 적어도 2군데 마련됨으로써, 상기 가압 가능 노출부가 적어도 2군데 형성되고,
    상기 캐리어의 박리가, 상기 적어도 2군데의 가압 가능 노출부를 상기 캐리어로부터 상기 디바이스층을 떼어놓는 방향으로 힘을 가함으로써 행해지는, 방법.
  8. 제7항에 있어서, 상기 캐리어의 박리가, 상기 디바이스층을 상기 캐리어에 의해 규정되는 면에 대하여, 수직 방향으로 떼어놓는 방향으로 힘을 가함으로써 행해지는, 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 디바이스층이 배선층, 상기 배선층 상에 마련된 전자 소자, 그리고 상기 배선층 및 상기 전자 소자를 포위하는 몰드층을 포함하고,
    상기 커팅 선이, 평면에서 본 경우에, 상기 배선층 및 상기 전자 소자를 가로지르지 않고, 상기 몰드층을 가로지르도록 마련되는, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 디바이스층의 탄성률이 상기 캐리어의 탄성률보다도 낮은, 방법.
  11. 제10항에 있어서, 상기 디바이스층이 수지를 포함하는, 방법.
  12. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 디바이스층의 탄성률이 상기 캐리어의 탄성률보다도 높은, 방법.
  13. 제12항에 있어서, 상기 디바이스층이 세라믹스를 포함하는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 캐리어가 유리 캐리어인, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 캐리어가 직경 100mm 이상의 원판상, 또는 짧은 변이 100mm 이상의 직사각 형상인, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 적층 시트의 준비가,
    캐리어 상에 박리층 및 금속층을 구비한 캐리어를 구비한 금속박을 준비하는 공정과,
    상기 금속층의 표면에 제1 배선층을 형성하는 공정과,
    상기 제1 배선층을 기초로 하여 상기 디바이스층을 구축하는 공정을
    포함하는, 방법.
  17. 제3항 내지 제16항 중 어느 한 항에 있어서, 상기 캐리어의 박리 후에 노출된 상기 금속층을 에칭에 의해 제거하는 공정을 더 포함하는, 방법.
  18. 캐리어 상에 박리층, 금속층 및 디바이스층을 순서대로 구비한, 배선 기판 재료이며,
    평면에서 본 경우에 상기 디바이스층의 윤곽보다도 내측을 통과하는 적어도 1개의 선을 따라, 상기 캐리어, 상기 박리층 및 상기 금속층의 외연 부분이 적어도 1군데 결락되어 있고, 그에 따라 상기 디바이스층의 상기 금속층 측의 표면의 일부가 노출되어 있는, 배선 기판 재료.
KR1020237018586A 2020-11-11 2021-08-06 배선 기판의 제조 방법 KR20230104908A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020187948 2020-11-11
JPJP-P-2020-187948 2020-11-11
PCT/JP2021/029415 WO2022102182A1 (ja) 2020-11-11 2021-08-06 配線基板の製造方法

Publications (1)

Publication Number Publication Date
KR20230104908A true KR20230104908A (ko) 2023-07-11

Family

ID=81601067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237018586A KR20230104908A (ko) 2020-11-11 2021-08-06 배선 기판의 제조 방법

Country Status (7)

Country Link
US (1) US20230420270A1 (ko)
EP (1) EP4246565A4 (ko)
JP (1) JP7212210B2 (ko)
KR (1) KR20230104908A (ko)
CN (1) CN116636316A (ko)
TW (1) TWI825464B (ko)
WO (1) WO2022102182A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024053565A1 (ja) * 2022-09-05 2024-03-14 三井金属鉱業株式会社 配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP2020027888A (ja) 2018-08-13 2020-02-20 株式会社ディスコ キャリア板の除去方法
JP2020119952A (ja) 2019-01-22 2020-08-06 株式会社ディスコ キャリア板の除去方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2083072C (en) * 1991-11-21 1998-02-03 Shinichi Hasegawa Method for manufacturing polyimide multilayer wiring substrate
JP5473838B2 (ja) * 2010-03-30 2014-04-16 日本電解株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
JP2014072440A (ja) * 2012-09-28 2014-04-21 Nitto Denko Corp 半導体装置の製造方法、及び、接着シート
KR101460034B1 (ko) * 2013-03-27 2014-11-11 주식회사 심텍 캐리어 기판을 이용하는 박형 인쇄회로기판의 제조 방법
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
KR102179806B1 (ko) * 2016-10-06 2020-11-17 미쓰이금속광업주식회사 다층 배선판의 제조 방법
TWI745494B (zh) * 2016-11-28 2021-11-11 日商三井金屬鑛業股份有限公司 多層配線板之製造方法
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2017150284A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
WO2017150283A1 (ja) 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
JP2020027888A (ja) 2018-08-13 2020-02-20 株式会社ディスコ キャリア板の除去方法
JP2020119952A (ja) 2019-01-22 2020-08-06 株式会社ディスコ キャリア板の除去方法

Also Published As

Publication number Publication date
TW202218892A (zh) 2022-05-16
CN116636316A (zh) 2023-08-22
WO2022102182A1 (ja) 2022-05-19
JP7212210B2 (ja) 2023-01-24
US20230420270A1 (en) 2023-12-28
EP4246565A1 (en) 2023-09-20
JPWO2022102182A1 (ko) 2022-05-19
EP4246565A4 (en) 2024-05-08
TWI825464B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
KR102426429B1 (ko) 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
KR102550963B1 (ko) 캐리어를 구비한 구리박, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
KR102493697B1 (ko) 다층 배선판의 제조 방법
US11527415B2 (en) Multilayer circuit board manufacturing method
KR102380411B1 (ko) 유리 캐리어를 구비하는 구리박 및 그 제조 방법
KR102386554B1 (ko) 유리 캐리어를 구비하는 구리박 및 그 제조 방법
KR20230104908A (ko) 배선 기판의 제조 방법
US20240080990A1 (en) Wiring substrate, method of trimming same, and multi-layered wiring board
TWI817577B (zh) 配線基板之製造方法
EP4318567A1 (en) Multilayer substrate manufacturing method and wiring substrate
CN117652212A (zh) 布线基板的制造方法
WO2024053565A1 (ja) 配線基板の製造方法
KR20210093849A (ko) 캐리어를 구비한 금속박 및 그것을 사용한 밀리미터파 안테나 기판의 제조 방법
CN110447313B (zh) 布线板的制造方法
JP7427846B1 (ja) キャリア付金属箔
TWI759745B (zh) 附載體金屬箔以及其使用方法及製造方法