JP2558840B2 - モールドダイオードおよびその製造方法 - Google Patents

モールドダイオードおよびその製造方法

Info

Publication number
JP2558840B2
JP2558840B2 JP63237790A JP23779088A JP2558840B2 JP 2558840 B2 JP2558840 B2 JP 2558840B2 JP 63237790 A JP63237790 A JP 63237790A JP 23779088 A JP23779088 A JP 23779088A JP 2558840 B2 JP2558840 B2 JP 2558840B2
Authority
JP
Japan
Prior art keywords
diode
pellet
mold
resin
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63237790A
Other languages
English (en)
Other versions
JPH0286150A (ja
Inventor
睦生 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Nippon Electric Co Ltd
Original Assignee
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Nippon Electric Co Ltd filed Critical Kansai Nippon Electric Co Ltd
Priority to JP63237790A priority Critical patent/JP2558840B2/ja
Publication of JPH0286150A publication Critical patent/JPH0286150A/ja
Application granted granted Critical
Publication of JP2558840B2 publication Critical patent/JP2558840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はモールドダイオードの構造及び、その製造方
法に関するものである。
従来の技術 従来、モールドダイオードは第３図に示すように、ダ
イオードの特性を出すペレット20,ペレットの電気的特
性を外部に導き出すリード21a,21b,ペレット20とリード
21bを電気的に接合するワイヤ22、これらを固定し、外
観を形成するモールド樹脂23から形成されていた。
製造工程では、第４図に示すようにモールド成形工程
で、ペレット20をマウントし、ワイヤ22で接続したリー
ドフレームをモールド金型（図示せず）内に配置してお
いて、モールド金型内にモールド樹脂23を供給してモー
ルド成形後、モールド樹脂23とリードフレームの不要部
分を切断除去していた。
発明が解決しようとする課題 しかしながら、この場合、モールド樹脂23が、ペレッ
ト20とリードフレーム21a,21b,ワイヤ22の全てを覆うた
め、外形寸法の小型化がしにくい構造であり、一方、製
造工程においてはモールド成形時のモールド樹脂のカス
24およびリードフレームの切断後のくず25が発生するも
のであった。
課題を解決するための手段 そこで、本発明は、裏表の両面に電極をつけたペレッ
トをモールド樹脂で覆い、樹脂の外部に出たペレットの
電極に外部電極を電気的に接合させ、リードフレーム，
ワイヤを用いない構造にした。
また、製造方法において、（ａ）ウェハー内に多数の
ダイオードを形成するウェハー製造工程と、（ｂ）前記
ウェハーを個々のダイオードペレットに分割するペレッ
ト分割工程と、（ｃ）各ペレット間にモールド樹脂を流
し込むモールド成形工程と、（ｄ）ペレットの電極をモ
ールド樹脂の表面に出すモールド研磨工程と、（ｅ）各
ダイオードの電化的特性を検査測定する検測工程と、
（ｆ）モールド樹脂を分割し、個々のモールドダイオー
ドに分ける分割工程と、（ｇ）個々のモールドダイオー
ドに外部電極を取付ける工程とを含むことを特徴とす
る。
作用 上記の構造にすることにより、モールドダイオードの
外形寸法をさらに小さく1mm以下にすることができ、リ
ードフレームのカットくずが発生せず、モールド樹脂の
ムダの少ない製造方法により製造することができる。
実施例 次に本発明について、図面に従って説明する。
第１図（ａ）は、この発明の一実施例のモールドダイ
オードの断面図である。図において1aはダイオードペレ
ット、1b,1bはペレットにつけられたペレット電極であ
り、ペレット1a及びペレット電極1b,1bの周囲はモール
ド樹脂２で覆われている。外部電極３は、モールド樹脂
２にはめ込まれ、ペレット電極1b,1bと電気的接合をと
る様になっている。
第２図（ａ）〜（ｇ）は上記モールドダイオードの製
造方法の実施例である。第２図（ａ）はウェハー製造工
程で、ウェハー５にペレット電極6,6をウェハー５の裏
表の両面に、各ダイオード素子に対応して付けた構造で
ある。第２図（ｂ）は、前記ウェハー５を貼付テープ７
に貼付けた後、各ダイオードペレット８に分割するペレ
ット分割工程であり、分割されたペレット８はペレット
間にモールド樹脂を流し込むために、貼付テープ７を引
伸ばして、等間隔のすき間をあけて整列している。第２
図（ｃ）はモールド成形工程で、前工程ですき間のあけ
られたペレット８の間にモールド樹脂９を流し込み固め
たものである。第２図（ｄ）はモールド研磨工程で、前
工程でペレット電極6,6の上面にムダについたモールド
樹脂９を研磨し、ペレット電極6,6をモールド樹脂９の
外部に出すものである。
第２図（ｅ）は各ダイオードペレット８の電気的特性
を検査，測定する工程で、前工程でムキ出しになったペ
レット電極6,6に検測ピン10a,10bを当て、特性を測定す
る。第２図（ｆ）はモールド分割工程で、各モールド素
子11毎に切り離す。第２図（ｇ）は電極取付け工程で、
前工程で分割されたダイオード素子11毎に外部電極12を
取り付ける。
実施例２ 第１図（ｂ）は、外部電極４をメッキにより付けた他
の実施例であり、その他は第１図（ａ）と同じである。
この実施例のモールドダイオードの製造方法は、第２
図（ａ）〜（ｅ）までは第１図（ａ）の実施例の場合と
同様であるが、この後、一方のペレット電極６を共通電
極に接続して他方のペレット電極６に外部電極４をメッ
キ形成し、さらに外部電極４を共通電極に接続して一方
のペレット電極６に外部電極４をメッキ形成して、モー
ルド樹脂９を分割して各モールド素子に分割する。
なお、第２図（ｅ）の検測工程を省略して、モールド
素子を形成後に検測工程を実施してもよい。
発明の効果 上述のように、本発明のモールドダイオードはリード
フレームやワイヤを使用しない構造としたことにより、
外形寸法の小型化がしやすく、1mm以下にすることがで
き、又製造方法においては、モールド樹脂のムダが発生
しなく、リードフレームのカットくずが発生しない方法
で製造できる効果がある。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明の異なる実施例のモール
ドダイオードの断面図、第２図（ａ）ないし（ｇ）は本
発明のモールドダイオード製造方法を示す各工程の断面
図である。 第３図は従来のモールドダイオードの断面図、第４図は
従来のモールドダイオードのモールド成形後の平面図で
ある。 1a……ダイオードペレット、 1b……ペレット電極、 ２……モールド樹脂、 3,4……外部電極、 ５……ウェハー、 ６……ペレット電極、 ７……貼付テープ、 ８……ダイオードペレット、 ９……モールド樹脂、 10a,10b……検測ピン、 11……モールド素子、 12……外部電極。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】裏表の両面に電極をつけたペレットをモー
    ルド樹脂でおおい、樹脂の外部に出たペレットの電極に
    外部電極を電気的に接合させて取り付けたモールドダイ
    オード。
  2. 【請求項２】ａ）ウェハー内に多数のダイオードを形成
    するウェハー製造工程と、 ｂ）前記ウェハーを個々のダイオードペレットに分割す
    るペレット分割工程と、 ｃ）各ペレット間にモールド樹脂を流し込むモールド成
    形工程と、 ｄ）ペレットの電極をモールド樹脂の表面に出すモール
    ド研磨工程と、 ｅ）各ダイオードの電気的特性を検査測定する検測工程
    と、 ｆ）モールド樹脂を分割し、個々のモールドダイオード
    に分ける分割工程と、 ｇ）個々のモールドダイオードに外部電極を取付ける工
    程とを含むことを特徴とするモールドダイオードの製造
    方法。
JP63237790A 1988-09-22 1988-09-22 モールドダイオードおよびその製造方法 Expired - Fee Related JP2558840B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63237790A JP2558840B2 (ja) 1988-09-22 1988-09-22 モールドダイオードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63237790A JP2558840B2 (ja) 1988-09-22 1988-09-22 モールドダイオードおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH0286150A JPH0286150A (ja) 1990-03-27
JP2558840B2 true JP2558840B2 (ja) 1996-11-27

Family

ID=17020470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237790A Expired - Fee Related JP2558840B2 (ja) 1988-09-22 1988-09-22 モールドダイオードおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2558840B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
JP2007036036A (ja) * 2005-07-28 2007-02-08 Sumitomo Wiring Syst Ltd 太陽電池モジュール用端子ボックス
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
JP5075890B2 (ja) 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4970388B2 (ja) * 2008-09-03 2012-07-04 株式会社東芝 半導体装置及び半導体装置の製造方法
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same

Also Published As

Publication number Publication date
JPH0286150A (ja) 1990-03-27

Similar Documents

Publication Publication Date Title
JP3169919B2 (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JP2696772B2 (ja) リードフレーム組立体とその加工方法
JP2558840B2 (ja) モールドダイオードおよびその製造方法
JPH0225057A (ja) 半導体装置の製造方法
JPH07221243A (ja) 半導体製造方法
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
CN111341672B (zh) 半导体封装方法及其封装结构
JP2000021906A (ja) 半導体チップの製造方法
JPS5866346A (ja) 半導体装置
JPS634945B2 (ja)
JPH08288427A (ja) 半導体装置
JPS607484Y2 (ja) 電子部品の樹脂モ−ルド装置
JP2003174121A (ja) 半導体装置
JPH07321276A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPS60170242A (ja) 半導体装置連結体
JPS6217383B2 (ja)
JPH0864743A (ja) リードフレームとこれを用いた半導体装置の製造方法
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JPH01184836A (ja) 半導体装置
JPS63237422A (ja) レジンモ−ルド半導体の製造方法
JPS59154032A (ja) 半導体装置の製造方法
JPH01141097A (ja) Ｉｃカード用モジュールの製造方法
KR930008864B1 (ko) 반도체 패키지 및 그 제조방법
JPS598354Y2 (ja) 半導体装置
JP2714002B2 (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees