JPS598354Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS598354Y2
JPS598354Y2 JP1979025325U JP2532579U JPS598354Y2 JP S598354 Y2 JPS598354 Y2 JP S598354Y2 JP 1979025325 U JP1979025325 U JP 1979025325U JP 2532579 U JP2532579 U JP 2532579U JP S598354 Y2 JPS598354 Y2 JP S598354Y2
Authority
JP
Japan
Prior art keywords
lead
resin material
mold
heat sink
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979025325U
Other languages
English (en)
Other versions
JPS55124849U (ja
Inventor
武 大原
Original Assignee
日本電気ホームエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気ホームエレクトロニクス株式会社 filed Critical 日本電気ホームエレクトロニクス株式会社
Priority to JP1979025325U priority Critical patent/JPS598354Y2/ja
Publication of JPS55124849U publication Critical patent/JPS55124849U/ja
Application granted granted Critical
Publication of JPS598354Y2 publication Critical patent/JPS598354Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本案は樹脂モールド形の半導体装置の改良に関するもの
である。
一般に、この種の半導体装置は例えば第１図〜第３図に
示すように、金属部材よりなる放熱板Ａにリード片ｂ１
〜ｂ７よりなるリードＢを、リード片ｂ１，ｂ７が放熱
板Ａの突出部Ｃによってがしめ固定され、かつリード片
ｂ２〜ｂ６が放熱板Ａの上面に離隔位置するように配設
すると共に、放熱板Ａのほぼ中央部に固定された半導体
素子Ｄの電極とリード片ｂ２〜ｂ６とを金属細管Ｅにて
接続？、然る後、半導体素子Ｄを含む主要部分を樹脂材
Ｆにてモールド被覆して構或されている。
ところで、放熱板Ａにおける主要部分の樹脂材Ｆによる
モールド被覆は例えば第４図に示すように、放熱板Ａに
おける半導体素子Ｄの非固定側が上部金型Ｇ１の上部内
壁面に密着されるようにリードＢを上部金型Ｇ及び下部
金型Ｇ２にて挾持し、この状態で、上部金型Ｇエ，下部
金型Ｇ２によって構或されるキャビテイに樹脂材Ｆを注
入することによって行われている。
しかし乍ら、リードＢは放熱板Ａ，半導体素子Ｄの主要
部分を樹脂材Ｆにてモールド被覆する際に、上部金型Ｇ
１，下部金型Ｇ２によって広い面積に亙って扶持される
のであるが、リードＢの肉厚がバラツキ易いこともあっ
て、常にリードＢを上部金型Ｇ１，下部金型Ｇ２に対し
て密着した状態に維持することは困難である。
例えば、リードＢの肉厚が小さい方に変動すると、リー
ドＢと上部金型Ｇｌ，下部金型Ｇ２との間には微小な隙
間が形或される。
特に、樹脂材がエポキシ樹脂のように流動性に優れたも
のにあってはその隙間が０．０２ｍｍもあれば、かかる
隙間よりリードＢに沿って流出して第５図に示すように
バリＨが形或される。
このバリＨは外観を損ない商品性を低下させるのみなら
ず、リードＢに半田処理する際にも大きな障害となるも
のである。
従って、従来においてはブラツシ法，サンドブラスト法
などを用いて除去されているのであるが、パリ除去の際
に、リードＢと樹脂材Ｆとの接触境界部分に剥離やクラ
ツクが生じたりして耐湿性が損なわれ易いという欠点が
ある。
また、特開昭５２−４２３７２号公報には樹脂モールド
に際し、上下金型で挾持され加圧されるリードフレーム
の所定位置に軟質金属片をあらかじめ配置しこれを加圧
圧潰して金型の密着性を良好にしてパリの発生を防止す
ることが開示されているが、この方法ではリードフレー
ムに軟質金属片を？着する必要があり、軟質金属片の取
付位置がずれると、金型キャビテイと軟質金属片までの
空間に新たなパリが形或されることになり、軟質金属片
の取付位置の精度を要し、作業性も悪い欠点があった。
本案はこのような点に鑑み、簡単な構或にて外装樹脂材
より露呈するリード部分への樹脂材によるパリの発生を
抑制しうる半導体装置を提供するもので、以下実施例に
ついて説明する。
第６図〜第７図において、１は熱伝導性良好なる金属部
材にて構或された放熱板であって、それの上面１ａにお
ける両端部には突出部が形或されている。
２は複数のリード片２〜２にて構戊されたリードであっ
て、リード片２，２７は放熱板１の上面１ａにおける両
端部に突出部によってかしめ固定されており、リード片
２２〜２６は放熱板１の上面１ａに離隔位置するように
配設されている。
そして、このリード２におけるリード片２〜２。
は中間部乃至遊端側の部分２、ｂ〜２７ｂが他の部分２
ａ〜２ａに比し薄く設定されている。
３は放熱板１の上面１ａにおける中央部分に半田部材を
用いて固定された半導体素子である。
４は半導体素子３の電極とリード２におけるリード片２
〜２６の端部２ａ〜２６ａとに接続された金属細線であ
る。
５は放熱板１，半導体素子３を含む主要部分にモールド
被覆された樹脂材であって、リード２におけるリード片
２〜２７の他方の端部２ｂ〜２７ｂに近い一方の端部２
、ａ〜２７ａが樹脂材５より若干露呈するようにモール
ド被覆されている。
次に半導体素子を含む主要部分の樹脂材によるモールド
被覆方法について第８図〜第９図を参照して説明する。
尚、図において、６は上部金型であって、それの下面に
は凹部７が形或されている。
８は上部金型６に対設された下部金型であって、それの
上面には凹部９が形成されている。
まず、第８図に示すように、放熱板１における半導体素
子３の非固定側が上部金型６の上部内壁面６ａに当接さ
れるように、リード２におけるリード片２〜２の他方の
端部２ｂ〜２７ｂに近い一方の端部２ａ〜２７ａを局部
的に上部金型６及び下部金型８によって挾持して半導体
装置構或体をキャビテイに収納配置する。
次に第９図に示すように、キャビテイ内にゲート（図示
せず）より溶融状態の樹脂材５′を注入する。
すると、キャビテイ内は下方より上方に？けて順次樹脂
材５′にて充実される。
そして、キャビテイが樹脂材５′によって完全に充実さ
れると、樹脂材５′はり一ド２における端部２ａ〜２７
ａの上部金型６，下部金型８による挾持部分より外部に
流出しようとするが、密着性がよいために殆んど流出し
ない。
仮に流出しても、他方の端部２ｂ〜２７ｂと上部金型６
，下部金型８との間に大きな隙間が存在する関係で、同
部分には付着し難い。
そして、樹脂材５′の硬化後、上部金型６及び下部金型
８からノックアウトピン（図示せず）を用いて取り出す
ことによって第６図〜第７図に示す半導体装置が得られ
る。
このようにリード片２〜２は或形時に、その中間乃至遊
端部２ｂ〜２７ｂが金型６，８から離隔し、肉厚の部分
２、ａ〜２７ａが上部金型６及び下部金型８にて局部的
に挾持される関係で、単位面積当りの締め付け荷重を充
分に大きくでき、リード片２、〜２７に肉厚のバラツキ
が多少あってもリード片２〜２。
と上部金型６及び下部金型８との密着性を著しく改善で
きる。
従って、樹脂材５としてエポキシ樹脂のように流動性に
優れたものを用いても、リード片２〜２７へのパリの発
生を効果的に抑制できる。
特に、リード片２、〜２７における肉厚の大きい一方の
端部２ａ〜２７ａの樹脂材５より露呈する部分は極めて
小面積となるように設定されているので、仮にこの部分
にパリが発生しても肉厚の小さい他方の端部２ｂ〜２７
ｂには発生しないこともあって、リード片２、〜２７の
半田処理に際し何ら支障とはならない。
その上、リード２を直角に屈曲する際に、リード片２、
〜２７は肉厚の異なる端部２ａ〜２７ａと２ｔｂ〜２ｂ
との境界部分より屈曲される関係で、一方の端部２ａ〜
２７ａと樹脂材５との接触部分には外力が作用しない。
これがために同接触部分における樹脂クラツクに起因す
る耐湿性の低下を防止できる。
またリードの中間部乃至遊端部を他の部分に比し薄くす
ることは部分圧延により容易にできる。
尚、本案は何ら上記実施例にのみ制約されることなく、
例えば放熱板の形状，リードの導出方向，本数などは適
宜に変更できるし、又、モールド或形時に上部金型，下
部金型をリードにおける段差側面に当てることもできる
。
以上のように本考案によれば、リードの加工精度に余り
影響されることなく、所望部分のパリの発生を効果的に
抑制でき、商品性の高い半導体装置を得ることができる
。
【図面の簡単な説明】
第１図は従来例の要部破断乎面図、第２図は第１図のＩ
一Ｉ断面図、第３図は第１図のＩＩ − ＩＩ断面図、
第４図は樹脂材によるモールド戒形方法を説明するため
の側断面図、第５図は第１図の下面？、第６図は本案の
一実施例を示す要部破断平面図、第７図は第６図のＩＩ
Ｉ− ＩＩＩ断面図、第８図〜第９図はモールド戊形方
法を説明するための側断面図である。 図中、１は放熱板、２はリード、２〜２７はリード片、
２ａ〜２７ａは一方の端部（厚肉部）、２ｂ〜２７ｂは
他方の端部（薄肉部）、３は半導体素子、４は金属細線
、５は樹脂材である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 放熱板と、放熱板の表面に固定した半導体素子と、一方
    の端部が半導体素子の近くに位置するように配設したリ
    ードと、半導体素子の電極とリードとに接続した金属細
    線と、半導体素子を含む主要部分をモールド被覆した樹
    脂材とを具備し、上記樹脂材より露呈するリードの中間
    部乃至遊端部を他の部分に比し薄くしたことを特徴とす
    る半導体装置。
JP1979025325U 1979-02-27 1979-02-27 半導体装置 Expired JPS598354Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979025325U JPS598354Y2 (ja) 1979-02-27 1979-02-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979025325U JPS598354Y2 (ja) 1979-02-27 1979-02-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS55124849U JPS55124849U (ja) 1980-09-04
JPS598354Y2 true JPS598354Y2 (ja) 1984-03-15

Family

ID=28865480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979025325U Expired JPS598354Y2 (ja) 1979-02-27 1979-02-27 半導体装置

Country Status (1)

Country Link
JP (1) JPS598354Y2 (ja)

Also Published As

Publication number Publication date
JPS55124849U (ja) 1980-09-04

Similar Documents

Publication Publication Date Title
JPS6220705B2 (ja)
US4482915A (en) Lead frame for plastic encapsulated semiconductor device
KR860002083B1 (ko) 반도체 장치와 그 제조 방법
JPS598354Y2 (ja) 半導体装置
JP2558840B2 (ja) モールドダイオードおよびその製造方法
JPH049142Y2 (ja)
JPH0548955B2 (ja)
JPS5849630Y2 (ja) 半導体装置
JPS6223097Y2 (ja)
JPS6011642Y2 (ja) 半導体装置の樹脂モ−ルド装置
JPS5932138Y2 (ja) 半導体装置の樹脂モ−ルド装置
JPH02184040A (ja) 半導体装置の製造方法
JPS61102040A (ja) 樹脂封止型半導体装置の製造方法
JPS5918675Y2 (ja) 半導体装置のモ−ルド装置
JPS5918676Y2 (ja) 樹脂モ−ルド型半導体装置製造用の樹脂モ−ルド装置
JPS6244815B2 (ja)
JPS634945B2 (ja)
JPS607484Y2 (ja) 電子部品の樹脂モ−ルド装置
JPH01123447A (ja) 樹脂封止型電子部品の製造方法
KR830000960B1 (ko) 반도체 장치의 제조방법
CA1213678A (en) Lead frame for plastic encapsulated semiconductor device
JPH036408Y2 (ja)
KR200186000Y1 (ko) 반도체 리드프레임 탑재판 구조
JPH0777291B2 (ja) モールド成形回路基板の製造方法
JPS607750A (ja) 絶縁型半導体装置