JPS59154032A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59154032A
JPS59154032A JP2870083A JP2870083A JPS59154032A JP S59154032 A JPS59154032 A JP S59154032A JP 2870083 A JP2870083 A JP 2870083A JP 2870083 A JP2870083 A JP 2870083A JP S59154032 A JPS59154032 A JP S59154032A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
lead frame
bonding wire
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2870083A
Other languages
English (en)
Inventor
Koichi Yajima
興一 矢嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2870083A priority Critical patent/JPS59154032A/ja
Publication of JPS59154032A publication Critical patent/JPS59154032A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は樹脂封止型の半導体装置の製造方法に関する
〔発明の技術的背景〕
従来より樹脂モール下゛型のパッケージは多くの半導体
装置に広く使用されている。これらの樹脂モールド型の
パッケージは、まず、金属板を打ち抜いて形成されたリ
ードフレームの累子基台部(ベッド]上に所定の半導体
素子を取着し、ボンディングワイヤを用いてワイヤボン
ディングを行なった後、キャピテイ(中空)を有するモ
ールド金型でこのリードフレームを挾み、続いてこの金
型中にモールド樹脂を注入してから硬化させる。そして
樹脂から成るパッケージを金型から取り出し適宜仕上げ
を行なって完成する。
〔背景技術の問題点〕
上記工程において、リードフレームへの半導体素子の配
設やワイヤボンディング工程は、一般1ニクリーンルー
ムと呼ばれる比較的清浄な環境で行なわれる。しかし、
金型を用いた樹脂モールド工程は、ダスト(塵埃)等の
多い環境で行なわれ、素子やボンディングワイヤへダス
トが付着し、ダストの付着部位の変質を引き起こしてし
ばしば問題となっていた。
また金型へリードフレームを取り付ける際にボンディン
グワイヤの変形、ボンディングワイヤはすれ等を引きに
すこともあり、素子の歩留りや信頼性に悪影響を勾えて
いた。
〔発明の目的〕
この発明は上記のような点に撓みなされたものでその目
的と1−るどころは、半導体素子のボンデイン、グ工程
が終了した後樹脂封止するまでにおける半導体素子やボ
ンディングワイヤへのダストの付着およびボンディング
ワイヤの形成やはずれ全簡易に防止することができる半
導体装置の製造方法を提供することにあり、半導体装置
の歩留りおよび信頼性の同上に寄与せしめようとするも
のである。
〔発明の概要〕
すなわちこの発明に係る半導体装置の製造方法では、半
導体素子をリードフレームに取着しワイヤボンディング
を終了した後、このリードフレームを裏返して半導体素
子およびそのボンディング接続部付近(ニー・次封止用
の(貧脂片を載せ、この樹脂の軟化点を越える加熱を行
なって樹脂を電力により下方に流動させこの樹脂によっ
て半′尋体素子およびワイヤボンディング部を覆い一次
封止した後、二次封止用の樹脂で上記−次封止された部
位を包むように金型を用いて二次封止し、所定の外形を
有するパッケージを形成するようにしたものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例(二つき説明す
る。まず、第1図の断面図に示すようにリードフレーム
IIの菓子基台部ZZa上に半導体素子roをマウント
(配設庁る。そして半導体素子IOの所定の部分とリー
ドフレームIKの先端とをボンディングワイヤI2を用
いてワイヤボンディングし配線を終了する。
続いて、第2因に示すようにリードフレームXIを裏返
す。その後、リードフレームzIや菓子IO等の金属部
分の腐蝕、変質の原因となる水分を除去するために、リ
ード7レー、IAZ Zをベーキング(熱処理〕する。
次いで、第3図に示すようにリードフレームIIの菓子
基台部ZZaに対応した位置に一次封止樹脂13a ムIIをこの状態で炉に74 L、 、上記樹脂片I3
の軟化点以上に加熱する。この際に上記−次封止用樹脂
片I3は軟化し、第4図(二示すように動力によって下
方に流動する。そして、表面張力により、半導体素子r
oおよびボンディングワイヤI2の周辺全体を一次封止
樹脂13aにより包み込む。
続いて、この樹脂13aを半硬化させる。
この後、従来と同様にこのリードフレーム11f図示し
ないモールド金型に挾み込み、第5図に示すようにモー
ルド金型のキャビティに二次封止用モールド樹脂I4を
流し込んで、−次封止樹脂13aおよび二次封止用モー
ルドI4を充分に硬化させ、所定の外形を有する樹脂モ
ールドパッケージを形成する。
次いで、リードフレームの仕上げ等を行なって所定の半
導体装置を・完・成する。
以上のようにして形成した半導体装置では、半導体素子
10をリードフレーム11fに配設しボンディングワイ
ヤ12f用いた所定の配線か終了した後に直ち(ニー次
封止樹脂13aで半導体素子IOおよびその配線部を包
み込み、半導体素子10とその配線部を保護し固定する
このため、以下モールド金型を用いた樹脂封止工程に入
り、ダストの多い環境中でのリードフレームの金型への
設置等の各種取扱い中において、?よこりやごみ等が半
導体素子XOやボンディングワイヤ等に直接付着する恐
れもなく、同様にボンディングワイヤI2の変形やはず
れの恐れもない。従って、半導体素子r o6リードフ
レームIII:配設し配線を終了した後の取扱いを安心
して行なうことができ、しかも・ダストの付着による異
常やボンディングワイヤの接続性の異常等を低減でき、
装置の製造歩留りおよび信頼性を大幅(二向上できる。
また、−次封止用樹脂片Z3を用いた一次封止法は専用
の特殊な装置を用いる必要がなく。
クリーンルーム内でも手軽(二行なうことができ、工程
の煩雑化を招く恐れがない。
ざら(二また、−次封止用の樹脂として耐湿性の高い樹
脂を用い、二次封止用の、1薊脂としてパリの出にくい
樹脂を採用すると効果的である。
これは、一般に耐湿性の高い樹脂はパリが出やす(モー
ルド樹t−iの工程におけるパリ取り工程で手間がかか
るが上記のように一灰封止用に高耐湿性の樹脂を用い二
次封止用にパリの出に(いものを使用すれば、装置の高
耐湿性を損なうことなくパリ取り工程を簡素化すること
ができるためである。
なお、−次刺止用ン篤脂片I3の形状は、樹脂片I3が
軟化したときに半導体素子ZOおよびその接続部を一体
的(−覆うことができれは良0ため1.円形や四角形等
ζ二特に限定されるものではない。
〔発明の効果〕
以上のよう(:この発、明によれば、半導体素子をリー
ドフレームに取着″し配線を終了した後のボンディング
ワイヤの変形およびはずれや、素子およびその周辺のボ
ンディングワイヤ等への塵埃の付着を簡易な手段(二よ
り防JJLすることができる半導体装置の製造方法を提
供でき、素子の歩留りの向上および信頼性の同上をする
ことかできる。
【図面の簡単な説明】
第1図乃至第5図はこの発明による半導体装置の製造方
法を説明する断面因である。 ro・・・半導体素子、II・・・リードフレーム、1
1a・・・素子基台部、I2・・・ボンディングワイヤ
、I3・・・−次封止用i対脂片、Z3a・・・−欠封
止樹脂、I4・・・モールド樹脂。

Claims (1)

    【特許請求の範囲】
  1. 累子基台部に半導体素子が配設され所定のワイヤボンデ
    ィングの終了したリードフレームを上記半導体素子がリ
    ードフレームの素子基台部(二対し下方となりリードフ
    レーム裏面が上面となるように設置した状態で上記リー
    ドフレームの裏面の累子基台部に対応する部位に一次封
    止用の樹脂片を載置し、上記−次封住用樹止の軟化点以
    上の熱処理により上記樹脂片を溶融しこの溶融樹脂で半
    導体素子およびボンディングワイヤを覆い上記溶融樹脂
    を硬化させ半導体素子およびボンディングワイヤ付近を
    一体的に一次封止する工程と、上記−次封止された部位
    を被5ように第2の樹脂材を用いた樹脂封止を行なう二
    次封止工程とt具備することを特徴とする半導体装置の
    製造方法。
JP2870083A 1983-02-23 1983-02-23 半導体装置の製造方法 Pending JPS59154032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2870083A JPS59154032A (ja) 1983-02-23 1983-02-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2870083A JPS59154032A (ja) 1983-02-23 1983-02-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59154032A true JPS59154032A (ja) 1984-09-03

Family

ID=12255736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2870083A Pending JPS59154032A (ja) 1983-02-23 1983-02-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59154032A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245659U (ja) * 1988-09-22 1990-03-29
WO1995019251A1 (fr) * 1994-01-13 1995-07-20 Citizen Watch Co., Ltd. Procede de soudage par resine de dispositifs semi-conducteurs

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245659U (ja) * 1988-09-22 1990-03-29
WO1995019251A1 (fr) * 1994-01-13 1995-07-20 Citizen Watch Co., Ltd. Procede de soudage par resine de dispositifs semi-conducteurs
US5783134A (en) * 1994-01-13 1998-07-21 Citizen Watch Co., Ltd. Method of resin-sealing semiconductor device

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
JPH041503B2 (ja)
JPS6151933A (ja) 半導体装置の製法
JPS59154032A (ja) 半導体装置の製造方法
JP2558840B2 (ja) モールドダイオードおよびその製造方法
JPS60136347A (ja) 半導体装置およびその製造方法
JPS6118862B2 (ja)
JPH0332048A (ja) 半導体装置
JP3540185B2 (ja) 樹脂封止用金型
JP2546056B2 (ja) 樹脂封止型半導体装置
JPH07169780A (ja) Col半導体装置、及びそのリードフレーム
JPS6223094Y2 (ja)
JPS60119764A (ja) 半導体装置の製造方法
JPS6144435Y2 (ja)
JPH0237752A (ja) 半導体装置
JPH0650747B2 (ja) 樹脂封止型半導体装置の製造方法
JPS63175453A (ja) 樹脂封止型半導体装置
JPH01220464A (ja) 樹脂封止型半導体装置
JPS616847A (ja) 樹脂封止型半導体装置の製造方法
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法
JPS6364052B2 (ja)
JPS63116438A (ja) 樹脂封止型半導体装置の製造方法
JPH02146740A (ja) 半導体装置
JPS63147353A (ja) 半導体装置用リ−ドフレ−ム
JPS6217383B2 (ja)